JPS6319915A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6319915A JPS6319915A JP61163629A JP16362986A JPS6319915A JP S6319915 A JPS6319915 A JP S6319915A JP 61163629 A JP61163629 A JP 61163629A JP 16362986 A JP16362986 A JP 16362986A JP S6319915 A JPS6319915 A JP S6319915A
- Authority
- JP
- Japan
- Prior art keywords
- output
- output buffer
- circuit
- transmission line
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に係り、特にモジュール実
装においてチップ間の高速な信号伝送を行なうのに好適
な半導体集積回路装置に関する。
装においてチップ間の高速な信号伝送を行なうのに好適
な半導体集積回路装置に関する。
半導体集積回路間の低消費電力かつ高速な接続方法とし
て、特開昭６０−５００３５５ 号に記載の様て、−
ｃＭｏｓ回路と伝送線を使用する方法がある。この例に
おいて、出力バッファ回路の出力インピーダンスは伝送
線の特性インピーダンスとほぼ等しく例えば１００オー
ムと大きな値に設定されている。
て、特開昭６０−５００３５５ 号に記載の様て、−
ｃＭｏｓ回路と伝送線を使用する方法がある。この例に
おいて、出力バッファ回路の出力インピーダンスは伝送
線の特性インピーダンスとほぼ等しく例えば１００オー
ムと大きな値に設定されている。
上記従来技術では、伝送線路を介した信号伝送の場合は
高速化されるが、回路間の接読線路の伝播時間が信号の
立上り／立下り時間の２分の１程度と短かく、集中定数
回路と見なすことができ、さらに負荷容量が大きい場合
には、整合伝送の利点が得られず、逆に容量の充放電に
時間がかかるため、線路での遅延時間が増加する可能性
があった。例えば、出力バッファ回路の出力インピーダ
ンスが１００オーム、負荷容量が１０ｐＦの場合に、出
力電圧がＯｖから′２．．５ｖまで上昇するのに要する
時間は、時定数の約０．７倍の０．７ｎｓ程度となる。
高速化されるが、回路間の接読線路の伝播時間が信号の
立上り／立下り時間の２分の１程度と短かく、集中定数
回路と見なすことができ、さらに負荷容量が大きい場合
には、整合伝送の利点が得られず、逆に容量の充放電に
時間がかかるため、線路での遅延時間が増加する可能性
があった。例えば、出力バッファ回路の出力インピーダ
ンスが１００オーム、負荷容量が１０ｐＦの場合に、出
力電圧がＯｖから′２．．５ｖまで上昇するのに要する
時間は、時定数の約０．７倍の０．７ｎｓ程度となる。
本発明の目的は、伝送線および負荷容量の状態によらず
、常に高速動作をする出カバソファ回路を含む半導体集
積回路装置全提供することにある。
、常に高速動作をする出カバソファ回路を含む半導体集
積回路装置全提供することにある。
上記目的は、伝送線路および負荷容量の状態に応じて出
カバソファ回路の出力インピーダンスを適切に設定する
ことにより、達成される。
カバソファ回路の出力インピーダンスを適切に設定する
ことにより、達成される。
伝送線路が長く、かつ負荷容量が小さい場合には出力バ
ッファ回路の出力インピーダンスを伝送線の特性インピ
ーダンスと等しく設定することにより、整合伝送による
高速信号伝送が行なえる。
ッファ回路の出力インピーダンスを伝送線の特性インピ
ーダンスと等しく設定することにより、整合伝送による
高速信号伝送が行なえる。
また伝送線路が集中定数回路と見なせる程度に短かく、
かつ負荷容量が大きい場合には、出力インピーダンスを
上記の場合より低く設定することによね、負荷容量の充
放電に要する時間を短縮でき。
かつ負荷容量が大きい場合には、出力インピーダンスを
上記の場合より低く設定することによね、負荷容量の充
放電に要する時間を短縮でき。
出力インピーダンスが固定されている出力バッファ回路
に比べて高速の信号伝送が行なえる。
に比べて高速の信号伝送が行なえる。
以下、不発明の一実施例を第１因により説明する。第１
図において、１〜３は半導体集積回路チップ、４は伝送
線路、５は負荷容量、６〜７は内部回路、８〜９は出力
インピーダンスが伝送線路の％性インピーダンスと等し
い出力バッファ回路、１０〜１１は低出力インピーダン
スの出力バッファ回路、１２〜１５は出力バッファ回路
の出力インピーダンス、１６〜１９はパッド、２０〜２
１は入力バッファ回路でおる。内部回路６から出力され
た信号は８と１０のいずれかの出カバソファ回路を配線
の有無により選択し、その回路を経由して、パッド１６
からチップ外へ出力される。この実施例においてはパッ
ド１６に伝送線路４が接続されており、この場合は出力
パラ７７８を選択することにより、出力インピーダンス
１２と伝送線のｒｈ性インピーダンスが等しくなり、高
速の信号伝送が行なえる。次に内部回路７から出力され
た信号は、９と１１のいずれかの出力バッファ回路を上
記と同様に経由してパッド１７から出力される。この実
施例ではパッド１７と１９の間の配線が短かく、さらに
負荷容量５が存在するが、この場合には、出力インピー
ダンスの低い出力バッファ１１を選択することにより、
負荷容量５の充放電速やかに行なえるため、高速の信号
伝送が可能である。なお、後者の場合、配線は短かいた
めに集中定数回路と見なすことができ、インピーダンス
の不整合による信号の反射等は問題とならない。
図において、１〜３は半導体集積回路チップ、４は伝送
線路、５は負荷容量、６〜７は内部回路、８〜９は出力
インピーダンスが伝送線路の％性インピーダンスと等し
い出力バッファ回路、１０〜１１は低出力インピーダン
スの出力バッファ回路、１２〜１５は出力バッファ回路
の出力インピーダンス、１６〜１９はパッド、２０〜２
１は入力バッファ回路でおる。内部回路６から出力され
た信号は８と１０のいずれかの出カバソファ回路を配線
の有無により選択し、その回路を経由して、パッド１６
からチップ外へ出力される。この実施例においてはパッ
ド１６に伝送線路４が接続されており、この場合は出力
パラ７７８を選択することにより、出力インピーダンス
１２と伝送線のｒｈ性インピーダンスが等しくなり、高
速の信号伝送が行なえる。次に内部回路７から出力され
た信号は、９と１１のいずれかの出力バッファ回路を上
記と同様に経由してパッド１７から出力される。この実
施例ではパッド１７と１９の間の配線が短かく、さらに
負荷容量５が存在するが、この場合には、出力インピー
ダンスの低い出力バッファ１１を選択することにより、
負荷容量５の充放電速やかに行なえるため、高速の信号
伝送が可能である。なお、後者の場合、配線は短かいた
めに集中定数回路と見なすことができ、インピーダンス
の不整合による信号の反射等は問題とならない。
第２図は、出力２２７７１０Ｍ０８回路により構成した
例でちり、２２〜２３はＰチャネルのＭＯＳＦＥＴ、
２４〜２５はＮチャネルのＭＯＳＦＥＴである。２３と
２５のＭＯＳＦＥＴは、出力インピーダンスが伝送線路
の特性インピーダンスと等しくなるべく設定されている
。この様な構成により。
例でちり、２２〜２３はＰチャネルのＭＯＳＦＥＴ、
２４〜２５はＮチャネルのＭＯＳＦＥＴである。２３と
２５のＭＯＳＦＥＴは、出力インピーダンスが伝送線路
の特性インピーダンスと等しくなるべく設定されている
。この様な構成により。
低消費・電力で、かつ伝送線路・と整合のとれた出力バ
ッファ回路を得ることができる。
ッファ回路を得ることができる。
第３図は、出力バッファ１０を、ＭＯＳＦＥＴとバイポ
ーラトランジスタを組合わせた、所謂Ｂｉ−の０Ｍ０８
回路により構成した例であり、２７〜２８はチャネルＭ
ｏ５ＦＥＴ、２９〜３１はＮチャネルＭＯＳＦＥＴ 、
３２〜３３はＮＰＮ型トランジスタ、３４〜３５は抵抗
、３６〜３７はダイオードである。この例では、出力バ
ッファ回路にバイポーラトランジスタを用いることによ
り、電流ｖｆＡ動能力を大きくすることができる。例え
ばローレベルの出力磁圧がＯ，ＳＶのときに、２４ｍ人
と大電流を引き込むことが可能である。
ーラトランジスタを組合わせた、所謂Ｂｉ−の０Ｍ０８
回路により構成した例であり、２７〜２８はチャネルＭ
ｏ５ＦＥＴ、２９〜３１はＮチャネルＭＯＳＦＥＴ 、
３２〜３３はＮＰＮ型トランジスタ、３４〜３５は抵抗
、３６〜３７はダイオードである。この例では、出力バ
ッファ回路にバイポーラトランジスタを用いることによ
り、電流ｖｆＡ動能力を大きくすることができる。例え
ばローレベルの出力磁圧がＯ，ＳＶのときに、２４ｍ人
と大電流を引き込むことが可能である。
以上の実施例では、出力バッファ８と出力バッファ１０
を独立して半導体集積回路テップ１内に設けたが、出力
バッファ１０にはＰチャネルＭＯＳＦＥＴ２７〜２８
とＮチャネルＭＯ８ＦＢ’ｒ２９〜３１があるため、出
力バッファ回路内の配線を変更するだけで出力バッファ
８と同じ回路に変更することができる。この様に出力バ
ッファ内の配線変更のみによって、出力インピーダンス
を変更可能とすることにより、２種類の出力バッファを
独立して設ける必要が無くなり、チップ面積を小さくす
ることができ、また集積度を向上できる。
を独立して半導体集積回路テップ１内に設けたが、出力
バッファ１０にはＰチャネルＭＯＳＦＥＴ２７〜２８
とＮチャネルＭＯ８ＦＢ’ｒ２９〜３１があるため、出
力バッファ回路内の配線を変更するだけで出力バッファ
８と同じ回路に変更することができる。この様に出力バ
ッファ内の配線変更のみによって、出力インピーダンス
を変更可能とすることにより、２種類の出力バッファを
独立して設ける必要が無くなり、チップ面積を小さくす
ることができ、また集積度を向上できる。
本発明によれば、伝送線路の長さおよび負荷容量の大き
さに応じて、出力インピーダンスの異なる出力バッファ
の中から最適なものを選択して接続できるので、チップ
間の配線による遅延時間を短縮する効果がある。
さに応じて、出力インピーダンスの異なる出力バッファ
の中から最適なものを選択して接続できるので、チップ
間の配線による遅延時間を短縮する効果がある。
第１図は本発明の一実施例の半導体集積回路チップお、
よびチップ間の配線を示した図、第２図は第１図の出力
バッファ８の回路図、第３図は第１図の出力パックア１
０の回路図である。 １〜３・・・半導体集積回路チップ、４・・・伝送線路
、５・・・負荷容量、６〜７・・・内部回路、８〜１１
・・・出力バッファ回路、１６〜１９・・・パッド、２
０〜２１・・・入力バッファ回路、２２〜２３・・・Ｐ
チャネルＭＯＳＦＥＴ、２４〜２５・・・ＮチャネルＭ
ＯＳＦＥＴ。 ２７〜２８・・・ＰチャネルＭＯＳＦＥＴ、２９〜３１
・・・ＮチャネルＭＯＳＦＥＴ、３２〜３３・・・ＮＰ
Ｎ型バイポーラトランジスタ、３４〜３５・・・抵抗、
３６〜３７・・・ダイオード。
よびチップ間の配線を示した図、第２図は第１図の出力
バッファ８の回路図、第３図は第１図の出力パックア１
０の回路図である。 １〜３・・・半導体集積回路チップ、４・・・伝送線路
、５・・・負荷容量、６〜７・・・内部回路、８〜１１
・・・出力バッファ回路、１６〜１９・・・パッド、２
０〜２１・・・入力バッファ回路、２２〜２３・・・Ｐ
チャネルＭＯＳＦＥＴ、２４〜２５・・・ＮチャネルＭ
ＯＳＦＥＴ。 ２７〜２８・・・ＰチャネルＭＯＳＦＥＴ、２９〜３１
・・・ＮチャネルＭＯＳＦＥＴ、３２〜３３・・・ＮＰ
Ｎ型バイポーラトランジスタ、３４〜３５・・・抵抗、
３６〜３７・・・ダイオード。
Claims (1)
- 【特許請求の範囲】 １、出力インピーダンスが伝送線路の特性インピーダン
スに等しい第１の出力回路を構成する手段と、出力イン
ピーダンスが上記特性インピーダンスより低い第２の出
力回路を構成する手段と、上記第１と第２の出力回路の
内の一方を接続する出力端子とを設けたことを特徴とす
る半導体集積回路装置。 ２、上記第１の出力回路がＰチャネルＭＯＳＦＥＴおよ
びＮチャネルＭＯＳＦＥＴを含み、上記第２の出力回路
がバイポーラトランジスタを含むことを特徴とする特許
請求の範囲第１項記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61163629A JPS6319915A (ja) | 1986-07-14 | 1986-07-14 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61163629A JPS6319915A (ja) | 1986-07-14 | 1986-07-14 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6319915A true JPS6319915A (ja) | 1988-01-27 |
Family
ID=15777563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61163629A Pending JPS6319915A (ja) | 1986-07-14 | 1986-07-14 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6319915A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100516A (ja) * | 1988-10-07 | 1990-04-12 | Fujitsu Ltd | 半導体出力回路 |
| JPH04914A (ja) * | 1990-04-18 | 1992-01-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
1986
- 1986-07-14 JP JP61163629A patent/JPS6319915A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100516A (ja) * | 1988-10-07 | 1990-04-12 | Fujitsu Ltd | 半導体出力回路 |
| JPH04914A (ja) * | 1990-04-18 | 1992-01-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5206544A (en) | CMOS off-chip driver with reduced signal swing and reduced power supply disturbance | |
| US4616146A (en) | BI-CMOS driver circuit | |
| US6724237B2 (en) | Semiconductor integrated circuit for multi-chip package with means to optimize internal drive capacity | |
| US4638186A (en) | BIMOS logic gate | |
| US4527077A (en) | Output circuit of a semiconductor device | |
| US4682054A (en) | BICMOS driver with output voltage swing enhancement | |
| US5939922A (en) | Input circuit device with low power consumption | |
| JPH03162123A (ja) | Ｃｍｏｓデバイス用出力バッフア | |
| US4871928A (en) | BICMOS driver circuit with complementary outputs | |
| JP3386602B2 (ja) | 出力回路装置 | |
| JPH0563555A (ja) | マルチモード入力回路 | |
| US5473263A (en) | Negative feedback to reduce voltage oscillation in CMOS output buffers | |
| US4725982A (en) | Tri-state buffer circuit | |
| JPH1117516A (ja) | 制御されたスルーレートを有する高速及び低速出力バッファー | |
| US4675555A (en) | IC input buffer emitter follower with current source value dependent upon connection length for equalizing signal delay | |
| US6175598B1 (en) | Output noise control scheme for multiple I/O's | |
| JPH06224730A (ja) | 出力バッファ回路 | |
| US5670893A (en) | BiCMOS logic circuit with bipolar base clamping | |
| US6323702B1 (en) | Integrated circuit devices having circuits therein for driving large signal line loads | |
| US6313677B1 (en) | Signal transmission circuit, CMOS semiconductor device, and circuit board | |
| US5818262A (en) | High speed CMOS output buffer using 3 volt or lower supply voltage supplied on a plurality of bond pads | |
| US7002243B2 (en) | Signal transmission circuit, CMOS semiconductor device, and circuit board | |
| US5382842A (en) | Composite logic circuit with bipolar transistor-complementary field effect transistor | |
| JPH0341818A (ja) | バッファ回路 | |
| JP3036459B2 (ja) | Ｅｃｌ／ｃｍｏｓ混在型半導体集積回路装置 |