JPS63201855A - メモリ保護違反検出装置 - Google Patents
メモリ保護違反検出装置Info
- Publication number
- JPS63201855A JPS63201855A JP62033518A JP3351887A JPS63201855A JP S63201855 A JPS63201855 A JP S63201855A JP 62033518 A JP62033518 A JP 62033518A JP 3351887 A JP3351887 A JP 3351887A JP S63201855 A JPS63201855 A JP S63201855A
- Authority
- JP
- Japan
- Prior art keywords
- memory protection
- register
- field
- branch
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、マイクロプログラム制御によるデータ処理
装置のメモリ保護違反を検出するメモリ保護違反検出装
置に関する。
装置のメモリ保護違反を検出するメモリ保護違反検出装
置に関する。
（従来の技術）
セグメンテーションをもとにマルチユーザ・マルチタス
クの処理を行う計算機システムが一般化するにつれて、
他のセグメントから自分のセグメントを守る、あるいは
自分自身のプログラムのミスから自分自身の別のセグメ
ントを守るメモリ保護が重要になってきた。
クの処理を行う計算機システムが一般化するにつれて、
他のセグメントから自分のセグメントを守る、あるいは
自分自身のプログラムのミスから自分自身の別のセグメ
ントを守るメモリ保護が重要になってきた。
メモリ保護には、たとえば、リングプロテクション保護
（特権保護）、書き込み保護、セグメントタイブ保護、
記述子イネーブル保護がある。リングプロテクシ、ヨン
保護（特権保護）は、高い特権レベルのセグメントへの
アクセスを制限、ある場合には禁止するメモリ保護であ
る。また、書き込み保護は、命令セグメントについては
禁止、スタックのデータセグメントでは必ず許可にして
保護している。セグメントタイプ保護は、たとえば命令
セグメントの変更なのにデータセグメントやそれ以外の
セグメントの記述子を読み出すことがら守る保護である
。記述子イネーブル保護は、無効の記述子を読み出すこ
とから守る保護である。
（特権保護）、書き込み保護、セグメントタイブ保護、
記述子イネーブル保護がある。リングプロテクシ、ヨン
保護（特権保護）は、高い特権レベルのセグメントへの
アクセスを制限、ある場合には禁止するメモリ保護であ
る。また、書き込み保護は、命令セグメントについては
禁止、スタックのデータセグメントでは必ず許可にして
保護している。セグメントタイプ保護は、たとえば命令
セグメントの変更なのにデータセグメントやそれ以外の
セグメントの記述子を読み出すことがら守る保護である
。記述子イネーブル保護は、無効の記述子を読み出すこ
とから守る保護である。
これらのメモリ保護の情報は、セグメント毎にもうけら
れている記述子内に格納されており、プログラムがセグ
メントを変更する毎に、対応する記述子をメモリから読
み出して、メモリ保護情報をマイクロプログラムで検査
していた。
れている記述子内に格納されており、プログラムがセグ
メントを変更する毎に、対応する記述子をメモリから読
み出して、メモリ保護情報をマイクロプログラムで検査
していた。
（発明が解決しようとする問題点）
メモリ保護の検査方法は、記述子をメモリから読み出し
た後、マイクロプログラムによって記述子からメモリ保
護情報をひとつずつ抽出して、正しい値と比較して判断
していた。そして、これを検査したいメモリ保護情報の
種類だけ繰返して実施することによって、メモリ保護情
報の検査を行ない、メモリ保護違反の検出を行なってい
た。
た後、マイクロプログラムによって記述子からメモリ保
護情報をひとつずつ抽出して、正しい値と比較して判断
していた。そして、これを検査したいメモリ保護情報の
種類だけ繰返して実施することによって、メモリ保護情
報の検査を行ない、メモリ保護違反の検出を行なってい
た。
このため、検査したい保護情報の種類が多い場合には、
メモリ保護違反の検出に時間、が長くかかるという問題
があった。
メモリ保護違反の検出に時間、が長くかかるという問題
があった。
そこ□で、この発明は、上記に鑑みてなされたものであ
り、その目的とするところは、メモリ保護違反の検出を
高速に行なうことができるメモリ保護違反検出装置を提
供することにある。
り、その目的とするところは、メモリ保護違反の検出を
高速に行なうことができるメモリ保護違反検出装置を提
供することにある。
［発明の構成］
（問題点を解決するための手段）
上記目的を達成するために、この発明は、マイクロプロ
グラムにより、制御されて命令の実行処理を行なうデー
タ処理装置のメモリ保護違反検出装置にして、メモリ保
護情報を格納する第１の格納手段と、正しいメモリ保護
情報に対応して設定され、分岐条件を示す情報を備えた
メモリ保護分岐命令を格納する第２の格納手段と、前記
メモり保護情報の中の特権レベルを示す情報と現在実行
中のプログラムの特権１′ベルとを比較する比較手段と
、この比較手段の比較結果と前記メｉり保護分岐□命令
の分岐条件を示す情報とにし□た赤ってメモリ保護情報
が正しいか否かを判別することによってメモリ保護違反
を検□出し、検出結果に応じてそれ以後に実行される命
令を決定する違反検出手段とから構成される。□ （作用） この発明のメモリ保護違反検出装置は、メモリ保護情報
が正しいか否かを、メモリ保護分岐命令の分岐条件を示
す情報と、メモリ保護情報及び現在実行中のプログラム
の特権レベルの比較結果によって判別することによって
、メモリ保護違反を検出して、違反が検出されるとそれ
以後に実行される命令を分岐してメモリ保護違反の処理
を行なうようにしている。
グラムにより、制御されて命令の実行処理を行なうデー
タ処理装置のメモリ保護違反検出装置にして、メモリ保
護情報を格納する第１の格納手段と、正しいメモリ保護
情報に対応して設定され、分岐条件を示す情報を備えた
メモリ保護分岐命令を格納する第２の格納手段と、前記
メモり保護情報の中の特権レベルを示す情報と現在実行
中のプログラムの特権１′ベルとを比較する比較手段と
、この比較手段の比較結果と前記メｉり保護分岐□命令
の分岐条件を示す情報とにし□た赤ってメモリ保護情報
が正しいか否かを判別することによってメモリ保護違反
を検□出し、検出結果に応じてそれ以後に実行される命
令を決定する違反検出手段とから構成される。□ （作用） この発明のメモリ保護違反検出装置は、メモリ保護情報
が正しいか否かを、メモリ保護分岐命令の分岐条件を示
す情報と、メモリ保護情報及び現在実行中のプログラム
の特権レベルの比較結果によって判別することによって
、メモリ保護違反を検出して、違反が検出されるとそれ
以後に実行される命令を分岐してメモリ保護違反の処理
を行なうようにしている。
（実施例）
以下図面を用いてこの発明の一実施例を説明する。
第１図はこの発明の一実施例に係るメモリ保護違反検出
装置によってメモリ保護違反を検出するデータ処理装置
のブロック図であら、このデータ処理装置は、マイクロ
プログラム制御によって命令の実行処理を行なうもので
ある二 同図において、μＲＯＭ１）には、実行処理しようとす
るマイクロプログラムが格納されており、このμＲＯＭ
１）に゛格納されて実行しようとするマイクロ命令は、
順次読出されてマイクロ命令レジスタ（μＩＲ）１２に
セットされる。マイクロ命令レジスタ１２は、メｔり保
護違反を検出しそれに韮って分岐するメモリ保護分岐マ
イクロ命令の命令コード（ＯＰ）フィールドを格納する
命令コードレジスタ１２１と、メモリ保護分岐マイクロ
命令のマスクフィールドを格納するマスクレジスタ１２
２と、メモリ保護分岐マイクロ命令の分岐先アドレスを
格納する分岐先アドレスレジスタ１２３とを有している
。
装置によってメモリ保護違反を検出するデータ処理装置
のブロック図であら、このデータ処理装置は、マイクロ
プログラム制御によって命令の実行処理を行なうもので
ある二 同図において、μＲＯＭ１）には、実行処理しようとす
るマイクロプログラムが格納されており、このμＲＯＭ
１）に゛格納されて実行しようとするマイクロ命令は、
順次読出されてマイクロ命令レジスタ（μＩＲ）１２に
セットされる。マイクロ命令レジスタ１２は、メｔり保
護違反を検出しそれに韮って分岐するメモリ保護分岐マ
イクロ命令の命令コード（ＯＰ）フィールドを格納する
命令コードレジスタ１２１と、メモリ保護分岐マイクロ
命令のマスクフィールドを格納するマスクレジスタ１２
２と、メモリ保護分岐マイクロ命令の分岐先アドレスを
格納する分岐先アドレスレジスタ１２３とを有している
。
命令コードレジスタ１２１はデコーダ１３に接続されて
いる。このデコーダ１３は、命令コードレジスタ１２１
に格納された命令コードフィールドをデコードするもの
であり、メモリ保護分岐マイクロ命令をデコードすると
゛１″出力を、その他のマイクロ命令をデコードした場
合には１）０１）出力をアンドゲート１４に供給する。
いる。このデコーダ１３は、命令コードレジスタ１２１
に格納された命令コードフィールドをデコードするもの
であり、メモリ保護分岐マイクロ命令をデコードすると
゛１″出力を、その他のマイクロ命令をデコードした場
合には１）０１）出力をアンドゲート１４に供給する。
マスクレジスタ１２２はメモリ保護違反検出回路１５に
接続されている。このメモリ保護違反検出回路１５には
、メモリから読出された記述子の内メモリ保護情報を格
納するアトリビュートレジスタ１６と、現在実行中のプ
ログラムの特権レベルの値を格納する特権レジルレジス
タ（ＣＰＬ）１７が接続されている。アトリビュートレ
ジスタ１６に格納されるメモリ保護情報は、ヒグメント
を切り換える際に、メモリから読み出された記述子の中
からバス１８を介して供給されてセラ１〜される。また
、特権レベルレジスタ１７に格納される特権レベルが変
化する場合にあっても、新しい特権レベルの値がバス１
８を介して供給されてセットされる。
接続されている。このメモリ保護違反検出回路１５には
、メモリから読出された記述子の内メモリ保護情報を格
納するアトリビュートレジスタ１６と、現在実行中のプ
ログラムの特権レベルの値を格納する特権レジルレジス
タ（ＣＰＬ）１７が接続されている。アトリビュートレ
ジスタ１６に格納されるメモリ保護情報は、ヒグメント
を切り換える際に、メモリから読み出された記述子の中
からバス１８を介して供給されてセラ１〜される。また
、特権レベルレジスタ１７に格納される特権レベルが変
化する場合にあっても、新しい特権レベルの値がバス１
８を介して供給されてセットされる。
メモリ保護違反検出回路１５は、マスクレジスタ１２２
に格納されたメモリ保護分岐マイクロ命令及び特権レベ
ルレジスタ１７に格納された特権レベルの値によって、
アトリビュートレジスタ１６に格納されたメモリ保護情
報が正しいか否かを判断して、メモリ保護違反を検出す
るものである。
に格納されたメモリ保護分岐マイクロ命令及び特権レベ
ルレジスタ１７に格納された特権レベルの値によって、
アトリビュートレジスタ１６に格納されたメモリ保護情
報が正しいか否かを判断して、メモリ保護違反を検出す
るものである。
メモリ保Ｗｊ３７２反が検出されると、その出力は１″
となりアンドゲート１４に供給される。
となりアンドゲート１４に供給される。
また、μＲＯＭＩＩにはアドレスレジスタ（ＲＡＲ）１
９が接続されており、μＲＯＭ１）はこのアドレスレジ
スタ１９から供給されるアドレスにしたがって格納され
たマイクロ命令を順次読み出している。
９が接続されており、μＲＯＭ１）はこのアドレスレジ
スタ１９から供給されるアドレスにしたがって格納され
たマイクロ命令を順次読み出している。
アドレスレジスタ１９には加算回路２０が接続されてお
り、通常、出力されたアドレスに加算回路２０によって
＋１加算され更新されたアドレスが格納される。一方、
メモリ保護分岐マイクロ命令を実行して、メモリ保護違
反が検出されると、分岐先アドレスレジスタ１２３に格
納されているアドレス値に分岐するために、アドレスレ
ジスタ１９にはこのアドレスがセットされる。このため
に、アドレスレジスタ１９の入力側には選択回路２１が
接続されている。
り、通常、出力されたアドレスに加算回路２０によって
＋１加算され更新されたアドレスが格納される。一方、
メモリ保護分岐マイクロ命令を実行して、メモリ保護違
反が検出されると、分岐先アドレスレジスタ１２３に格
納されているアドレス値に分岐するために、アドレスレ
ジスタ１９にはこのアドレスがセットされる。このため
に、アドレスレジスタ１９の入力側には選択回路２１が
接続されている。
この選択回路２１は、アンドゲート１４の出力にもとづ
いて加算回路２０の出力あるいは分岐先アドレスレジス
タ１２３の出力を選択して、選択した出力をアドレスレ
ジスタ１９に供給するものである。すなわち、アンドゲ
ート１４の出力がｒｉ １ ｔｏの場合には、分岐先ア
ドレスレジスタ１２３の出力が選択され、アンドゲート
１４の出力が１）０ ｄｌの場合には、加算回路２０の
出力が選択されて、アドレスレジスタ１９に供給される
。
いて加算回路２０の出力あるいは分岐先アドレスレジス
タ１２３の出力を選択して、選択した出力をアドレスレ
ジスタ１９に供給するものである。すなわち、アンドゲ
ート１４の出力がｒｉ １ ｔｏの場合には、分岐先ア
ドレスレジスタ１２３の出力が選択され、アンドゲート
１４の出力が１）０ ｄｌの場合には、加算回路２０の
出力が選択されて、アドレスレジスタ１９に供給される
。
次に、アトリビュートレジスタ１６に格納されるアトリ
ビュー１へフィールド及びこのアトリビュートフィール
ドを有するセグメントの記述子の構成について、第２図
を用いて説明する。
ビュー１へフィールド及びこのアトリビュートフィール
ドを有するセグメントの記述子の構成について、第２図
を用いて説明する。
第２図はセグメントの記述子３０の全体構成及びセグメ
ントの記述子３０の中のアトリビュートフィールド３３
の詳細な構成を示す図である。同図において、記述子３
０は、セグメントのベースアドレスを格納しているベー
スフィールド３１と、セグメントサイズを格納している
リミットフィールド３２と、メモリ保護情報を格納して
いるアトリビュートフィールド３３とから成る。リミッ
トフィールド３２に格納されているセグメントサイズの
値は、メモリ保護情報のひとつであるが、本発明による
メモリ保護違反検出装置では検出せず、他の方法で検出
するため本発明では言及しない。
ントの記述子３０の中のアトリビュートフィールド３３
の詳細な構成を示す図である。同図において、記述子３
０は、セグメントのベースアドレスを格納しているベー
スフィールド３１と、セグメントサイズを格納している
リミットフィールド３２と、メモリ保護情報を格納して
いるアトリビュートフィールド３３とから成る。リミッ
トフィールド３２に格納されているセグメントサイズの
値は、メモリ保護情報のひとつであるが、本発明による
メモリ保護違反検出装置では検出せず、他の方法で検出
するため本発明では言及しない。
アトリビュートフィールド３３は、記述子全体を有効と
するか無効とするかを示ＩＦフィールド３３１と、リン
グプロテクション方式によりセグメントの特権レベルを
示す２ビツトのＤＰＬフィールド３３２と、記述子のタ
イプを示すフィールド３３３と、記述子に対応するごグ
メントが命令セグメントか、あるいはデータセグメント
かを示すＣ／Ｄフィールド３３４と、書き込み許可を示
すＥフィールド３３５とを有している。
するか無効とするかを示ＩＦフィールド３３１と、リン
グプロテクション方式によりセグメントの特権レベルを
示す２ビツトのＤＰＬフィールド３３２と、記述子のタ
イプを示すフィールド３３３と、記述子に対応するごグ
メントが命令セグメントか、あるいはデータセグメント
かを示すＣ／Ｄフィールド３３４と、書き込み許可を示
すＥフィールド３３５とを有している。
次に、マイクロ命令レジスタ１２に格納されるメモリ保
護分岐マイクロ命令の構成を、第３図を用いて説明する
。
護分岐マイクロ命令の構成を、第３図を用いて説明する
。
第３図はメモリ保護分岐マイクロ命令の構成及び、メモ
リ保護分岐マイクロ命令の真マスクフィールド（ＴＭ）
と偽マスクフィールド（ＦＭ）の詳細な構成を示す図で
ある。同図において、メモリ保護分岐マイクロ命令４０
は、命令コードフィールド４１と、分岐条件を示す真マ
スクフィールド４２及び偽マスクフィールド４３と、分
岐先アドレスフィールド４４とから構成されている。
リ保護分岐マイクロ命令の真マスクフィールド（ＴＭ）
と偽マスクフィールド（ＦＭ）の詳細な構成を示す図で
ある。同図において、メモリ保護分岐マイクロ命令４０
は、命令コードフィールド４１と、分岐条件を示す真マ
スクフィールド４２及び偽マスクフィールド４３と、分
岐先アドレスフィールド４４とから構成されている。
真マスクフィールド４２は、真マスクフィールド４２１
と、真マスクフィールド４２２と、真マスクＥＱフィー
ルド４２３と、真マスクＬＴフィールド４２４と、真マ
スクＴフィールド４２５と、真マスクＣ／Ｄフィールド
７１２６と、真マスクＷＥフィールド４２７とを有して
る。１真マスクＥフイールド４２１はＥフィールド３３
１が真の時に対応した分岐条件のマスクフィールドであ
る。このフィールドが“１”であり、かつ、Ｅフィール
ド３３１が１″ならば、他の分岐条件に無関係に分岐す
る。真マスクＧＴフィールド４２２は、ＤＰＬフィール
ド３３２〉特権レベルレジスタ１７が真の時に対応した
分岐条件のマスクフィールドである。このフィールドが
“１″であり、かつ、ＤＰＬフィールド３３２〉特権レ
ベルレジスタ１７ならば、他の分岐条件とは無関係に分
岐する。真マスクＥＱフィールド４２３は、ＤＰＬフィ
ールド３３２＝特権レベルレジスタ１７が真の時に対応
した分岐条件のマスクフィールドである。このフィール
ドが“１″であり、かつ、ＤＰＬフィールド３３２＝特
権レベルレジスタ１７ならば、他め分岐条件とは無関係
に分岐する。
と、真マスクフィールド４２２と、真マスクＥＱフィー
ルド４２３と、真マスクＬＴフィールド４２４と、真マ
スクＴフィールド４２５と、真マスクＣ／Ｄフィールド
７１２６と、真マスクＷＥフィールド４２７とを有して
る。１真マスクＥフイールド４２１はＥフィールド３３
１が真の時に対応した分岐条件のマスクフィールドであ
る。このフィールドが“１”であり、かつ、Ｅフィール
ド３３１が１″ならば、他の分岐条件に無関係に分岐す
る。真マスクＧＴフィールド４２２は、ＤＰＬフィール
ド３３２〉特権レベルレジスタ１７が真の時に対応した
分岐条件のマスクフィールドである。このフィールドが
“１″であり、かつ、ＤＰＬフィールド３３２〉特権レ
ベルレジスタ１７ならば、他の分岐条件とは無関係に分
岐する。真マスクＥＱフィールド４２３は、ＤＰＬフィ
ールド３３２＝特権レベルレジスタ１７が真の時に対応
した分岐条件のマスクフィールドである。このフィール
ドが“１″であり、かつ、ＤＰＬフィールド３３２＝特
権レベルレジスタ１７ならば、他め分岐条件とは無関係
に分岐する。
真マスクＬＴフィールド４２４も同様である。
真マスクＴフィールド４２５はＴフィールド３３３が真
の時に対応した分岐条件のマスクフィールドである。こ
のフィールドが１）１）１であり、かつ、■フィールド
３３３がｄＬ Ｉ ＩＴならば、他の分岐条件に無関係
に分岐する。以下、真マスクＣ／Ｄフィールド４２６、
真マスクＷＥフィールド４２７についても同様である。
の時に対応した分岐条件のマスクフィールドである。こ
のフィールドが１）１）１であり、かつ、■フィールド
３３３がｄＬ Ｉ ＩＴならば、他の分岐条件に無関係
に分岐する。以下、真マスクＣ／Ｄフィールド４２６、
真マスクＷＥフィールド４２７についても同様である。
偽マスクフィールド４３は、偽マスクＥフィールド４３
１と、偽マスクフィールド４３２と、偽マスクＣ／Ｄフ
ィールド４３３と、偽マスクＷＥフィールド４３４とを
有している。
１と、偽マスクフィールド４３２と、偽マスクＣ／Ｄフ
ィールド４３３と、偽マスクＷＥフィールド４３４とを
有している。
偽マスクＥフィールド４３１はＥフィールド３３１が偽
の時に対応した分岐条件のマスクフィールドである。こ
のフィールドが“１″であり、かつ、Ｅフィールド３３
１が１″ならば、弛の分岐条件に無関係に分岐する。偽
マスクフィールド４３２、偽マスクＣ／Ｄフィールド４
３３、偽マスクＷＥフィールド４３４についても同様で
ある。
の時に対応した分岐条件のマスクフィールドである。こ
のフィールドが“１″であり、かつ、Ｅフィールド３３
１が１″ならば、弛の分岐条件に無関係に分岐する。偽
マスクフィールド４３２、偽マスクＣ／Ｄフィールド４
３３、偽マスクＷＥフィールド４３４についても同様で
ある。
第４図は、この実施例における命令セグメントの変更、
スタックのデータセグメントの変更及びスタック以外の
データセグメントの変更における゛ 正しいメモリ保護
情報と、それらに対応する真マスクフィールド４２及び
偽マスクフィールド４３の値を示す図である。
スタックのデータセグメントの変更及びスタック以外の
データセグメントの変更における゛ 正しいメモリ保護
情報と、それらに対応する真マスクフィールド４２及び
偽マスクフィールド４３の値を示す図である。
ところで、命令セグメントの変更は、命令セグメント間
の分岐（タスクの変更を含む）命令の実行時に行われる
。この分岐命令は、ＪＬＪＭＰ命令、ＣＡＬＬ命令、Ｒ
ＥＴ命令等である。どの分岐命令かにより、特権レベル
の比較、つまり、Ｄ Ｐ Ｉ−フィールド３２３と特権
レベルレジスタ１７との間の正しい大小関係が異る。第
４図に示しているのは、セグメント間で特権レベルが遷
移してはいけないＪＬＩＭＰ命令の場合であるが、それ
以外の場合でも同様に処理できるので省略する。
の分岐（タスクの変更を含む）命令の実行時に行われる
。この分岐命令は、ＪＬＪＭＰ命令、ＣＡＬＬ命令、Ｒ
ＥＴ命令等である。どの分岐命令かにより、特権レベル
の比較、つまり、Ｄ Ｐ Ｉ−フィールド３２３と特権
レベルレジスタ１７との間の正しい大小関係が異る。第
４図に示しているのは、セグメント間で特権レベルが遷
移してはいけないＪＬＩＭＰ命令の場合であるが、それ
以外の場合でも同様に処理できるので省略する。
第５図は第１図に示したメモリ保護違反検出回路１５の
具体的な一回路例及び真マスクフィールド４２と偽マス
クフィールド４３のそれぞれのフィールドの値を格納す
るマスクレジスタ５１．アトリビュードライールド３３
のそれぞれのフィールドの値を格納するアトリビュート
レジスタ１６゜特権レベルの値を格納する特権レベルレ
ジスタ１７を示す図である。
具体的な一回路例及び真マスクフィールド４２と偽マス
クフィールド４３のそれぞれのフィールドの値を格納す
るマスクレジスタ５１．アトリビュードライールド３３
のそれぞれのフィールドの値を格納するアトリビュート
レジスタ１６゜特権レベルの値を格納する特権レベルレ
ジスタ１７を示す図である。
マスクレジスタ５１は真マスクレジスタ５２と偽マスク
レジスタ５３とから構成されており、真マスクレジスタ
５２がメモリ保護分岐マイクロ命令４０の真マスクフィ
ールド４２に一対一で対応し、偽マスクレジスタ５３が
メモリ保護分岐マイクロ命令４０の偽マスクフィールド
４３に一対一で対応する。すなわち例えば、真マスクＦ
レジスタ５２１がメモリ保護分岐マイクロ命令４０の真
ンスクＥフィールド４２１に対応し、偽マスクＷＥレジ
スタ５３４がメモリ保護分岐マイクロ命令４０の偽マス
クＷＥフィールド４３４に対応する。
レジスタ５３とから構成されており、真マスクレジスタ
５２がメモリ保護分岐マイクロ命令４０の真マスクフィ
ールド４２に一対一で対応し、偽マスクレジスタ５３が
メモリ保護分岐マイクロ命令４０の偽マスクフィールド
４３に一対一で対応する。すなわち例えば、真マスクＦ
レジスタ５２１がメモリ保護分岐マイクロ命令４０の真
ンスクＥフィールド４２１に対応し、偽マスクＷＥレジ
スタ５３４がメモリ保護分岐マイクロ命令４０の偽マス
クＷＥフィールド４３４に対応する。
アトリビュートレジスタ１６を構成する各レジスタ１６
１〜１６５はアトリビュートフィールド３３の各フィー
ルドに一対一で対応して、例えば、Ｅレジスタ１６１は
メモリ保護情報のＦフィールド３３１に対応する。
１〜１６５はアトリビュートフィールド３３の各フィー
ルドに一対一で対応して、例えば、Ｅレジスタ１６１は
メモリ保護情報のＦフィールド３３１に対応する。
メモリ保護違反検出回路１５は、比較回路１５１、イン
バータゲート１５２ａ 〜１５２ｄ 、７ンドゲート１
５３ａ〜１５３に、オアケート１５４とから構成されて
いる。
バータゲート１５２ａ 〜１５２ｄ 、７ンドゲート１
５３ａ〜１５３に、オアケート１５４とから構成されて
いる。
比較回路１５１は、特権レベルレジスタ１７に格納され
た特権レベルの値とＤＰＬレジスタ１６２に格納された
値とを比較するものである。比較結果において、ＤＰＬ
レジスタ１６２の値が大きい場合には出力Ｌ Ｔが（１
）＋＋となり、等しい場合には出力ＥＱが“１″となり
、ＤＰＬレジスタ１６２の値が小さい場合には出力ＧＴ
が“１″となる。
た特権レベルの値とＤＰＬレジスタ１６２に格納された
値とを比較するものである。比較結果において、ＤＰＬ
レジスタ１６２の値が大きい場合には出力Ｌ Ｔが（１
）＋＋となり、等しい場合には出力ＥＱが“１″となり
、ＤＰＬレジスタ１６２の値が小さい場合には出力ＧＴ
が“１″となる。
インバータゲート１５２ａ〜１５２ｄは、それぞれアト
リビュートレジスタ１６のＥレジスタ１６１、Ｔレジス
タ１６３．Ｃ／Ｄレジスタ１６４゜ＷＥレジタス１６５
の否定論理演算を行なうものであり、それぞれの出力は
アンドゲート１５３ｈ〜１５３にの入ツノに供給される
。
リビュートレジスタ１６のＥレジスタ１６１、Ｔレジス
タ１６３．Ｃ／Ｄレジスタ１６４゜ＷＥレジタス１６５
の否定論理演算を行なうものであり、それぞれの出力は
アンドゲート１５３ｈ〜１５３にの入ツノに供給される
。
アンドゲート１５３ａ、１５３ｅ〜１５３ｇは、それぞ
れアトリビュートレジスタ１６の各レジスタ１６１〜１
６５と、真マスクレジスタ５２のＥレジスタ５２１及び
Ｔレジスタ５２５．０／Ｄレジスタ５２６．ＷＥレジタ
ス５２７との論理積演算を行なうものである。また、ア
ンドゲート１５３ｂ〜１５３ｄは、それぞれ比較回路１
５１の出力ＧＴ、ＥＱ、ＬＴと真マスクレジスタ５２の
０丁レジスタ５２２．ＥＱレジタス５２３．ＬＴレジタ
ス５２４との論理積演算を行なうものである。
れアトリビュートレジスタ１６の各レジスタ１６１〜１
６５と、真マスクレジスタ５２のＥレジスタ５２１及び
Ｔレジスタ５２５．０／Ｄレジスタ５２６．ＷＥレジタ
ス５２７との論理積演算を行なうものである。また、ア
ンドゲート１５３ｂ〜１５３ｄは、それぞれ比較回路１
５１の出力ＧＴ、ＥＱ、ＬＴと真マスクレジスタ５２の
０丁レジスタ５２２．ＥＱレジタス５２３．ＬＴレジタ
ス５２４との論理積演算を行なうものである。
さらに、アンドゲート１５３ｈ〜１５３には、インバー
タゲート１５２ａ〜１５２ｄの出力と偽マスクレジスタ
５３のＥレジスタ５３１し丁レジスタ５３２．Ｃ／Ｄレ
ジスタ５３３．ＷＥレジスタ５３４との論理積演算を行
なうものである。
タゲート１５２ａ〜１５２ｄの出力と偽マスクレジスタ
５３のＥレジスタ５３１し丁レジスタ５３２．Ｃ／Ｄレ
ジスタ５３３．ＷＥレジスタ５３４との論理積演算を行
なうものである。
オアゲート１５４は、アンドゲート１５３ａ〜１５３に
のすべての出力の論理和演算を行なうものであり、その
出力はメモリ保護違反検出回路１５の出力としてアンド
ゲート１４に供給される。
のすべての出力の論理和演算を行なうものであり、その
出力はメモリ保護違反検出回路１５の出力としてアンド
ゲート１４に供給される。
以上説明したように、この発明の一実施例は構成されて
おり、次に、この実施例の作用を説明する。
おり、次に、この実施例の作用を説明する。
まず、命令レグメントの変更について説明する。
図示していないセグメント間ＪＵＭＰ命令を実行する。
まず、新しい命令セグメントの値を読み込む。次に、新
しい命令セグメントに対応する記述子３０を読み込み、
メモリ保護違反があるか検査する。まず、記述子３０を
メモリから読み込み、メモリ保護情報であるアトリビュ
ー１〜フイールド３３をアトリビュートレジスタ１６に
格納する。
しい命令セグメントに対応する記述子３０を読み込み、
メモリ保護違反があるか検査する。まず、記述子３０を
メモリから読み込み、メモリ保護情報であるアトリビュ
ー１〜フイールド３３をアトリビュートレジスタ１６に
格納する。
次のステップで、命令セグメントの場合のメモリ保護違
反の検査を行う。つまり、第４図にあげている命令セグ
メントに対応するマスクフィールド４２．４３を持つメ
モリ保護分岐マイクロ命令４０を実行する。このメモリ
保護分岐マイクロ命令４０では、第４図に示すように、
たとえば、真マスクＥフィールド４２１はＯ″、真マス
クＧＴフィールド４２２はＬＬ １）＋、・・・、偽マ
スクＷ［フィールド４３４は°Ｏ″となっている。した
がって、真マスクレジスタ５２１は０″、真マスクＧＴ
レジスタ５２２は１） ｉ ＋＋、・・・偽マスクＷＥ
レジスタ５３４は′０″となっている。
反の検査を行う。つまり、第４図にあげている命令セグ
メントに対応するマスクフィールド４２．４３を持つメ
モリ保護分岐マイクロ命令４０を実行する。このメモリ
保護分岐マイクロ命令４０では、第４図に示すように、
たとえば、真マスクＥフィールド４２１はＯ″、真マス
クＧＴフィールド４２２はＬＬ １）＋、・・・、偽マ
スクＷ［フィールド４３４は°Ｏ″となっている。した
がって、真マスクレジスタ５２１は０″、真マスクＧＴ
レジスタ５２２は１） ｉ ＋＋、・・・偽マスクＷＥ
レジスタ５３４は′０″となっている。
この時、まず正しいメモリ保護情報がアトリビュートレ
ジスタ１６にセラ１へされた場合について説明する。ア
トリビュートレジスタ１６には第４図に示ずようにＥレ
ジスタ１６１−” １ ”、 、ＷＥレジタス１６−“
Ｏ″がセットされている。
ジスタ１６にセラ１へされた場合について説明する。ア
トリビュートレジスタ１６には第４図に示ずようにＥレ
ジスタ１６１−” １ ”、 、ＷＥレジタス１６−“
Ｏ″がセットされている。
また、ＤＰＬ−レジスタ１６２の値は、特籟レベルレジ
スタ１７の値と等しい。このため、比較回路１５１はそ
の出力ＥＱが１）１ ＋＋になる。
スタ１７の値と等しい。このため、比較回路１５１はそ
の出力ＥＱが１）１ ＋＋になる。
したがって、全てのアンドゲート１５３ａ〜１５３には
１）０１）を出力し、オアゲー１〜１５４はｔｔ Ｏ＋
＋を出力する。
１）０１）を出力し、オアゲー１〜１５４はｔｔ Ｏ＋
＋を出力する。
この結果、アンドゲート１４はＯ″を出力して、選択回
路２１は加算回路２０の出力を選択し、アドレスレジス
タ５９にセットする。つまり、分岐不成立となり、マイ
クロプログラムはメモリ保護違反がない場合の処理を開
始する。
路２１は加算回路２０の出力を選択し、アドレスレジス
タ５９にセットする。つまり、分岐不成立となり、マイ
クロプログラムはメモリ保護違反がない場合の処理を開
始する。
次に正しくないメモリ保護情報がアトリビュートレジス
タ１６にセットされた場合について説明する。アトリビ
ュートレジスタ１６には第４図とは異り、Ｅレジスタ１
６１に°Ｏ″がセットされ、これ以外のレジスタには正
しい値がセットされているとする。
タ１６にセットされた場合について説明する。アトリビ
ュートレジスタ１６には第４図とは異り、Ｅレジスタ１
６１に°Ｏ″がセットされ、これ以外のレジスタには正
しい値がセットされているとする。
したがって、アンドゲート１５３ｈは１″を出力し、こ
れ以外のアンドゲート１５３ａ〜１５３（１，１５３ｉ
〜１５３にはＯ″を出力し、オアゲート１５４は“１″
を出力する。
れ以外のアンドゲート１５３ａ〜１５３（１，１５３ｉ
〜１５３にはＯ″を出力し、オアゲート１５４は“１″
を出力する。
この結果、アンドゲート１４は１″を出力して、選択回
路２１は分岐先アドレスレジスタ１２３の出力を選択し
、アドレスレジスタ１９にセットする。つまり、分岐成
立となり、分岐先アドレスレジスタ１２３の値の番地に
分岐し、マイクロプログラムはメモリ保護違反が発４Ｙ
Ｌ／た場合の処理を開始する。
路２１は分岐先アドレスレジスタ１２３の出力を選択し
、アドレスレジスタ１９にセットする。つまり、分岐成
立となり、分岐先アドレスレジスタ１２３の値の番地に
分岐し、マイクロプログラムはメモリ保護違反が発４Ｙ
Ｌ／た場合の処理を開始する。
次にスタックのデータセグメントの変更について説明す
る。
る。
図示していないセグメントを変更する命令を実行する。
まず、新しいデータセグメントの値を読み込む。次に新
しいデータセグメントに対応する記述子３０を読み込み
、メモリ保護違反があるか検査する。まず、記述子３０
をメモリから読み込み、メモリ保護情報であるアトリビ
ュートフィールド３３をアトリビュートレジスタ１６に
格納する。次のステップで、データセグメントの場合の
メモリ保護違反の検査を行う。つまり、第４図にあげて
いるスタックのデータセグメントに対応するマスクフィ
ールド４３．４３を持つメモリ保護弁゛岐マイクロ命令
４０を実行する。このメモリ保護分岐マイクロ命令４０
では、第４図に示すように、たとえば、莫マスクＥフィ
ールド４２１は１） Ｑ ＋＋、真マスクＧＴフィール
ド４２２は“１″、・・・、偽マスクＷＥフィールド４
３４は１″となっている。したがって、真マスクＥレジ
スタ５２１は“Ｏ″、真マスクＧＴ’レジスタ５２２は
“１′。
しいデータセグメントに対応する記述子３０を読み込み
、メモリ保護違反があるか検査する。まず、記述子３０
をメモリから読み込み、メモリ保護情報であるアトリビ
ュートフィールド３３をアトリビュートレジスタ１６に
格納する。次のステップで、データセグメントの場合の
メモリ保護違反の検査を行う。つまり、第４図にあげて
いるスタックのデータセグメントに対応するマスクフィ
ールド４３．４３を持つメモリ保護弁゛岐マイクロ命令
４０を実行する。このメモリ保護分岐マイクロ命令４０
では、第４図に示すように、たとえば、莫マスクＥフィ
ールド４２１は１） Ｑ ＋＋、真マスクＧＴフィール
ド４２２は“１″、・・・、偽マスクＷＥフィールド４
３４は１″となっている。したがって、真マスクＥレジ
スタ５２１は“Ｏ″、真マスクＧＴ’レジスタ５２２は
“１′。
、・・・偽マスクＷＥレジスタ５３４は１″となってい
る。
る。
この時、まず正しいメモリ保護情報がアトリビュートレ
ジスタ１６にセットされた場合について説明する。アト
リビュートレジスタ１６には第４図に示すようにＥレジ
スタ１６に“１″、・・・、ＷＥレジタス１６５に４１
）１）がセットされている。
ジスタ１６にセットされた場合について説明する。アト
リビュートレジスタ１６には第４図に示すようにＥレジ
スタ１６に“１″、・・・、ＷＥレジタス１６５に４１
）１）がセットされている。
また、ＤＰＬレジスタ１６２の値は、特権レベルレジス
タ１７の値と等しい。このため、比較回路１５１はその
出力ＥＱが１″になる。
タ１７の値と等しい。このため、比較回路１５１はその
出力ＥＱが１″になる。
したがって、全てのアンドゲート１５３ａ〜１５３には
ｒｉ Ｏ＋＋を出力し、オアゲート１５４は１）０ ＋
＋を出力する。
ｒｉ Ｏ＋＋を出力し、オアゲート１５４は１）０ ＋
＋を出力する。
この結果、アンドゲート１４は“Ｏ＋＋を出力して、選
択回路２１は加算回路２０の出力を選択し、アドレスレ
ジスタ１９にセットする。つまり、分岐不成立となり、
マイクロプログラムはメモリ保護違反がない場合の処理
を開始する。
択回路２１は加算回路２０の出力を選択し、アドレスレ
ジスタ１９にセットする。つまり、分岐不成立となり、
マイクロプログラムはメモリ保護違反がない場合の処理
を開始する。
−２０＝
次に正しくないメモリ保護情報がアトリビュートレジス
タ１６にセットされた場合について説明する。アトリビ
ュートレジスタ１６には第４図とは異り、ＷＥレジタス
１６５にＯ１）がレットされ、これ以外のレジスタには
正しい値がセットされているとする。
タ１６にセットされた場合について説明する。アトリビ
ュートレジスタ１６には第４図とは異り、ＷＥレジタス
１６５にＯ１）がレットされ、これ以外のレジスタには
正しい値がセットされているとする。
したがって、シンドゲート１５３には“１”を出力し、
アンドゲート１５３ａ〜１５３ｊは４４０１）を出力し
、オアゲート１５４は＃ Ｉ １）を出力する。
アンドゲート１５３ａ〜１５３ｊは４４０１）を出力し
、オアゲート１５４は＃ Ｉ １）を出力する。
この結果、アンドゲート１４は“１″を出力して、選択
回路２１は分岐先アドレスレジスタ１２３の出力を選択
し、アドレスレジスタ１９にセットする。つまり、分岐
成立となり、分岐先アドレスレジスタ１２３の値の番地
に分岐し、マイクロプログラムはメモリ保護違反が発生
した場合の処理を開始する。
回路２１は分岐先アドレスレジスタ１２３の出力を選択
し、アドレスレジスタ１９にセットする。つまり、分岐
成立となり、分岐先アドレスレジスタ１２３の値の番地
に分岐し、マイクロプログラムはメモリ保護違反が発生
した場合の処理を開始する。
最後にスタック以外のデータセグメントもスタックのデ
ータセグメントや命令セグメントと同様に第４図をもと
に実行される。
ータセグメントや命令セグメントと同様に第４図をもと
に実行される。
［発明の効果］
以上説明したように、この発明によれば、メモリ保護情
報が正しいか否かを、メモリ保護分岐命令の分岐条件を
示す情報と、メモリ保護情報及び現在実行中の特権レベ
ルの比較結果によって判別することによって、メモリ保
護違反を検出するようにしたので、複数種のメモリ保護
情報が正しいか否かが一つのメモリ保護分岐命令によっ
て同時に判別することができるようになり、これにより
、メモリ保護違反を高速に検出することができるように
なる。
報が正しいか否かを、メモリ保護分岐命令の分岐条件を
示す情報と、メモリ保護情報及び現在実行中の特権レベ
ルの比較結果によって判別することによって、メモリ保
護違反を検出するようにしたので、複数種のメモリ保護
情報が正しいか否かが一つのメモリ保護分岐命令によっ
て同時に判別することができるようになり、これにより
、メモリ保護違反を高速に検出することができるように
なる。
第１図はこの発明の一実施例に係るメモリ保護違反検出
装置によってメモリ保護違反を検出するデータ処理装置
のブロック図、第２図は記述子の構成図、第３図はメモ
リ保護分岐マイクロ命令の構成図、第４図は正しいメモ
リ保護情報及びそれらに対応するマスクフィールドの値
を示す図、第５図はメモリ保護違反検出回路の構成図で
ある。 １２・・・マイクロ命令レジスタ １５・・・メモリ保護違反検出回路 １６・・・アトリビュートレジスタ １７・・・特権レジスタ １５１・・・比較回路
装置によってメモリ保護違反を検出するデータ処理装置
のブロック図、第２図は記述子の構成図、第３図はメモ
リ保護分岐マイクロ命令の構成図、第４図は正しいメモ
リ保護情報及びそれらに対応するマスクフィールドの値
を示す図、第５図はメモリ保護違反検出回路の構成図で
ある。 １２・・・マイクロ命令レジスタ １５・・・メモリ保護違反検出回路 １６・・・アトリビュートレジスタ １７・・・特権レジスタ １５１・・・比較回路
Claims (2)
- （１）マイクロプログラムにより制御されて命令の実行
処理を行なうデータ処理装置のメモリ保護違反検出装置
にして、 メモリ保護情報を格納する第１の格納手段と、正しいメ
モリ保護情報に対応して設定され、分岐条件を示す情報
を備えたメモリ保護分岐命令を格納する第２の格納手段
と、 前記メモリ保護情報の中の特権レベルを示す情報と現在
実行中のプログラムの特権レベルとを比較する比較手段
と、 この比較手段の比較結果と前記メモリ保護分岐命令の分
岐条件を示す情報とにしたがってメモリ保護情報が正し
いか否かを判別することによつてメモリ保護違反を検出
し、検出結果に応じてそれ以後に実行される命令を決定
する違反検出手段とを有することを特徴とするメモリ保
護違反検出装置。 - （２）前記違反検出手段は、複数のメモリ保護情報が正
しいか否かを同時に判別することを特徴とする特許請求
の範囲第１項に記述のメモリ保護違反検出装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62033518A JPH0743672B2 (ja) | 1987-02-18 | 1987-02-18 | メモリ保護違反検出装置 |
| US07/155,085 US4949238A (en) | 1987-02-18 | 1988-02-11 | Apparatus for detecting memory protection violation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62033518A JPH0743672B2 (ja) | 1987-02-18 | 1987-02-18 | メモリ保護違反検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63201855A true JPS63201855A (ja) | 1988-08-19 |
| JPH0743672B2 JPH0743672B2 (ja) | 1995-05-15 |
Family
ID=12388764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62033518A Expired - Fee Related JPH0743672B2 (ja) | 1987-02-18 | 1987-02-18 | メモリ保護違反検出装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4949238A (ja) |
| JP (1) | JPH0743672B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02208696A (ja) * | 1989-02-08 | 1990-08-20 | Nippon Sci Kk | 音楽の録音・再生・複写方式及び音楽再生装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01320544A (ja) * | 1988-06-22 | 1989-12-26 | Toshiba Corp | テスト容易化回路 |
| EP0481735A3 (en) * | 1990-10-19 | 1993-01-13 | Array Technology Corporation | Address protection circuit |
| US5530839A (en) * | 1991-09-05 | 1996-06-25 | Nec Corporation | Apparatus for checking access rights |
| US5590351A (en) * | 1994-01-21 | 1996-12-31 | Advanced Micro Devices, Inc. | Superscalar execution unit for sequential instruction pointer updates and segment limit checks |
| US5596739A (en) * | 1994-02-08 | 1997-01-21 | Meridian Semiconductor, Inc. | Method and apparatus for detecting memory segment violations in a microprocessor-based system |
| US5617559A (en) * | 1994-08-31 | 1997-04-01 | Motorola Inc. | Modular chip select control circuit and method for performing pipelined memory accesses |
| US5991874A (en) * | 1996-06-06 | 1999-11-23 | Intel Corporation | Conditional move using a compare instruction generating a condition field |
| US7216345B1 (en) * | 2000-04-07 | 2007-05-08 | Hall Aluminum Llc | Method and apparatus for protectively operating a data/information processing device |
| US7181600B1 (en) * | 2001-08-02 | 2007-02-20 | Mips Technologies, Inc. | Read-only access to CPO registers |
| US7185183B1 (en) | 2001-08-02 | 2007-02-27 | Mips Technologies, Inc. | Atomic update of CPO state |
| US7865948B1 (en) * | 2001-12-03 | 2011-01-04 | Advanced Micro Devices, Inc. | Method and apparatus for restricted execution of security sensitive instructions |
| US7634638B1 (en) * | 2002-10-22 | 2009-12-15 | Mips Technologies, Inc. | Instruction encoding for system register bit set and clear |
| US9069547B2 (en) | 2006-09-22 | 2015-06-30 | Intel Corporation | Instruction and logic for processing text strings |
| US9116845B2 (en) | 2011-02-23 | 2015-08-25 | Freescale Semiconductor, Inc. | Remote permissions provisioning for storage in a cache and device therefor |
| US8949551B2 (en) * | 2011-02-23 | 2015-02-03 | Freescale Semiconductor, Inc. | Memory protection unit (MPU) having a shared portion and method of operation |
| US8639895B2 (en) | 2011-07-14 | 2014-01-28 | Freescale Semiconductor, Inc. | Systems and methods for memory region descriptor attribute override |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3909802A (en) * | 1974-04-08 | 1975-09-30 | Honeywell Inf Systems | Diagnostic maintenance and test apparatus |
| US4754393A (en) * | 1984-12-21 | 1988-06-28 | Advanced Micro Devices, Inc. | Single-chip programmable controller |
| US4763245A (en) * | 1985-10-30 | 1988-08-09 | International Business Machines Corporation | Branch prediction mechanism in which a branch history table is updated using an operand sensitive branch table |
-
1987
- 1987-02-18 JP JP62033518A patent/JPH0743672B2/ja not_active Expired - Fee Related
-
1988
- 1988-02-11 US US07/155,085 patent/US4949238A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02208696A (ja) * | 1989-02-08 | 1990-08-20 | Nippon Sci Kk | 音楽の録音・再生・複写方式及び音楽再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4949238A (en) | 1990-08-14 |
| JPH0743672B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0743672B2 (ja) | メモリ保護違反検出装置 | |
| EP0378830B1 (en) | Method and apparatus for handling multiple condition codes as for a parallel pipeline computer | |
| US5136714A (en) | Method and apparatus for implementing inter-processor interrupts using shared memory storage in a multi-processor computer system | |
| US4251859A (en) | Data processing system with an enhanced pipeline control | |
| JPS625441A (ja) | 情報処理装置 | |
| US11409531B2 (en) | Processor having multiple operating modes | |
| US4652997A (en) | Method and apparatus for minimizing overhead when executing nested do loops | |
| US4670836A (en) | Device for detecting an overlap of operands to be accessed | |
| CN108701031B (zh) | 寄存器访问控制 | |
| US6643769B1 (en) | System and method for enabling selective execution of computer code | |
| US6785883B1 (en) | Software system for tracing data | |
| KR101014814B1 (ko) | 커널 감시기가 설치된 컴퓨터 시스템 및 커널 감시 방법 | |
| JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
| JP2553200B2 (ja) | 情報処理装置 | |
| JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
| KR101012669B1 (ko) | 불법적인 메모리 접근을 진단하는 악성 프로그램 탐지기 및그 제어방법 | |
| JPH04145544A (ja) | デバッグ装置 | |
| JP3585940B2 (ja) | 計算機 | |
| JPH0282344A (ja) | マルチプロセッサシステムにおけるプログラムのデバッギングの方法 | |
| JPS6095658A (ja) | 仮想記憶制御方法 | |
| JPH0258648B2 (ja) | ||
| JPH0194444A (ja) | 実行レベル例外の検出装置 | |
| JPH01150939A (ja) | 情報処理装置 | |
| JPS6197752A (ja) | デバツグ回路内蔵信号処理プロセツサ | |
| JPS6379136A (ja) | マイクロプログラム制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |