JPH0194444A - 実行レベル例外の検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システムにおける中央処理装置に関し
、特に複数の実行レベルを持つことによってオペレーテ
ィングシステムの管理のもとに複数の処理プログラムの
実行を行う情報処理システムにおける中央処理装置内の
例外検出装置に関する。

〔従来の技術〕

レベルＯからレベルｎ−１までのｎ種の実行レベルを持
つ中央処理装置では、たとえば、レベル０を特権レベル
としてオペレーティングシステムを割当て、レベルｎ−
１でユーザーの処理プログラムが実行される。実行レベ
ルごとにスタックポインタを持ち独自のスタック領域を
持つことにより、レベルｎ−１での処理プログラムでス
タック領域が不足した場合も、レベル０のオペレーティ
ングシステムの実行に支障がない。また、一般に実行レ
ベルが数的に小さい程特権性が強い、特権性が強い程中
央処理装置や周辺装置に対する操作がより広範に行える
。レベル０のオペレーティングシステムでは中央処理装
置や周辺装置に対するすべての操作を許し、レベルｎ−
１のユーザーの処理プログラムではプログラム実行に最
低限度の操作しか許さない、ユーザーの処理プログラム
に許されていない操作についてはオペレーティングシス
テムに依頼することによって不用意な操作を防いでいる
。複数のユーザー処理プログラムを実行する情報処理装
置では、オペレーティングシステムは複雑になり、さら
に細い実行レベルの区分が必要となる。たとえば、ユー
ザー処理プログラムの実行、ユーザー処理プログラムの
原始プログラムを処理する言語処理系、ソートやマージ
などの汎用のオペレーティングシステムサービスルーチ
ン、オペレーティングシステムのファイル管理。

複数のユーザー処理プログラムのスケジューリングを行
うオペレーティングシステムのスケジューラなどのよう
な階層に分かれる。階層ごとに異なる実行レベルを与え
ることにより特権性の強い上位の階層は、下位の階層の
影響を受けないようにでき、中央処理装置や周辺装置に
対する操作も細分化できる。ある実行レベル１１のプロ
グラムが上位の実行レベルｅ２のプログラムに対し処理
を依頼する場合には、実行レベル変更命令が使゛用され
る。実行レベル変更命令は、呼び出し先レベル１２の値
と依頼する処理を指定するパラメタＰとをオペランドと
して持つ。この実行レベル変更命令が実行されると呼び
出し先レベル１２に対応するスタック上に処理終了後の
レベルｅ１へのプログラムの戻り先と呼び出しな側の実
行レベルｅ１と条件フラグなどの状態を示す情報と処理
の種類を示すパラメタＰの値が積まれてレベルｌ！２の
実行レベル変更命令処理プログラムが起動される。

実行レベル変更命令処理プログラムは、スタック上のパ
ラメタＰに応じた処理を行う。

〔発明が解決しようとする問題点〕

上述した従来の中央処理装置では多くの実行レベルに対
応して各実行レベルｌｘごとにレベルｌｘへの実行レベ
ルを変更命令の処理プログラムを必要とする。すなわち
、ある実行レベルを使用しないような場合にもプログラ
ムの誤りによりそのレベルへの実行レベル変更命令が行
われる可能性があるためである。そのため使用されない
実行レベルについてもスタック領域と処理プログラムを
必要とする欠点がある。また、ユーザーの処理プログラ
ムごとに使用可能な実行レベルを制限するためには各実
行レベルの実行レベル変更命令処理プログラムがスタッ
ク上の呼び出し側実行レベルを調べた上で処理を要求し
たユーザーの処理プログラム・の要求が妥当かどうかを
チエツクする必要がある。このチエツクにより実行レベ
ル変更命令が妥当ではないと判定された場合には、オペ
レーティングシステムの例外処理プログラムに分岐する
。実行レベル変更命令処理プログラムの先頭において毎
回チエツクを行うために処理速度の低下が大きいという
欠点がある。

上述した従来の中央処理装置に対して、本発明は、ユー
ザーの処理プログラムごとに使用可能な実行レベルを示
す許容実行レベルのデータを用意し、あるユーザー処理
プログラムの実行中は、レジスタ上ば許容実行レベルを
保持することにより実行レベル変更時にハードウェアで
新らしい実行レベルの妥当性をチエツクするという相違
点を有する。

〔問題点を解決するための手段〕

本発明の実行レベル例外の検出装置は、２以上のｎ種の
実行レベルをとりうる情報処理システムにおいて、現在
の実行レベルを保持する実行レベルレジスタと、前記ｎ
種の実行レベルに対応したビットよりなり、個々のビッ
トの値によりその実行レベルでの実行の可否を示す許容
実行レベルレジスタと、前記実行レベルレジスタにより
示される実行レベルに対応する前記許容実行レベルレジ
スタのビットの値を判定する実行レベル判定回路とを有
している。

〔実施例〕

次に本発明について図面を参照して説明する。

以後の説明ではレベル０から３までの４種の実行レベル
を持つ場合について述べる。

第１図は本発明の実行レベル例外の検出装置を用いた中
央処理装置の一実施例を示すブロック図である。１は主
記憶制御回路、２は命令デコーダ、３はレジスタ群、４
は演算回路、５は制御回路、６は実行レベルを保持する
レジスタ、７は許容実行レベルレジスタ、８は実行レベ
ル判定回路、１０１は実行レベル例外通知信号、１０．
２はリセットや割込みなどの例外通知信号、５０は本発
明の実行レベル例外の検出装置である。

主記憶制御回路１は、制御回路５の要求を受けて命令の
読み込みやデータの読み書きを行う。命令デコーダ１０
２は、命令をデコードし、制御回路５にデコード済命令
情報を渡す。制御回路５は、命令デコーダ２からの情報
をもとに汎用レジスタ３、演算回路４．主記憶制御回路
１を制御して命令の実行を行うほかに、実行レベル例外
通知信号１０１や、例外通知信号１０２によって例外発
生が通知されると実行レベルレジスタ６をレベルＯにし
て例外の種類に応じた例外処理プログラムを起動する。

許容実行レベルレジスタ７は、レベル０のみで設定可能
なレジスタであり、設定命令の実行による設定の他にユ
ーザーの処理プログラムをオペレーティングシステムが
切り替える際に汎用レジスタ等と共に新らたなユーザー
処理プログラムでの値が設定される。

本実施例における実行レベル変更命令の実行では、まず
、新らしい実行レベルが実行レベルレジスタ６に設定さ
れ、戻り先のプログラムカウンタ値と旧実行レベル等が
新らしい実行レベルに対応するスタックに積まれて新ら
しいレベルに対応する実行レベル変゛更命令処理プログ
ラムが起動される。この実行過程のうち新らしい実行レ
ベルが実行レベルレジスタ６に設定されるとき、実行レ
ベル判定回路８によって実行レベル（１０３）ば対応し
た許容実行レベルレジスタ７のピット位置（１０４）が
チエツクされ、対応するビットの値がＯのときには、実
行レベル例外通知信号１０１が“１パとなり、制御回路
５に例外発生を通知する。すなわち、許容実行レベルレ
ジスタ７のビットの値が“１”であるピット位置に対応
する実行レベルのみがユーザー処理プログラムに許され
た実行レベルである０例えば、本実施例で許容実行レベ
ルレジスタのビット位置３，１．Ｏのビットの値が“１
″１、ピット位置２のビットの値が“ＯＩＩ場合は、許
される実行レベルは３，１．Ｏとなる。

第２図は実行レベル判定回路８を詳細に示したブロック
図である。８１はデコーダであり、実行レベル１０３に
対応した出力しＯ〜Ｌ３のうちのひとつの出力が“１”
となる、第３図は、デコーダ８１の真理値表を示す、８
２から８５はＮＡＮＤゲートであり、実行レベル１０３
に対応する許可レベル１０４のビット値が“０°′の時
には出力が“１″となる、実行レベル１０３に対応しな
いＮＡＮＤゲートは、デコーダ８１の出力が“０″”で
あるため１°゛を出力する。すなわち、実行レベル１０
３に対応する許可レベル１０４のビット値が“０゛′の
とき８２から８５のすべてのＮＡＮＤゲートの出力が“
１゛°となる。その時にＡＮＤゲート８６の出力が“１
′”となり、実行レベル例外通知信号１０１として制御
回路５に例外発生が通知される。

本実施例では許容実行レベルレジスタ７に専用のレジス
タを割りｉてているが、ユーザー処理プログラムに対応
して切替られる他のレジスタの一部フイールドを許容実
行レベルを保持するために使用することもできる。

第４図は本発明の第２の実施例を示すブロック図であり
、第１の実施例と同じ中央処理装置において、本発明に
よる実行レベル判定回路をプログラムデバグ回路として
使用したものである。１０３は実行レベル、７−１はリ
ード許容実行レベルレジスタ、７−２はライト許容実行
レベルレジスタ、８−１．８−２は第２図と同じ実行レ
ベル判定回路、１０５は主記憶装置へのデータ・リード
アクセス信号、１０６は同じくライトアクセス信号、１
０１は第１実施例と同様に中央処理装置の制御回路５へ
の例外通知信号である。８７．８８はＡＮＤゲート、８
９はＯＲゲートである。

第４図のプログラムデバグ回路の動きは第１図に示した
実行レベル例外の通知と同様であるが第１図の回路では
実行レベル例外の発生が実行レベルの変更により直ちに
起こるのに対して、実行レベル変更後に新実行レベルに
対応するり−ド／ライト許容実行レベルレジスタ７−１
．７−２の対応するビットが０゛′のときにデータリー
ド／ライトが発生した時点で例外通知信号１０１が１″
となる。例えば、実行レベル１０３がレベル２でありリ
ード許容実行レベルレジスタ７−１のビット位置２のビ
ットの値が０”のとき実行レベル判定回路８−１の出力
はＩＩ　Ｉ　ＩＩとなる。この時、プログラムがオペラ
ンドリードを行うと、オペランドリードアクセス信号１
０５が１″となり、ＡＮＤゲート８７の出力が“１°”
となり、ＯＲゲート８９の出力が１”′となる。例外通
知信号１０１により制御回路５へ例外発生が通知される
と制御回路５はプログラムデバグを行う例外処理プログ
ラムを起動する。

従来の情報処理装置ではあらかじめデバグ対象アドレス
を設定しておき、中央処理装置の出力するアドレスが設
定値と一致したときにデバグ用の例外を発生する方式が
用いられている。またこの従来の方式においてデバグ対
象のアドレスの設定の他にデバグ対象のアクセスの種類
（リード、ライトなど）を設定することによりアドレス
とアクセスの種類が一致した時にデバグ用の例外を発生
させる方式も用いられている。第４図に示した第２の実
施例において１０５，１０６のオペランドリード／ライ
ト信号の代わりに従来方式のアドレスとアクセスの一致
検出信号を用いることにより従来方式に加えて特定実行
レベルでのアクセスを検出することができる。この場合
にもリード／ライト許容実行レベルレジスタ７−１．７
−２の値をすべての“０”とすることにより実行レベル
判定回路８−１．８−２の出力は“１′′となるため従
来方式のデバグ例外としても使用できる。

〔発明の効果〕

以上説明したように本発明は、処理プログラムごとに用
意された許容される実行レベルを処理プログラムごとに
設定しなおせるレジスタ上に保持することにより、簡単
なハードウェアで不正な実行レベルの変更を高速に検出
でき、実行レベルに基いたデバグに使用することもでき
る効果がある。

【図面の簡単な説明】

第１図は本発明の実行レベル例外の検出装置の第１の実
施例を用いた中央処理装置のブロック図、第２図は第１
図に示す実行レベル判定回路８の構成例を示す図、第３
図は第２図に示す実行レベル判定回路のデコーダ８１の
真理値表を示す図、第４図は本発明の第２の実施例を示
すブロック図である。 １は主記憶制御回路、２は命令デコーダ、３はレジスタ
群、４は演算回路、５は制御回路、６は実行レベルレジ
スタ、７．７−１．７−２は許容レベルレジスタ、８．
８−１．８−２は実行レベル判定回路。

Claims (1)

【特許請求の範囲】
1. ２以上のｎ種の実行レベルをとりうる情報処理システム
   における実行レベル例外の検出装置において、現在の実
   行レベルを保持する実行レベルレジスタと、前記ｎ種の
   実行レベルに対応したビットよりなり、個々のビットの
   値によりその実行レベルでの実行の可否を示す許容実行
   レベルレジスタと、前記実行レベルレジスタにより示さ
   れる実行レベルに対応する前記許容実行レベルレジスタ
   のビットの値を判定する実行レベル判定回路を有して、
   前記実行レベル判定回路により実行不可が検出された時
   に前記情報処理システムにおける中央処理装置に対し例
   外処理を起動させることを特徴とする実行レベル例外の
   検出装置。