JPS63202026A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63202026A JPS63202026A JP3388187A JP3388187A JPS63202026A JP S63202026 A JPS63202026 A JP S63202026A JP 3388187 A JP3388187 A JP 3388187A JP 3388187 A JP3388187 A JP 3388187A JP S63202026 A JPS63202026 A JP S63202026A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- positive type
- type photoresist
- sensitivity
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 28
- 230000035945 sensitivity Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 239000002904 solvent Substances 0.000 claims 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229920003986 novolac Polymers 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract description 2
- 230000003068 static effect Effects 0.000 abstract description 2
- 229920002554 vinyl polymer Polymers 0.000 abstract description 2
- 229910052804 chromium Inorganic materials 0.000 abstract 1
- 239000011651 chromium Substances 0.000 abstract 1
- 229920005989 resin Polymers 0.000 abstract 1
- 239000011347 resin Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 17
- 239000002356 single layer Substances 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造にあたって不可欠であるレ
ジストマスクの解像度とコントラストの向上を図り、高
いアスペクト比を有する微細レジストパターンの形成を
可能にした半導体装置の製造方法に関するものである。
ジストマスクの解像度とコントラストの向上を図り、高
いアスペクト比を有する微細レジストパターンの形成を
可能にした半導体装置の製造方法に関するものである。
従来の技術
レジストパターンの形成にあたり、一般的に採用されて
いる方法は、半導体基板上へ単層のホトレジスト層を塗
布形成し、こののち露光現像工程を経るいわゆる単層レ
ジスト法である。この方法においては、露光量の深さ方
向に沿った勾配と、未露光部側壁の現像液に対する膜減
り量の深さ方向に沿った勾配が重なるため、解像度が低
く、コントラストも高くはない。この方法では解像の限
界が０．５μｍ程度であると推定されている。なお、単
層レジスト法にかわる高解像度プロセスとして多層レジ
スト法やＣＥ Ｌ （Ｃｏｎｔｒａｓｔ Ｅｎｈａｎｃ
ｅｄＬｉ ｔｈｏｇｒａｐｈｙ）法が検討されている。
いる方法は、半導体基板上へ単層のホトレジスト層を塗
布形成し、こののち露光現像工程を経るいわゆる単層レ
ジスト法である。この方法においては、露光量の深さ方
向に沿った勾配と、未露光部側壁の現像液に対する膜減
り量の深さ方向に沿った勾配が重なるため、解像度が低
く、コントラストも高くはない。この方法では解像の限
界が０．５μｍ程度であると推定されている。なお、単
層レジスト法にかわる高解像度プロセスとして多層レジ
スト法やＣＥ Ｌ （Ｃｏｎｔｒａｓｔ Ｅｎｈａｎｃ
ｅｄＬｉ ｔｈｏｇｒａｐｈｙ）法が検討されている。
しかしながらこれらの方法では工程が複雑となるばかり
でなく、安定性にも乏しく、量産性の上で大きな問題が
残っている。
でなく、安定性にも乏しく、量産性の上で大きな問題が
残っている。
発明が解決しようとする問題点
ホトレジストとこれが塗布された下地基板とのエツチン
グ時における選択性が低い場合には、十分な厚みをもつ
ホトレジストパターンが必要トなる。しかしながら、単
層レジスト法にはホトレジストの厚みが増すにつれて解
像度が低下すること、形成されるホトレジスタパターン
の側壁が傾斜面となることなどの問題があシ、このため
、エツチングにより形成したパターンの幅がホトレジス
トパターンの幅と一致せず、この幅よりも細くなる不都
合があった。
グ時における選択性が低い場合には、十分な厚みをもつ
ホトレジストパターンが必要トなる。しかしながら、単
層レジスト法にはホトレジストの厚みが増すにつれて解
像度が低下すること、形成されるホトレジスタパターン
の側壁が傾斜面となることなどの問題があシ、このため
、エツチングにより形成したパターンの幅がホトレジス
トパターンの幅と一致せず、この幅よりも細くなる不都
合があった。
問題点を解決するための手段
本発明は、上述した単層レジスト法に存在した不都合の
排除を意図してなされたもので、本発明の製造方法の特
徴は、半導体基板上は第一層目のポジ型ホトレジストを
途布した後、前記ポジ型ホトレジストを露光する波長の
光に対して感度を持ち、かつ、この感度が前記ポジ型ホ
トレジストの感度よりも低く、さらに同時現像が可能な
第二層目のポジ型ホトレジストを塗布する工程を有する
ところにある。
排除を意図してなされたもので、本発明の製造方法の特
徴は、半導体基板上は第一層目のポジ型ホトレジストを
途布した後、前記ポジ型ホトレジストを露光する波長の
光に対して感度を持ち、かつ、この感度が前記ポジ型ホ
トレジストの感度よりも低く、さらに同時現像が可能な
第二層目のポジ型ホトレジストを塗布する工程を有する
ところにある。
作 用
本発明の半導体装置の製造方法によれば、第一層目と第
二層目のポジ型ホトレジストの感度の高低によって、露
光量の勾配と未露光部における膜減りの勾配が打ち消さ
れる。
二層目のポジ型ホトレジストの感度の高低によって、露
光量の勾配と未露光部における膜減りの勾配が打ち消さ
れる。
実施例
以下に、第１図〜第６図の処理工程図を参照して本発明
の製造方法を具体的に説明する。
の製造方法を具体的に説明する。
先ず、第１図で示すように、下地基板であるシリコン基
板１の上にノボラック樹脂系のポジ型ホトレジストを回
転塗布法でＯ，Ｓμｍの厚さに塗布し、さらに、ホット
プレートを用いて１００°Ｃで９０秒間のプリベークを
施し、第一層目のポジ型ホトレジスト層２を形成する。
板１の上にノボラック樹脂系のポジ型ホトレジストを回
転塗布法でＯ，Ｓμｍの厚さに塗布し、さらに、ホット
プレートを用いて１００°Ｃで９０秒間のプリベークを
施し、第一層目のポジ型ホトレジスト層２を形成する。
次いで、第２図で示すようにポリビニール約０．１μｍ
の厚さに回転塗布し、さらに乾燥することによシ中間層
３を形成する。こののち、第３図で示すように、第一層
目のホトレジストよりも感度の低いノボラック系のポジ
型ホトレジストを回転塗布法で約１μｍの厚さに塗布し
、さらに上記と同様の条件でプリベークを施して第二層
目のポジ型ホトレジスト層４を形成する。
の厚さに回転塗布し、さらに乾燥することによシ中間層
３を形成する。こののち、第３図で示すように、第一層
目のホトレジストよりも感度の低いノボラック系のポジ
型ホトレジストを回転塗布法で約１μｍの厚さに塗布し
、さらに上記と同様の条件でプリベークを施して第二層
目のポジ型ホトレジスト層４を形成する。
以上の過程を経てホトレジスト層の形成が完了する。次
いて゛、第４図で示すように、ホトマスクガラス基板５
にクロムパターン６が形成されたマスクを用いるととも
に、露光波長が４３６ ｎｍのｇ線であるステッパによ
り露光処理を施すことによって、第一層目と第二層目の
ポジ型ホトレジスト層に露光部７および８を形成する。
いて゛、第４図で示すように、ホトマスクガラス基板５
にクロムパターン６が形成されたマスクを用いるととも
に、露光波長が４３６ ｎｍのｇ線であるステッパによ
り露光処理を施すことによって、第一層目と第二層目の
ポジ型ホトレジスト層に露光部７および８を形成する。
こののち、専用のアルカリ現像液を用い、静止パドル法
による現像を行うことによって、第５図で示すホトレジ
ストパターン９が形成される、 以上の工程を径で形成したホトレジストパターンの解像
度は、従来の単層レジスト法で形成され、膜厚を同一と
したホトレジストパターンに比べて０２μｍ以上向上し
た。また、集魚深度も約６０％向上した。
による現像を行うことによって、第５図で示すホトレジ
ストパターン９が形成される、 以上の工程を径で形成したホトレジストパターンの解像
度は、従来の単層レジスト法で形成され、膜厚を同一と
したホトレジストパターンに比べて０２μｍ以上向上し
た。また、集魚深度も約６０％向上した。
なお、以上の実施例では、中間層を形成する工拍−Ａ；
プｙ＊ｌ−／−ゼパ ｉ 、−ン升り士 ト １ノ
、・ンス ト ふ １．て裟冬各１１の異なる二種類
を用い、中間層を省くこともできる。
プｙ＊ｌ−／−ゼパ ｉ 、−ン升り士 ト １ノ
、・ンス ト ふ １．て裟冬各１１の異なる二種類
を用い、中間層を省くこともできる。
発明の効果
本発明によれば、レジストパターン形成時の解像度が従
来法である単層レジスト法にくらべて向上し、同時にレ
ジストの断面形状が切り立った形状となるため、超高集
積回路（超ＬＳＩ）の製造プロセスにおけるドライエツ
チング等の工程に使用可能な線幅変換差の少ない良好な
レジストマスクを形成することができる。また、高解像
化を意図したＣ Ｅ Ｌ （Ｃｏｎｔｒａｓｔ Ｅｎｈ
ａｎｃｅｄ Ｌｉｔｈｏｇｒａｐｈｙ）法や多層レジス
ト法などの他の方法に比べて簡単であり、量産性にも豊
んでいる。
来法である単層レジスト法にくらべて向上し、同時にレ
ジストの断面形状が切り立った形状となるため、超高集
積回路（超ＬＳＩ）の製造プロセスにおけるドライエツ
チング等の工程に使用可能な線幅変換差の少ない良好な
レジストマスクを形成することができる。また、高解像
化を意図したＣ Ｅ Ｌ （Ｃｏｎｔｒａｓｔ Ｅｎｈ
ａｎｃｅｄ Ｌｉｔｈｏｇｒａｐｈｙ）法や多層レジス
ト法などの他の方法に比べて簡単であり、量産性にも豊
んでいる。
第１図〜第５図は本発明の製造方法でレジスタパターン
を形成する過程を示す処理工程図である。 １・・・・・・シリコン基板、２・・・・・・第一層目
のポジ型ホトレジスト層、３・・・・・・中間層（ポリ
ビニール層）、４・・・ 第二層目のポジ型ホトレジス
ト層、６・・・・・・ホトマスクガラス基板、７・・・
・・・クロムパターン、７．８・・・ ・露光部、９・
・・・・ホトレジストノ（ターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
を形成する過程を示す処理工程図である。 １・・・・・・シリコン基板、２・・・・・・第一層目
のポジ型ホトレジスト層、３・・・・・・中間層（ポリ
ビニール層）、４・・・ 第二層目のポジ型ホトレジス
ト層、６・・・・・・ホトマスクガラス基板、７・・・
・・・クロムパターン、７．８・・・ ・露光部、９・
・・・・ホトレジストノ（ターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (2)
- （１）半導体基板上に第一層目のポジ型ホトレジストを
塗布した後、前記ポジ型ホトレジストを露光する波長の
光に対して感度を持ち、かつ、この感度が前記ポジ型ホ
トレジストの感度よりも低く、さらに同時現像が可能な
第二層目のポジ型ホトレジストを塗布する工程を有する
ことを特徴とする半導体装置の製造方法。 - （２）第一層目と第二層目のポジ型ホトレジストの塗布
工程間に、両ポジ型ホトレジストの溶剤に対して不溶性
であり、現像液に対して可溶性の中間層を形成する工程
を含むこと中間層を形成する工程を含むことを特徴とす
る特許請求の範囲第１項に記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3388187A JPS63202026A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3388187A JPS63202026A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63202026A true JPS63202026A (ja) | 1988-08-22 |
Family
ID=12398862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3388187A Pending JPS63202026A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63202026A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287146A (ja) * | 1988-09-26 | 1990-03-28 | Hitachi Ltd | 半導体装置の製造方法 |
-
1987
- 1987-02-17 JP JP3388187A patent/JPS63202026A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287146A (ja) * | 1988-09-26 | 1990-03-28 | Hitachi Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0601887A1 (en) | Method for forming pattern | |
| JP2002131883A (ja) | フォトマスクの製造方法およびフォトマスク | |
| CN114464524A (zh) | 光刻、剥离工艺及制造芯片的方法 | |
| JPS63202026A (ja) | 半導体装置の製造方法 | |
| JPS62100751A (ja) | 自己整合パタ−ンの形成方法 | |
| JPH0343615B2 (ja) | ||
| JPS62258449A (ja) | ２層レジスト像を作成する方法 | |
| JP3395102B2 (ja) | 電子線描画用ステンシルマスク | |
| JP2595886B2 (ja) | 半導体装置の製造方法 | |
| JPS63254729A (ja) | レジストパタ−ンの形成方法 | |
| JPH0385544A (ja) | レジストパターン形成方法 | |
| TW544768B (en) | Photolithography process with hybrid chromeless phase shift mask | |
| JPH0594945A (ja) | パターン形成方法 | |
| JPS63202025A (ja) | 半導体装置の製造方法 | |
| JPS6370425A (ja) | 微細パタ−ン形成方法 | |
| JPS6053028A (ja) | 微細パタ−ン形成方法 | |
| JP2001185473A (ja) | レジストパターンの形成方法 | |
| JPS63133626A (ja) | 半導体装置の製造方法 | |
| JPH0253062A (ja) | パターン形成方法 | |
| JPS625241A (ja) | フオトマスクの製造方法 | |
| JPS62184451A (ja) | パタ−ン形成方法 | |
| JPH0470755A (ja) | パターン形成方法 | |
| JPH02125263A (ja) | パターン形成方法 | |
| CN119781260A (zh) | 利用不同照明模式获得高分辨图形的方法 | |
| JPS62183449A (ja) | パタ−ン形成方法 |