JPS63202039A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63202039A
JPS63202039A JP3486587A JP3486587A JPS63202039A JP S63202039 A JPS63202039 A JP S63202039A JP 3486587 A JP3486587 A JP 3486587A JP 3486587 A JP3486587 A JP 3486587A JP S63202039 A JPS63202039 A JP S63202039A
Authority
JP
Japan
Prior art keywords
film
point metal
metal silicide
semiconductor device
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3486587A
Other languages
English (en)
Inventor
Hajime Arai
新井 肇
Hiroshi Mochizuki
望月 弘
Eisuke Tanaka
英祐 田中
Reiji Tamaki
礼二 玉城
Masanori Obata
正則 小畑
Junichi Arima
純一 有馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3486587A priority Critical patent/JPS63202039A/ja
Publication of JPS63202039A publication Critical patent/JPS63202039A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野] この発明は、半導体装置の製造方法に関し、特に高融点
金属シリサイド膜の形成方法に関するものである。
[従来の技術] 第2図は、従来の半導体装置の製造方法において、特に
半導体基板上に形成された、段差部を含む層表面上に高
融点金属シリサイド膜を形成する工程を示した断面図で
ある。
まず、第2図の<a >を参照して、半導体基板上に配
線等によって形成された段差部1を含む層表面上にCV
D法によってポリシリコンll1I2を形成する。この
後、ポリシリコン膜2の表面上にスパッタ法により高融
点金属シリサイド膜としてのモリブデンシリサイド[1
3を形成してポリサイド電極を形成する。このとき、段
差部1ではモリブデンシリサイド膜3の内部に不整合面
4が発生している。モリブデンシリサイド膜3はポリシ
リコンII2の上に堆積したままの状態ではシート抵抗
が轟いので、半導体装置の動作速度や消費電流に愚影響
を及ぼす。そのため、モリブデンシリサイド膜3の堆積
模、あるいは、その後バターニングされてゲート電極を
形成した後、温度700℃以上でモリブデンシリサイド
1lI3の熱処理を行なう。
この熱処理によりモリブデンシリサイドの結晶構造が六
方晶系(hexaoonal system)から正方
晶系(tetragOnal system >へと変
化し、シート抵抗が低減する。
[発明が解決しようとする問題点コ しかしながら、上記熱処理によってモリブデンシリサイ
ド膜3の体積収縮が起こるため、内部応力が発生し、特
に段差部1にその内部応力が集中する。また、上述のよ
うにモリブデンシリサイド113の形成時に段差部1に
おいて不整合面4が発生している。その結果、第2図の
(b)で示すようにモリブデンシリサイド膜3が、不整
合面4を境に左右に分裂移動し、段差部1においてモリ
ブデンシリサイド膜の欠落部7が形成される。このよう
な熱処理に伴なう段差部での欠落は、タングステンシリ
サイド等の他の高融点金属シリサイドにおいても発生す
る。この高融点金属シリサイドの欠落により、ポリサイ
ド電極の配線抵抗が非常に高くなるので、半導体装置の
動作速度が遅くなり、消費電流が増加するという問題点
があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、熱処理を施しても′IX!1点金属シリサ
イドが段差部で欠落しない半導体装置の製造方法を得る
ことを目的とする。
[問題点を解決するための手段] この発明に従った半導体装置の製造方法は、半導体基板
上に形成された1段差部を含む層表面上にポリシリコン
膜を形成し、このポリシリコン躾表面上に高融点金属シ
リサイド膜を形成する方法において、以下の工程を備え
る。
(a )  上記高融点金属シリサイド膜表面上にSO
G (Spln On  Glass) 19を塗布形
成’する工程。
(b) 上記SOGg1表面に対してレーザ光を照射す
ることにより、上記段差部に形成された上記高融点金属
シリサイド膜のみに熱処理をする工程。
[作用〕 この発明においては、高融点金属シリサイド膜表面上に
SOG膜を塗布形成した後に、レーザ光を照射している
。塗布によるSOG膜は平坦部では薄く、段差部では厚
く形成される。このwA厚差を利用して、5OGII表
面に対してレーザ光を照射すると、段差部に形成された
高融点金属シリサイド膜のみに熱処理が施される。その
ため、熱処理された段差部の高融点金属シリサイドのみ
が改質される。その結果、高融点金属シリサイド膜の形
成時に段差部に発生している不整合面が除かれる。
したがって、その後工程の熱処理において平坦部の高融
点金属シリサイドの結晶構造が変化し、それに伴なう収
縮により発生する内部応力が段差部に集中しても、段差
部の高融点金属シリサイドは欠落を起こすことなく、そ
のまま保たれる。
[実施例コ M1図は、この発明の実施例における半導体装置の製造
方法を工程順に示した断面図である。
まず、第1図の(a )を参照して、半導体基板上に配
線等によって形成された段差部1を含む層表面上にCV
D法によってポリシリコン112を形成する。この後、
ポリシリコンII2の表面上にスパッタ法により高融点
金属シリサイド膜としてのモリブデンシリサイド膜3を
形成してポリサイド電極を形成する。このとき、段差部
1ではモリブデンシリサイド膜3の内部に不整合面4が
発生している。
次に、第1図の(b)を参照して、モリブデンシリサイ
ド膜3の表面上にSOGOsO4布形成する。このとき
、SOG膜は平坦部では薄く、段差部では厚く形成され
ている。
その模、レーザ光を平坦部上にあるSOGOsO4面に
対して垂直に入射することにより、段差部に形成された
モリブデンシリサイド[13のみに熱処理を施す。その
結果、第1図の(C)の改質部6で示すように、段差部
のモリブデンシリサイド膜3のみが改質されている。
この実施例においては、レーザ光を平坦部上にあるSO
G膜の表面に対して垂直に入射している。
このとき、以下に示す条件を満足するとき、段差部のモ
リブデンシリサイド膜のみに熱処理をすることができる
いま、SOG膜表面、みよび5OGIIとモリブデンシ
リサイド膜との界面における反射光の干渉を考慮して、
SOG膜表面での反射光に対する、5OGIW/モリブ
デンシリサイド膜界面での反射光の位相のずれをδとす
ると、レーザ光の反射率を最大とする条件は次式で表わ
される。
d−(λ/2n)((2m−1)π+さ)ここで、 d :SOG膜厚 λ;レーザ光の発振波長 たとえば、Arレーザ光のときはλ−4880゜504
5Aである。
n;波長λに対するSOG膜の屈折率 Il:!I数 である。
したがって、平坦部において上式を満足する膜厚d ”
C”SOG膜を形成すれば、平坦部でレーザ光の反射率
が最大となり、平坦部でのレーザ光の吸収は最小となる
。一方、段差部におけるSOG膜厚は平坦部の膜厚dよ
りも大きいので、段差部でのレーザ光の吸収が平坦部に
比べて大きくなる。
その結果、平坦部の温度を低く保ちながら、段差部の濃
度のみを高くすることができ、すなわち段差部の高融点
金属シリサイド膜のみに熱処理が施され得る。
上記条件は、レーザ光を平坦部上にあるSOG膜の表面
に対して垂直に入射することによって、段差部のみを加
熱処理するときの最適の条件を示している。つまり平坦
部でのレーザ光の反射率が最大になる条件を示している
が、平坦部での反射率が段差部に比べて大きくなる条件
を満足すれば十分である。
その条件は以下の式で表わされる。
(λ/2n )  {(2Ill−1)π+δ−π/2
1≦d ≦ (λ/2n  )  ((2n−1)  
π+δ+πしたがって、平坦部においてこの条件を満足
する膜厚dで5OGIIを形成すれば、平坦部でのレー
ザ光の吸収は、段差部に比べて小さくなる。一方、段差
部におけるSOG膜厚は平坦部の膜厚dよりも大きいの
で、段差部でのレーザ光の吸収が平坦部に比べて大きく
なる。したがって、このことを利用して平坦部の温度を
低く保ちながら、段差部の温度のみが平坦部の温度に対
して高くなるように、垂直に入射するレーザ光の強さを
調整すればよい。
上述のように、段差部のみが加熱処理される。
そのため、段差部のモリブデンシリサイドのみが改質さ
れ、その結晶構造が六方晶系から正方晶系へと変化する
。その結果、段差部に発生している不整合面が除かれる
。また、この熱処理時には高温となるため、モリブデン
シリサイドとその下層のポリシリコンとが反応して密着
性が向上する。
したがって、その後工程で炉加熱やランプアニール等に
よる通常の熱処理を施すことによって平坦部のモリブデ
ンシリサイドの結晶構造が変化し、それに伴なう体積収
縮により発生する内部応力が段差部に集中しても、モリ
ブデンシリサイド膜の欠落は発生しない。
なお、上記実施例ではスパッタ法によって形成されるモ
リブデンシリサイド膜の場合について示したが、同様に
段差部での欠落は、スパッタ法、またはCVD法によっ
て形成されるタングステンシリサイド膜、チタンシリサ
イド膜などの他の高融点金属シリサイド膜においても発
生している。
これらの場合にも全く同様の方法で段差部での欠落を防
止することができる。
また、上記実施例ではレーザ光による加熱は平坦部にあ
るSOG膜に対して垂直に入射する場合のみを説明した
。しかし、平坦部にあるSOG膜表面に対して斜めに入
射する場合でも、SOG膜厚をその入射条件に合わせて
調整すれば同様の効果が得られる。レーザ光としてはア
ルゴンレーザ光、炭酸ガスレーザ光などが用いられる。
[発明の効果] 以上のように、この発明によれば、段差部の高融点金属
シリサイドのみがレーザ光を用いて熱処理され、結晶構
造が変化するので、段差部での欠落を防止し得る。この
ため、高融点金属シリサイド/ポリシリコン構造の配線
抵抗の上昇が抑えられる。したがって、この半導体装置
の動作速度の低下や消費電流の増加を防ぐことができる
【図面の簡単な説明】
第1図は、この発明の一実施例である半導体装置の製造
方法を工程順に示す断面図である。 第2図は、従来の半導体装置の製造方法を工程順に示す
断面図である。 図において、1は段差部、2はポリシリコン膜、3はモ
リブデンシリサイド膜、4は不整合面、5はSOG膜、
6は改質部、7はモリブデンシリサイド膜の欠落部であ
る。 なお、各図中同一符号は同一または相当部分を示す。 第1図 2: ホ“リソ1フ=Q      4:  う5整4
ン6b5:、SOC,膿 6;改貿卸 第2図

Claims (4)

    【特許請求の範囲】
  1. (1)半導体基板上に形成された、平坦部および段差部
    を含む層表面上にポリシリコン膜を形成し、前記ポリシ
    リコン膜表面上に高融点金属シリサイド膜を形成する、
    半導体装置の製造方法において、 前記高融点金属シリサイド膜表面上にSOG膜を塗布形
    成する工程と、 前記SOG膜表面に対してレーザ光を照射することによ
    り、前記段差部に形成された前記高融点金属シリサイド
    膜のみに熱処理をする工程とを備えたことを特徴とする
    半導体装置の製造方法。
  2. (2)前記高融点金属シリサイドが、モリブデンシリサ
    イド、タングステンシリサイド、チタンシリサイドを含
    む群から選ばれたいずれかである、特許請求の範囲第1
    項記載の半導体装置の製造方法。
  3. (3)前記レーザ光が、アルゴンレーザ光および炭酸ガ
    スレーザ光のうちのいずれかである、特許請求の範囲第
    1項または第2項記載の半導体装置の製造方法。
  4. (4)前記レーザ光は、前記平坦部上にある前記SOG
    膜表面に対して垂直に入射され、かつその平坦部におけ
    る前記SOG膜厚dが以下の式を満足するように選ばれ
    る、特許請求の範囲第1項ないし第3項のいずれかに記
    載の半導体装置の製造方法。 (λ/2n){(2m−1)π+δ−π/2}≦d≦(
    λ/2n){(2m−1)π+δ+π/2} ただし、 λ:レーザ光の発振波長 n:波長λに対するSOG膜の屈折率 δ:SOG膜表面での反射光に対する、SOG膜と高融
    点金属シリサイド膜との界面での反射光の位相変化量 m:整数
JP3486587A 1987-02-17 1987-02-17 半導体装置の製造方法 Pending JPS63202039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3486587A JPS63202039A (ja) 1987-02-17 1987-02-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3486587A JPS63202039A (ja) 1987-02-17 1987-02-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63202039A true JPS63202039A (ja) 1988-08-22

Family

ID=12426058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3486587A Pending JPS63202039A (ja) 1987-02-17 1987-02-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63202039A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224224A (ja) * 1989-02-25 1990-09-06 Sony Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224224A (ja) * 1989-02-25 1990-09-06 Sony Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3628018B2 (ja) シリコン・ピクセル電極
US5061655A (en) Method of producing SOI structures
JP3545180B2 (ja) (Ge,Si)Nx反射防止膜及びこれを用いたパターン形成方法
KR850002172A (ko) 반도체장치 제조방법
JP2669358B2 (ja) 半導体装置の加熱方法
JPS63202039A (ja) 半導体装置の製造方法
US4780394A (en) Photosensitive semiconductor device and a method of manufacturing such a device
KR100238211B1 (ko) 실리콘박막의 결정화 방법
US5846878A (en) Method of manufacturing a wiring layer in a semiconductor device
JPH027415A (ja) Soi薄膜形成方法
JPH05102153A (ja) 半導体素子の配線形成方法
JPS63202915A (ja) 半導体装置の製造方法
KR0140647B1 (ko) 위상반전마스크의 제조방법
JPH0650387B2 (ja) フオトマスクおよびその製造方法
JPS61183433A (ja) アルミニウム合金薄膜とその製造方法
KR100361570B1 (ko) 반사형 마이크로 액정 표시 장치용 기판 제조 방법
JPS6185815A (ja) 多結晶シリコン膜の形成方法
JPH0396224A (ja) Soi基板の製造方法
JPS6115330A (ja) 半導体素子の製造方法
JPH07312336A (ja) 微細パターンの形成方法
JPH04144230A (ja) 半導体装置及びその製造方法
JPS6149411A (ja) シリコン膜の単結晶化方法
JPS63151013A (ja) Soi基板の製造方法
JPH04340255A (ja) 半導体装置およびその製造方法
KR100436130B1 (ko) 반도체소자의미세패턴제조방법