JPH02224224A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02224224A JPH02224224A JP4426589A JP4426589A JPH02224224A JP H02224224 A JPH02224224 A JP H02224224A JP 4426589 A JP4426589 A JP 4426589A JP 4426589 A JP4426589 A JP 4426589A JP H02224224 A JPH02224224 A JP H02224224A
- Authority
- JP
- Japan
- Prior art keywords
- silicide film
- melting point
- point metal
- metal silicide
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序に従って本発明を説明する。
Ａ：産業上の利用分野
発明の概要
従来技術
発明が解決しようとする問題点
問題点を解決するための手段
作用
実施例［第１図］
発明の効果
（Ａ、産業上の利用分野）
本発明は半導体装置の製造方法、特に高融点金属シリサ
イド膜を有する半導体装置の製造方法に関する。
イド膜を有する半導体装置の製造方法に関する。
（Ｂ、発明の概要）
本発明は、上記の半導体装置の製造方法において、
半導体素子の特性の変動等を伴うことなく高融点金属シ
リサイド膜の低抵抗化を図るため、非晶質の高融点金属
シリサイド膜の表面部をエネルギー照射により結晶化す
るものである。
リサイド膜の低抵抗化を図るため、非晶質の高融点金属
シリサイド膜の表面部をエネルギー照射により結晶化す
るものである。
（Ｃ，従来技術）
近年、ＭＯＳＬＳＩのゲート電極として多結晶シリコン
膜を下層としその上にタングステンシリサイド膜を形成
して上層としたポリサイドゲート構造のものが増えつつ
ある。これは従来からのシリコンゲート電極形成プロセ
ス、製造装置をほとんどそのまま利用してゲート電極の
低抵抗化を図ることができるためである。
膜を下層としその上にタングステンシリサイド膜を形成
して上層としたポリサイドゲート構造のものが増えつつ
ある。これは従来からのシリコンゲート電極形成プロセ
ス、製造装置をほとんどそのまま利用してゲート電極の
低抵抗化を図ることができるためである。
ところで、上層をタングステンシリサイド膜により形成
したゲート電極の低抵抗化は、単に多結晶シリコン膜上
にタングステンシリサイド膜を気相成長させるだけで実
現できるわけではない。というのは、タングステンシリ
サイド膜は通常Ｗ Ｆ ６ ＋ Ｓ Ｉ Ｈ４の反応ガ
スでＣＶＤ法により形成されるが、膜形成後の段階では
非結晶（アモルファス）であり、タングステンシリサイ
ド膜の持つ低抵抗という利点を充分に活かすには結晶化
する必要があるからである。
したゲート電極の低抵抗化は、単に多結晶シリコン膜上
にタングステンシリサイド膜を気相成長させるだけで実
現できるわけではない。というのは、タングステンシリ
サイド膜は通常Ｗ Ｆ ６ ＋ Ｓ Ｉ Ｈ４の反応ガ
スでＣＶＤ法により形成されるが、膜形成後の段階では
非結晶（アモルファス）であり、タングステンシリサイ
ド膜の持つ低抵抗という利点を充分に活かすには結晶化
する必要があるからである。
そして、タングステンシリサイド膜の結晶化は従来にお
いては半導体ウェハを電気炉にて長時間加熱するという
方法で行われていた。
いては半導体ウェハを電気炉にて長時間加熱するという
方法で行われていた。
（Ｄ、発明が解決しようとする問題点）ところで、ポリ
サイドゲートの上層を成すタングステンシリサイド膜の
結晶化を電気炉による長時間加熱により行うと次のよう
な問題があった。
サイドゲートの上層を成すタングステンシリサイド膜の
結晶化を電気炉による長時間加熱により行うと次のよう
な問題があった。
先ず、電気炉により長時間加熱をした場合、タングステ
ンシリサイド膜が表面から多結晶シリコン層との界面に
至るまで完全に結晶化し、ゲート電極中の不純物が相互
拡散して不純物濃度分布が変化する。所謂不純物濃度が
再分布する。これはＭＯＳトランジスタあるいはＭＯＳ
容量素子の特性に変化をもたらすので好ましく（ない。
ンシリサイド膜が表面から多結晶シリコン層との界面に
至るまで完全に結晶化し、ゲート電極中の不純物が相互
拡散して不純物濃度分布が変化する。所謂不純物濃度が
再分布する。これはＭＯＳトランジスタあるいはＭＯＳ
容量素子の特性に変化をもたらすので好ましく（ない。
この点について詳しく説明すると、不純物の相互拡散に
は、ゲート電極の下層を成す多結晶シリコン膜中に添加
された例えばリンＰ等の不純物の主として上側（外部）
への拡散と、タングステンシリサイド膜中に入り込んだ
フッ素Ｆの主として下側の半導体基板中への拡散がある
が、これ等はＭＯＳトランジスタのしきい値電圧Ｖｔｈ
、ＭＯＳ容量素子のゲート容量の変動をもたらすので好
ましくないのである。尚、ＣＶＤタングステンシリサイ
ド膜を用いたタングステンポリサイドゲートの容量がタ
ングステンシリサイド膜中のフッ素Ｆのゲート酸化膜内
への拡散によって低下することについては既に１９８８
年秋季応用物理学会予稿集の第６１６頁、講演ナンバー
５ａ−Ａ−８により発表が為されている。
は、ゲート電極の下層を成す多結晶シリコン膜中に添加
された例えばリンＰ等の不純物の主として上側（外部）
への拡散と、タングステンシリサイド膜中に入り込んだ
フッ素Ｆの主として下側の半導体基板中への拡散がある
が、これ等はＭＯＳトランジスタのしきい値電圧Ｖｔｈ
、ＭＯＳ容量素子のゲート容量の変動をもたらすので好
ましくないのである。尚、ＣＶＤタングステンシリサイ
ド膜を用いたタングステンポリサイドゲートの容量がタ
ングステンシリサイド膜中のフッ素Ｆのゲート酸化膜内
への拡散によって低下することについては既に１９８８
年秋季応用物理学会予稿集の第６１６頁、講演ナンバー
５ａ−Ａ−８により発表が為されている。
また、タングステンシリサイド膜の多結晶シリコン膜と
接する部分が結晶化するとタングステンシリサイド膜の
内部応力が変化し、高融点金属シリサイド膜とタングス
テンシリサイド膜との界面で膜剥れが生じ易くなるとい
う問題もある。
接する部分が結晶化するとタングステンシリサイド膜の
内部応力が変化し、高融点金属シリサイド膜とタングス
テンシリサイド膜との界面で膜剥れが生じ易くなるとい
う問題もある。
また、タングステンシリサイド膜のみならず多結晶シリ
コン膜までが長時間加熱処理によって結晶化する可能性
があるが、そうなるとゲート電極形成のためのバターニ
ング後該ゲート電極をマスクとして不純物のイオン打込
みをしてソース、ドレインを形成するときのゲート電極
のマスク効果が低下し、イオン打込みされた不純物まで
素子の特性に悪影響を及ぼす。
コン膜までが長時間加熱処理によって結晶化する可能性
があるが、そうなるとゲート電極形成のためのバターニ
ング後該ゲート電極をマスクとして不純物のイオン打込
みをしてソース、ドレインを形成するときのゲート電極
のマスク効果が低下し、イオン打込みされた不純物まで
素子の特性に悪影響を及ぼす。
本発明はこのような問題点を解決すべく為されたもので
あり、その一つの目的は半導体素子の特性の変動をもた
らすことな（高融点金属シリサイド膜の低抵抗化を図る
ことにあり、他の目的は高融点金属シリサイド膜の例え
ば多結晶シリコン膜等の下地との界面での剥れの生じる
虞れをなくしつつ高融点金属シリサイド膜の低抵抗化を
図ることにあり、更に他の目的は高融点金属シリサイド
膜のマスク効果の低減を伴なうことなく高融点金属シリ
サイド膜の低抵抗化を図ることにある。
あり、その一つの目的は半導体素子の特性の変動をもた
らすことな（高融点金属シリサイド膜の低抵抗化を図る
ことにあり、他の目的は高融点金属シリサイド膜の例え
ば多結晶シリコン膜等の下地との界面での剥れの生じる
虞れをなくしつつ高融点金属シリサイド膜の低抵抗化を
図ることにあり、更に他の目的は高融点金属シリサイド
膜のマスク効果の低減を伴なうことなく高融点金属シリ
サイド膜の低抵抗化を図ることにある。
（Ｅ、問題点を解決するための手段）
本発明半導体装置の製造方法は上記問題点を解決するた
め、非晶質の高融点金属シリサイド膜の表面部をエネル
ギー照射により結晶化することを特徴とする。
め、非晶質の高融点金属シリサイド膜の表面部をエネル
ギー照射により結晶化することを特徴とする。
（Ｆ、作用）
本発明半導体装置の製造方法によれば、非晶質の高融点
金属シリサイド膜を膜厚方向における全体に渡って結晶
化するのではなくエネルギー照射によって表面部のみを
結晶化するので、高融点金属シリサイド膜の下地との界
面側の部分は非晶質のままとなり、高融点金属シリサイ
ド膜中の不純物は下側に拡散する虞れは少ないし、下地
側からの不純物の上側への拡散もない。従って、不純物
濃度分布の変動を生じることな（高融点金属シリサイド
膜を低抵抗化することができる。
金属シリサイド膜を膜厚方向における全体に渡って結晶
化するのではなくエネルギー照射によって表面部のみを
結晶化するので、高融点金属シリサイド膜の下地との界
面側の部分は非晶質のままとなり、高融点金属シリサイ
ド膜中の不純物は下側に拡散する虞れは少ないし、下地
側からの不純物の上側への拡散もない。従って、不純物
濃度分布の変動を生じることな（高融点金属シリサイド
膜を低抵抗化することができる。
そして、高融点金属シリサイド膜の下地との界面側の部
分は非晶質のままなので低抵抗化のためのエネルギー照
射処理によって高融点金属シリサイド膜の内部応力が変
化する虞れはな（、膜剥れは生じにくくなる。
分は非晶質のままなので低抵抗化のためのエネルギー照
射処理によって高融点金属シリサイド膜の内部応力が変
化する虞れはな（、膜剥れは生じにくくなる。
そして、結晶化するのは高融点金属シリサイド膜の表面
部であり、高融点金属シリサイド膜の下地側の部分及び
下地は結晶化しないのでイオン打込みに対するマスク効
果が低下する虞れもない。
部であり、高融点金属シリサイド膜の下地側の部分及び
下地は結晶化しないのでイオン打込みに対するマスク効
果が低下する虞れもない。
（Ｇ、実施例）［第１図］
以下、本発明半導体装置の製造方法を図示実施例に従っ
て詳細に説明する。
て詳細に説明する。
第１図（Ａ）、（Ｂ）は本発明半導体装置の製造方法の
一つの実施例を工程順に示す断面図である。
一つの実施例を工程順に示す断面図である。
（Ａ）半導体基板１の表面部を選択的に酸化することに
よりフィールド絶縁膜２を形成し、全面酸化により半導
体基板ｌの素子形成領域にゲート絶縁膜３を形成し、Ｃ
ＶＤにより多結晶シリコン膜４を形成し、しかる後、タ
ングステンシリサイド、膜５を形成する。上記多結晶シ
リコン膜４とタングステンシリサイド膜５とでゲート電
極となるタングステンポリサイド膜が構成される。
よりフィールド絶縁膜２を形成し、全面酸化により半導
体基板ｌの素子形成領域にゲート絶縁膜３を形成し、Ｃ
ＶＤにより多結晶シリコン膜４を形成し、しかる後、タ
ングステンシリサイド、膜５を形成する。上記多結晶シ
リコン膜４とタングステンシリサイド膜５とでゲート電
極となるタングステンポリサイド膜が構成される。
尚、多結晶シリコン膜４は、ＣＶＤによる成膜後、例λ
ばリンＰ等の不純物をイオン打込みし、その後、活性化
することにより形成する。また、タングステンシリサイ
ド膜５は反応ガスとして例えばＷＦ６ ＋Ｓ ｉ Ｈ４
を用いたＣＶＤにより形成することができる。そして、
ＣＶＤにより形成したままの状態ではタングステンシリ
サイド膜５は非晶質になっている。第１図（Ａ）はタン
グステンシリサイド膜５のＣＶＤを終えた後の状態を示
す。
ばリンＰ等の不純物をイオン打込みし、その後、活性化
することにより形成する。また、タングステンシリサイ
ド膜５は反応ガスとして例えばＷＦ６ ＋Ｓ ｉ Ｈ４
を用いたＣＶＤにより形成することができる。そして、
ＣＶＤにより形成したままの状態ではタングステンシリ
サイド膜５は非晶質になっている。第１図（Ａ）はタン
グステンシリサイド膜５のＣＶＤを終えた後の状態を示
す。
（Ｂ）次に、同図（Ｂ）に示すように、エキシマレーザ
ビームの照射によりタングステンシリサイド膜５の表面
部を加熱して結晶化する。５ａはタングステンシリサイ
ド膜５の加熱により結晶化した表面部、５ｂは非晶質の
ままの下地側の部分である。
ビームの照射によりタングステンシリサイド膜５の表面
部を加熱して結晶化する。５ａはタングステンシリサイ
ド膜５の加熱により結晶化した表面部、５ｂは非晶質の
ままの下地側の部分である。
この結晶化は、例えばアルゴンＡｒＦレーザ（波長ん＝
１９３ｎｍ）等を用いて２００ ｍ 、Ｊ ７ｃｍ”程
度のエネルギーで１パルス照射（照射時間は１乃至数ミ
リ秒）することにより行うことができる。というのは、
タングステンシリサイド膜５の吸光係数はそのレーザビ
ームの波長んに対しては１０’ｃｍ−’程度であるので
、タングステンシリサイド膜５の膜厚方向における全部
ではな（タングステンシリサイド膜５の表面側の部分５
ａのみ加熱されて結晶化し、下地側の部分５ｂは結晶化
する程は加熱されず非晶質のままになるからである。
１９３ｎｍ）等を用いて２００ ｍ 、Ｊ ７ｃｍ”程
度のエネルギーで１パルス照射（照射時間は１乃至数ミ
リ秒）することにより行うことができる。というのは、
タングステンシリサイド膜５の吸光係数はそのレーザビ
ームの波長んに対しては１０’ｃｍ−’程度であるので
、タングステンシリサイド膜５の膜厚方向における全部
ではな（タングステンシリサイド膜５の表面側の部分５
ａのみ加熱されて結晶化し、下地側の部分５ｂは結晶化
する程は加熱されず非晶質のままになるからである。
その後は通常のポリサイドゲート技術によるＭ ＯＳ
Ｌ、 Ｓ Ｉの製造方法と同じ方法によってプロセスを
進めれば良い。
Ｌ、 Ｓ Ｉの製造方法と同じ方法によってプロセスを
進めれば良い。
このような半導体装置の製造方法によれば、タングステ
ンシリサイド膜をエキシマレーザビームの照射により表
面部のみ結晶化するので、タングステンシリサイド膜中
の不純物が下側に拡散する虞わや多結晶シリコン膜中の
不純物の上側への拡散の虞れもない。従って、不純物濃
度分布の変動、ＭＯＳトランジスタ等の素子の特性の変
動を伴なうことな（ゲート電極の低抵抗化を行うことが
できる。
ンシリサイド膜をエキシマレーザビームの照射により表
面部のみ結晶化するので、タングステンシリサイド膜中
の不純物が下側に拡散する虞わや多結晶シリコン膜中の
不純物の上側への拡散の虞れもない。従って、不純物濃
度分布の変動、ＭＯＳトランジスタ等の素子の特性の変
動を伴なうことな（ゲート電極の低抵抗化を行うことが
できる。
また、タングステンシリサイド膜５の下地である多結晶
シリコン膜４との界面側の部分５ｂは非晶質のままなの
でエキシマレーザビームの照射によってタングステンシ
リサイド膜の界面側部分における内部応力が変化する虞
れは生じに（（なる。
シリコン膜４との界面側の部分５ｂは非晶質のままなの
でエキシマレーザビームの照射によってタングステンシ
リサイド膜の界面側部分における内部応力が変化する虞
れは生じに（（なる。
そして、エキシマレーザビーム照射によってはタングス
テンシリサイド膜５の界面側の部分５ｂ及び多結晶シリ
コン膜４は結晶化しないので、後でセルフアライメント
によりソース、ドレインを形成するためにゲート電極を
マスクとして不純物をイオン打込みする際に必要なマス
ク効果が低減する虞れはない。
テンシリサイド膜５の界面側の部分５ｂ及び多結晶シリ
コン膜４は結晶化しないので、後でセルフアライメント
によりソース、ドレインを形成するためにゲート電極を
マスクとして不純物をイオン打込みする際に必要なマス
ク効果が低減する虞れはない。
（Ｈ，発明の効果）
以上に述べたように、本発明半導体装置の製造方法は、
非晶質の高融点金属シリサイド膜の表面部をエネルギー
照射により結晶化する工程を有することを特徴とするも
のである。
非晶質の高融点金属シリサイド膜の表面部をエネルギー
照射により結晶化する工程を有することを特徴とするも
のである。
従って、本発明半導体装置の製造方法によれば、非晶質
の高融点金属シリサイド膜を全体に渡って結晶化するの
ではな（エネルギー照射によって表面部のみを結晶化す
るので、高融点金属シリサイド膜の下地との界面側の部
分は非晶質のままとなり、高融点金属シリサイド膜中の
不純物は下側に拡散する虞れはないし、高融点金属シリ
サイド膜の下地側からの不純物の上側への拡散も生じな
い。従って、不純物濃度分布の変動を生じることなく高
融点金属シリサイド膜を低抵抗化することができる。
の高融点金属シリサイド膜を全体に渡って結晶化するの
ではな（エネルギー照射によって表面部のみを結晶化す
るので、高融点金属シリサイド膜の下地との界面側の部
分は非晶質のままとなり、高融点金属シリサイド膜中の
不純物は下側に拡散する虞れはないし、高融点金属シリ
サイド膜の下地側からの不純物の上側への拡散も生じな
い。従って、不純物濃度分布の変動を生じることなく高
融点金属シリサイド膜を低抵抗化することができる。
そして、高融点金属シリサイド膜の下地との界面部分は
非晶質のままなので低抵抗化のためのエネルギー照射処
理によって高融点金属シリサイド膜の内部応力が変化す
る虞れはな（、膜剥れは生じに（（なる。
非晶質のままなので低抵抗化のためのエネルギー照射処
理によって高融点金属シリサイド膜の内部応力が変化す
る虞れはな（、膜剥れは生じに（（なる。
そして、結晶化するのは高融点金属シリサイド膜の表面
部であり、高融点金属シリサイド膜の下地側の部分及び
下地は結晶化しないのでイオン打込みに対するマスク効
果が低下する虞れもない。
部であり、高融点金属シリサイド膜の下地側の部分及び
下地は結晶化しないのでイオン打込みに対するマスク効
果が低下する虞れもない。
第１図（Ａ）、（Ｂ）は本発明半導体装置の製造方法の
一つの実施例を工程順に示す断面図である。 符号の説明 ５・・・非晶質の高融点金属シリサイド膜、５ａ・・・
高融点金属シリサイド膜の結晶化した表面部、 ５ｂ・・・高融点金属シリサイド膜の非晶質のままの部
分。 大施例を工程順に示す断面図 第１図
一つの実施例を工程順に示す断面図である。 符号の説明 ５・・・非晶質の高融点金属シリサイド膜、５ａ・・・
高融点金属シリサイド膜の結晶化した表面部、 ５ｂ・・・高融点金属シリサイド膜の非晶質のままの部
分。 大施例を工程順に示す断面図 第１図
Claims (2)
- （１）非晶質の高融点金属シリサイド膜の表面部をエネ
ルギー照射により結晶化する工程を有することを特徴と
する半導体装置の製造方法 - （２）表面部に半導体素子が形成される半導体基板の表
面に形成された半導体層と非晶質の高融点金属シリサイ
ド膜からなるところのポリサイドゲートとなる電極の上
記高融点金属シリサイド膜の表面部をエネルギー照射に
より結晶化する工程を有することを特徴とする半導体装
置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1044265A JP2853143B2 (ja) | 1989-02-25 | 1989-02-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1044265A JP2853143B2 (ja) | 1989-02-25 | 1989-02-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02224224A true JPH02224224A (ja) | 1990-09-06 |
| JP2853143B2 JP2853143B2 (ja) | 1999-02-03 |
Family
ID=12686680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1044265A Expired - Fee Related JP2853143B2 (ja) | 1989-02-25 | 1989-02-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853143B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6487794B2 (en) | 1990-08-29 | 2002-12-03 | Hitachi, Ltd. | Substrate changing-over mechanism in vacuum tank |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61271827A (ja) * | 1985-05-27 | 1986-12-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63202039A (ja) * | 1987-02-17 | 1988-08-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1989
- 1989-02-25 JP JP1044265A patent/JP2853143B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61271827A (ja) * | 1985-05-27 | 1986-12-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63202039A (ja) * | 1987-02-17 | 1988-08-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6487794B2 (en) | 1990-08-29 | 2002-12-03 | Hitachi, Ltd. | Substrate changing-over mechanism in vacuum tank |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2853143B2 (ja) | 1999-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5256894A (en) | Semiconductor device having variable impurity concentration polysilicon layer | |
| US4268321A (en) | Method of fabricating a semiconductor device having channel stoppers | |
| US8273613B2 (en) | Semiconductor device and method of manufacture thereof | |
| US6507069B1 (en) | Semiconductor device and method of manufacture thereof | |
| JP2000058836A (ja) | 半導体装置の製造方法 | |
| JPH02191341A (ja) | Ｍｏｓ形電界効果トランジスタの製造方法 | |
| JP3211340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02224224A (ja) | 半導体装置の製造方法 | |
| JPH0291932A (ja) | 半導体装置の製造方法 | |
| JP2830718B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2701711B2 (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JP3533477B2 (ja) | ポリシリコン膜の形成方法 | |
| JPH0845837A (ja) | 多結晶半導体膜の製造方法 | |
| JP3063018B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07321336A (ja) | 薄膜トランジスタの製造方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06244203A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000349283A (ja) | 高耐圧半導体装置およびその製造方法 | |
| JPH02260540A (ja) | Ｍｉｓ型半導体装置 | |
| JP3286404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05235039A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05275699A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2001094108A (ja) | 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法 | |
| JPH0251280A (ja) | Ｐｎ接合型ダイオード及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |