JPS63202043A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63202043A JPS63202043A JP3487287A JP3487287A JPS63202043A JP S63202043 A JPS63202043 A JP S63202043A JP 3487287 A JP3487287 A JP 3487287A JP 3487287 A JP3487287 A JP 3487287A JP S63202043 A JPS63202043 A JP S63202043A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicide
- polysilicon film
- semiconductor device
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体装置、特に、ＭＯ８電界効果トラン
ジスタ等の半導体装置の製造方法に関するものであって
、特に、そのような半導体装置における合金配線の製造
方法の改良に関するものである。・ ［従来の技術］ 第３図は、従来のＭＯ８電界効果トランジスタのゲート
部の断面構造を示す図解図である。第３図において、１
はシリコン基板、２はシリコン基板１にＬＯＣＯ８法に
より形成された分離酸化膜、３は分離酸化ｓ２上に写真
製版技術にてバターニングされた第１電極、４は第１電
極３およびシリコン基板１上に形成されたシリコン酸化
膜、５はシリコン酸化膜４上に形成されたポリシリコン
、６はポリシリコン５上に形成されたモリブデンシリサ
イド、７はモリブデンシリサイド６上に形成された絶縁
膜、８は絶縁膜７の形成時に発生したモリブデンシリサ
イド６の欠落部を示している。
ジスタ等の半導体装置の製造方法に関するものであって
、特に、そのような半導体装置における合金配線の製造
方法の改良に関するものである。・ ［従来の技術］ 第３図は、従来のＭＯ８電界効果トランジスタのゲート
部の断面構造を示す図解図である。第３図において、１
はシリコン基板、２はシリコン基板１にＬＯＣＯ８法に
より形成された分離酸化膜、３は分離酸化ｓ２上に写真
製版技術にてバターニングされた第１電極、４は第１電
極３およびシリコン基板１上に形成されたシリコン酸化
膜、５はシリコン酸化膜４上に形成されたポリシリコン
、６はポリシリコン５上に形成されたモリブデンシリサ
イド、７はモリブデンシリサイド６上に形成された絶縁
膜、８は絶縁膜７の形成時に発生したモリブデンシリサ
イド６の欠落部を示している。
第３図において、ポリシリコン膜５とモリブデンシリサ
イド膜６との２層によって、合金配線が形成されている
。
イド膜６との２層によって、合金配線が形成されている
。
次に、合金配線を形成しているポリシリコン膜５とモリ
ブデンシリサイド１１６との２層構造において、モリブ
デンシリサイド！１１６に不所望な欠落部８が生じる原
因について説明をする。
ブデンシリサイド１１６との２層構造において、モリブ
デンシリサイド！１１６に不所望な欠落部８が生じる原
因について説明をする。
半導体装置においては、第３図に示すＭＯ８電界効果ト
ランジスタのゲート部のごとく、段差部を生じる部分が
ある。この実施例のゲート部では、シリコン基板１上に
形成された分離酸化１１２の段差と、その上に形成され
た第１Ｎ極３の段差とによって、第１電極３の表面とシ
リコン基板１の表面との間には、約５００ｏ人の段差が
生じている。
ランジスタのゲート部のごとく、段差部を生じる部分が
ある。この実施例のゲート部では、シリコン基板１上に
形成された分離酸化１１２の段差と、その上に形成され
た第１Ｎ極３の段差とによって、第１電極３の表面とシ
リコン基板１の表面との間には、約５００ｏ人の段差が
生じている。
ここに、シリコン酸化１１４を介してポリシリコン膜５
およびモリブデンシリサイド１１６の２層からなる配線
を設けようとすれば、該配線は段差部において屈曲する
部分が生じる。
およびモリブデンシリサイド１１６の２層からなる配線
を設けようとすれば、該配線は段差部において屈曲する
部分が生じる。
［発明が解決しようとする問題点］
ところで、段差部上のポリシリコン膜５とモリブデンシ
リサイド膜６とによる合金配線は、その屈曲が直角に近
くなるほど、絶縁膜７を形成する際に加わる熱によって
、モリブデンシリサイド膜６中のモリブデンがポリシリ
コン膜５と反応して、モリブデンシリサイド膜６が体積
減少を起こし、屈曲部において、モリブデンシリサイド
膜６に亀裂が生じ、部分的に欠落部が生じる場合があっ
た。
リサイド膜６とによる合金配線は、その屈曲が直角に近
くなるほど、絶縁膜７を形成する際に加わる熱によって
、モリブデンシリサイド膜６中のモリブデンがポリシリ
コン膜５と反応して、モリブデンシリサイド膜６が体積
減少を起こし、屈曲部において、モリブデンシリサイド
膜６に亀裂が生じ、部分的に欠落部が生じる場合があっ
た。
ところが、ポリシリコンｌＩ５とモリブデンシリサイド
ｌｌｌｌ６との２層合金配線の場合、モリブデンシリサ
イドｌ１１６に欠落部８が発生すると、該合金配線の抵
抗値が欠落部で異常に高くなり、電界効果トランジスタ
の動作速度が遅くなるという欠点があった。
ｌｌｌｌ６との２層合金配線の場合、モリブデンシリサ
イドｌ１１６に欠落部８が発生すると、該合金配線の抵
抗値が欠落部で異常に高くなり、電界効果トランジスタ
の動作速度が遅くなるという欠点があった。
したがって、高速動作が要求される半導体装置を製造す
る際の歩留りが悪いなどの問題があった。
る際の歩留りが悪いなどの問題があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、ポリシリコン膜と高融点金属膜またはその
シリサイド膜とで構成する合金配線において、高融点金
ＦＩＡＩＩまたはそのシリサイド族が熱処理によって欠
落を生じることのない半導体装置を得ることを目的とし
ている。
れたもので、ポリシリコン膜と高融点金属膜またはその
シリサイド膜とで構成する合金配線において、高融点金
ＦＩＡＩＩまたはそのシリサイド族が熱処理によって欠
落を生じることのない半導体装置を得ることを目的とし
ている。
［問題点を解決するための手段］
この発明に係る半導体装置の製造方法は、合金配線層を
製造するにあたり、ポリシリコン膜を形成した後、その
表面にイオンを照射してその表面を荒れさせておき、そ
の上から高融点金属またはそのシリサイドの膜を形成す
るようにしたものである。
製造するにあたり、ポリシリコン膜を形成した後、その
表面にイオンを照射してその表面を荒れさせておき、そ
の上から高融点金属またはそのシリサイドの膜を形成す
るようにしたものである。
［作用〕
この発明におけるイオン照射により、ポリシリコン膜表
面はダメージが与えられて荒れる。荒れた表面はその後
に形成される高融点金属またはそのシリサイドの膜との
密着性が向上し、熱処理によっても高融点金ａｍまたは
そのシリサイド膜の一部が欠落することが防止できる。
面はダメージが与えられて荒れる。荒れた表面はその後
に形成される高融点金属またはそのシリサイドの膜との
密着性が向上し、熱処理によっても高融点金ａｍまたは
そのシリサイド膜の一部が欠落することが防止できる。
［発明の実施例］
以下、この発明の一実施例を図について説明する。
第１図は、この発明に係る製造方法によって得られたＭ
Ｏ８ＩＩ界効果トランジスタのゲート部の断面構造の図
解図である。
Ｏ８ＩＩ界効果トランジスタのゲート部の断面構造の図
解図である。
第１図において、１はシリコン基板、２は分離酸化膜、
３は第１電極、４はシリコン酸化膜、５はポリシリコン
、１１はモリブデンシリサイド、９はポリシリコン５と
モリブデンシリサイド１１との反応合金部、７は絶縁膜
を示している。
３は第１電極、４はシリコン酸化膜、５はポリシリコン
、１１はモリブデンシリサイド、９はポリシリコン５と
モリブデンシリサイド１１との反応合金部、７は絶縁膜
を示している。
第１図から、ポリシリコン膜５とモリブデンシリサイド
膜１１との間が反応合金部９によって密着しており、ポ
リシリコン膜５とモリブデンシリサイド膜１１とからな
る２層合金配線は、段差部上の屈曲した部分においても
、モリブデンシリサイド膜１１に欠落部が生じていない
ことが理解できる。
膜１１との間が反応合金部９によって密着しており、ポ
リシリコン膜５とモリブデンシリサイド膜１１とからな
る２層合金配線は、段差部上の屈曲した部分においても
、モリブデンシリサイド膜１１に欠落部が生じていない
ことが理解できる。
次に、第１図に示すようなＭＯ８電界効果トランジスタ
のゲート部における合金配線の製造工程について説明を
する。
のゲート部における合金配線の製造工程について説明を
する。
第２図は、上記製造工程を順に示す図である。
まず、第２図（Ａ）に示すごとく、シリコン基板１表面
に選択的に分１ｍ！！酸化膜２を形成し、その上に第１
電極３を形成した後、その表面にシリコン酸化膜４を形
成する。この結果、図示のように、分ｍＷＩ化ｍ２の段
差と第１電極３の段差とによって、約５００ＯＡの段差
部が生じる。
に選択的に分１ｍ！！酸化膜２を形成し、その上に第１
電極３を形成した後、その表面にシリコン酸化膜４を形
成する。この結果、図示のように、分ｍＷＩ化ｍ２の段
差と第１電極３の段差とによって、約５００ＯＡの段差
部が生じる。
次に、第２図（８）に示すごとく、シリコン酸化膜４の
表面にポリシリコン８１５を形成する。
表面にポリシリコン８１５を形成する。
次に、この発明の特徴であるイオン照射を、第２図（Ｃ
）（Ｄ＞に示すごとく行なう。
）（Ｄ＞に示すごとく行なう。
より詳しく言えば、まず、第２図（Ｃ）に示すように、
半導体装置の水平方向面に垂直な面に対して７度以上の
角度を付けた方向から第１回目のイオン照射を行なう。
半導体装置の水平方向面に垂直な面に対して７度以上の
角度を付けた方向から第１回目のイオン照射を行なう。
第２図（Ｃ）において、参照番号１ｏはこの第１回目の
イオン照射時のイオンの照射方向を表わす。このイオン
照射によって、ポリシリコンＩｌ！５の表面は、ＸＸＸ
で表わすような荒れ９′が生じる。
イオン照射時のイオンの照射方向を表わす。このイオン
照射によって、ポリシリコンＩｌ！５の表面は、ＸＸＸ
で表わすような荒れ９′が生じる。
次いで、第２図（Ｄ）のように、第２図（Ｃ）でイオン
照射を行なった方向と逆方向、すなわち、半導体装置の
水平方向に対して垂直な面を中心にして面対称の方向か
らイオン照射を行なう。第２図（Ｄ）の参照番号１０’
は、そのときのイオンの照射方向を示す。この結果、ポ
リシリコン１１５の表面に荒れ９“が生じる。
照射を行なった方向と逆方向、すなわち、半導体装置の
水平方向に対して垂直な面を中心にして面対称の方向か
らイオン照射を行なう。第２図（Ｄ）の参照番号１０’
は、そのときのイオンの照射方向を示す。この結果、ポ
リシリコン１１５の表面に荒れ９“が生じる。
以上のように、半導体装置の水平面に垂直な面を中心に
、７度以上の角度を付けて面対称に最低２回のイオン照
射を行なうと、段差部におけるポリシリコン膜５の表面
も満遍なく荒らすことができる利点がある。
、７度以上の角度を付けて面対称に最低２回のイオン照
射を行なうと、段差部におけるポリシリコン膜５の表面
も満遍なく荒らすことができる利点がある。
以上のようにして、ポリシリコン１１１５の表面をイオ
ン照射により荒らした後、従来の製造方法と同様にモリ
ブデンシリサイドｌｌ１１１を形成する。
ン照射により荒らした後、従来の製造方法と同様にモリ
ブデンシリサイドｌｌ１１１を形成する。
その後、写真製版技術でバターニングを行ない、ポリシ
リコンｍ５およびモリブデンシリサイド膜１１の２層構
造の配線を形成する。
リコンｍ５およびモリブデンシリサイド膜１１の２層構
造の配線を形成する。
その後、高温によって絶縁膜７（第１図参照）を形成し
、その熱によってポリシリコン膜５とモリブデンシリサ
イドｙ４１１とが熱処理される。この熱処理により、ポ
リシリコンＤＩ５の表面とモリブデンシリサイド！１１
１１との界面は、ポリシリコン膜５の荒れた領域９’、
９”のために、両膜が焼き締められて反応合金９が形成
される。よって、ポリシリコン膜５とモリブデンシリサ
イド１１１１との密着性が向上する。なお、上記熱処理
によるモリブデンシリサイド［１１１の欠落部の発生は
、ポリシリコン膜１１表面の荒れ９１ 、９ ＩＩのた
めにモリブデンシリサイドｆｉｌ１１が離れず、防止で
きる。
、その熱によってポリシリコン膜５とモリブデンシリサ
イドｙ４１１とが熱処理される。この熱処理により、ポ
リシリコンＤＩ５の表面とモリブデンシリサイド！１１
１１との界面は、ポリシリコン膜５の荒れた領域９’、
９”のために、両膜が焼き締められて反応合金９が形成
される。よって、ポリシリコン膜５とモリブデンシリサ
イド１１１１との密着性が向上する。なお、上記熱処理
によるモリブデンシリサイド［１１１の欠落部の発生は
、ポリシリコン膜１１表面の荒れ９１ 、９ ＩＩのた
めにモリブデンシリサイドｆｉｌ１１が離れず、防止で
きる。
なお、上記実施例では、合金配線を形成するのに、ポリ
シリコンとモリブデンシリサイドとを用いたが、モリブ
デンシリサイドに代えて、タングステンシリサイド、チ
タンシリサイド、タンタルシリサイド等の高融点金属シ
リサイドを用いてもよい。
シリコンとモリブデンシリサイドとを用いたが、モリブ
デンシリサイドに代えて、タングステンシリサイド、チ
タンシリサイド、タンタルシリサイド等の高融点金属シ
リサイドを用いてもよい。
あるいはまた、モリブデンシリサイドに代えて、モリブ
デン、タングステン、チタンまたはタンタル等の高融点
金属を用いても、上記実施例と同様の効果を奏する。
デン、タングステン、チタンまたはタンタル等の高融点
金属を用いても、上記実施例と同様の効果を奏する。
［発明の効果］
以上のように、この発明によれば、ポリシリコン膜の表
面にイオンを照射し、ポリシリコン模表面を荒らすこと
によって、その上に形成する高融点金属またはそのシリ
サイドの膜とポリシリコン膜との間の密着性を向上させ
、良好な合金配線を形成することができる。
面にイオンを照射し、ポリシリコン模表面を荒らすこと
によって、その上に形成する高融点金属またはそのシリ
サイドの膜とポリシリコン膜との間の密着性を向上させ
、良好な合金配線を形成することができる。
その結果、この発明に係る製造方法により合金配線を作
った半導体装置は、合金配線部分で信号の遅延のない、
高速処理の可能な半導体装置となる効果がある。
った半導体装置は、合金配線部分で信号の遅延のない、
高速処理の可能な半導体装置となる効果がある。
よって、動作速度の速い半導体装置を歩留り良く製造す
ることができる。
ることができる。
第１図は、この発明の一実施例によって製造したＭＯ８
電界効果トランジスタのゲート部の断面構造を示す図解
図である。第２図は、この発明の一実施例の製造工程を
順に示す図である。第３図は、従来のＭＯ８Ｉｉ界効果
トランジスタのゲート部の断面構造を示す図解図である
。 図において、５はポリシリコン膜、６．１１はモリブデ
ンシリサイド躾、８はモリブデンシリサイド欠落部、９
はポリシリコン−モリブデンシリサイド反応合金、９′
、９“はイオン照ｔＪＪ領域、１０．１０” はイオン
の照射方向を示す。 なお、図中、同一番号は同一または相当部分を示す。
電界効果トランジスタのゲート部の断面構造を示す図解
図である。第２図は、この発明の一実施例の製造工程を
順に示す図である。第３図は、従来のＭＯ８Ｉｉ界効果
トランジスタのゲート部の断面構造を示す図解図である
。 図において、５はポリシリコン膜、６．１１はモリブデ
ンシリサイド躾、８はモリブデンシリサイド欠落部、９
はポリシリコン−モリブデンシリサイド反応合金、９′
、９“はイオン照ｔＪＪ領域、１０．１０” はイオン
の照射方向を示す。 なお、図中、同一番号は同一または相当部分を示す。
Claims (4)
- （１）合金配線を有する半導体装置の製造方法であって
、 配線を形成すべき所望の位置にポリシリコン膜を形成し
、 前記ポリシリコン膜の表面にイオン照射を施し、該ポリ
シリコン膜表面を荒れさせ、 表面が荒れたポリシリコン膜上に高融点金属またはその
シリサイドの膜を形成することにより、ポリシリコンと
高融点金属またはそのシリサイドとの２層合金膜の配線
を形成する工程を含む半導体装置の製造方法。 - （２）前記高融点金属は、モリブデン、タングステン、
チタンまたはタンタルであることを特徴とする、特許請
求の範囲第１項記載の半導体装置の製造方法。 - （３）前記高融点金属シリサイドは、モリブデンシリサ
イド、タングステンシリサイド、チタンシリサイドまた
はタンタルシリサイドであることを特徴とする、特許請
求の範囲第１項記載の半導体装置の製造方法。 - （４）前記イオン照射は、半導体装置の水平方向面に垂
直な面に対して７度以上の角度方向から、面対称に少な
くとも２回照射することを特徴とする、特許請求の範囲
第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62034872A JP2626887B2 (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62034872A JP2626887B2 (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63202043A true JPS63202043A (ja) | 1988-08-22 |
| JP2626887B2 JP2626887B2 (ja) | 1997-07-02 |
Family
ID=12426242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62034872A Expired - Lifetime JP2626887B2 (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626887B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160363765A1 (en) * | 2015-06-12 | 2016-12-15 | Ford Global Technologies, Llc | Apparatus and method for controlling the intensity of an image generated by a head- up display device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51111090A (en) * | 1975-03-26 | 1976-10-01 | Hitachi Ltd | Semiconductor device manufacturing process |
| JPS6014475A (ja) * | 1983-07-05 | 1985-01-25 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6032359A (ja) * | 1983-08-02 | 1985-02-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-02-17 JP JP62034872A patent/JP2626887B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51111090A (en) * | 1975-03-26 | 1976-10-01 | Hitachi Ltd | Semiconductor device manufacturing process |
| JPS6014475A (ja) * | 1983-07-05 | 1985-01-25 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6032359A (ja) * | 1983-08-02 | 1985-02-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160363765A1 (en) * | 2015-06-12 | 2016-12-15 | Ford Global Technologies, Llc | Apparatus and method for controlling the intensity of an image generated by a head- up display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2626887B2 (ja) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63314868A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| US5654576A (en) | Post-titanium nitride mask ROM programming method and device manufactured thereby | |
| JPS63202043A (ja) | 半導体装置の製造方法 | |
| JPS59175726A (ja) | 半導体装置の製造方法 | |
| JPH10303145A5 (ja) | ||
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| JPH0482054B2 (ja) | ||
| US20030022489A1 (en) | Method of fabricating high melting point metal wiring layer, method of fabricating semiconductor device and semiconductor device | |
| JPS58116751A (ja) | 半導体装置の製造方法 | |
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100197129B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JPH11121903A (ja) | 多層レジスト構造及びその製造方法 | |
| JPS61270848A (ja) | 半導体装置の製造方法 | |
| JPH0578938B2 (ja) | ||
| JPS61113259A (ja) | 半導体装置の製造方法 | |
| JPS582069A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPH01287963A (ja) | 半導体装置の製造方法 | |
| JPS58182244A (ja) | 半導体装置の製造方法 |