JPS63202044A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63202044A
JPS63202044A JP3487387A JP3487387A JPS63202044A JP S63202044 A JPS63202044 A JP S63202044A JP 3487387 A JP3487387 A JP 3487387A JP 3487387 A JP3487387 A JP 3487387A JP S63202044 A JPS63202044 A JP S63202044A
Authority
JP
Japan
Prior art keywords
semiconductor device
point metal
silicide
manufacturing
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3487387A
Other languages
English (en)
Inventor
Kenji Kishibe
岸部　健治
Kenji Saito
健二 斉藤
Hiroshi Mochizuki
望月　弘
Hajime Arai
新井　肇
Eisuke Tanaka
英祐 田中
Masanori Obata
正則 小畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3487387A priority Critical patent/JPS63202044A/ja
Publication of JPS63202044A publication Critical patent/JPS63202044A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置の！ｌｌｌｌ決方法し、特に配線
構造の一部に高融点金属シリサイドを使用する半導体装
置の製造方法に関するものである。
［従来の技術］ 第２図はＭＯＳ　Ｆ　Ｅ　Ｔのゲート部を示した断面模
式図である。
以下、簡単にこの製造方法について説明する。
まず、たとえばシリコン基板１上にＬＯＣＯ８法等によ
って分離酸化渠２を形成した後、分１酸化膜２上に第１
電極３を写真製版でパターニングして形成する。次に、
熱酸化法等で全面にシリコン酸化膜４を形成し、さらに
その上にＣＶＤ法等でポリシリコン５を形成する。ポリ
シリコン５上にスパッタ法によってたとえばモリブデン
シリサイド６を形成し、いわゆるポリシリサイド構造の
配線層とする。
Ｒ＠に、このポリシリサイド膜に所望のパターニングを
施した後、層間絶縁ｌ１１７をＣＶＤ法によって形成し
て所望の配線構造が製造される。
［発明が解決しようとする問題点］ 上記のような従来の製造方法では、１１１間絶縁膜がＣ
ＶＤ法での高温く８００〜９５０℃〉状況の中で形成さ
れるので、この高温雰囲気がモリブデンシリサイド膜に
影響を及ぼして結晶変態を発生させ、その結果モリブデ
ンシリサイド膜に強い収縮応力が生じる。この応力が特
にモリブデンシリサイド膜の段差部に集中するため、そ
の段差部でモリブデンシリサイドの欠落部８を生じ異常
な配線抵抗の上昇や断線等を生じる問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、高融点金属シリサイドをその一部に使用する配線構
造であっても、段差部における高融点金属シリサイドの
欠落のない半導体装置の製造方法を提供することを目的
とする。
［問題点を解決するための手段］ この発明に係る半導体装置の製造方法は、ポリシリコン
等の上に高融点金属シリサイドを形成した後、これらを
パターニングする前に熱処理を行なう工程を追加したも
のである。
［作用］ この発明においてはパターニング前の熱処理が高融点金
属シリサイドの形成時における段差部での応力集中を緩
和するので、後工程の層間絶縁膜の形成時の熱影響を受
けてもその段差部における欠落を防止する。
［実施例］ 第１図はこの発明の一実施例における主要工程の断面模
式図である。
図において、たとえばシリコン基板１上にＬＯＣＯ８法
等によって分ｗｉ酸化膜２を形成した後、分離酸化膜２
上に第１電極３を写真製版でパターニングして形成する
。次に熱酸化法等で全面にシリコン酸化膜４を形成し、
さらにその上にＣＶＤ法でポリシリコン５を形成する〈
第１図（ａ　）参照）。
このときのポリシリコン５の段差は約５００ＯＡである
が、この上にスパッタ法によってたとえばモリブデンシ
リサイド６を形成した後、これに８００℃以上での熱処
理を実施し、モリブデンシリサイド形成時の段差部での
応力集中を緩和させる〈第１図（ｂ）参照）。
最漫に、写真製版技術等でパターニングを行ないポリシ
リコン５とモリブデンシリサイド６よりなる２層構造の
所望の配線を形成した後、層間絶縁ＦＩ７をＣＶＤ法で
形成して完成する（第１図（ｃ）参照）。
なお、上記実施例では、配線構造の一部をモリブデンシ
リサイドとしているがタングステンシリサイドやタンタ
ルシリサイドであっても同種の効果を奏する。
［発明の効果］ この発明は以上説明したとおり、高融点金属シリサイド
を形成した後パターニング前に熱処理して段差部での応
力集中を緩和するので、後工程においての欠落を防止し
信頼のおける配線構造を有した半導体装置の製造方法と
なる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例における概略工程断面図、
第２図は一般のＭＯＳＦＥＴのゲート部を示した断面模
式図である。 図において、１はシリコン基板、４はシリコン酸化膜、
５はポリシリコン、６はモリブデンシリサイド、７は層
間絶縁膜である。 なお、各図中同一符号は同一または相当部分を示す。 代理人　　　　大　　岩　　増　　雄 第１回 ５　ボｌノシνコ／

Claims (7)

    【特許請求の範囲】
  1. （１）少なくとも高融点金属シリサイドを含む配線構造
    を有する半導体装置の製造方法であって、 基板上に絶縁膜を介して配線の一部となる層を形成する
    工程と、 前記層上に前記高融点金属シリサイドを形成する工程と
    、 形成された前記高融点金属シリサイドを応力除去するた
    めの熱処理を行なう工程と、 前記熱処理の後、前記高融点金属シリサイドおよび前記
    層をパターニングして所望の配線構造を形成する工程と
    、 前記所望の配線構造上に層間絶縁膜を形成する工程とを
    備えた、半導体装置の製造方法。
  2. （２）前記層は、ポリシリコンである、特許請求の範囲
    第１項記載の半導体装置の製造方法。
  3. （３）前記熱処理は、８００℃以上の温度で実施する、
    特許請求の範囲第１項記載の半導体装置の製造方法。
  4. （４）前記高融点金属シリサイドは、モリブデンシリサ
    イドである、特許請求の範囲第１項、第２項または第３
    項記載の半導体装置の製造方法。
  5. （５）前記高融点金属シリサイドは、タングステンシリ
    サイドである、特許請求の範囲第１項、第２項または第
    ３項記載の半導体装置の製造方法。
  6. （６）前記高融点金属シリサイドは、タンタルシリサイ
    ドである、特許請求の範囲第１項、第２項または第３項
    記載の半導体装置の製造方法。
  7. （７）前記層間絶縁膜は、ＣＶＤ法によって形成する、
    特許請求の範囲第１項ないし第６項のいずれかに記載の
    半導体装置の製造方法。
JP3487387A 1987-02-17 1987-02-17 半導体装置の製造方法 Pending JPS63202044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3487387A JPS63202044A (ja) 1987-02-17 1987-02-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3487387A JPS63202044A (ja) 1987-02-17 1987-02-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63202044A true JPS63202044A (ja) 1988-08-22

Family

ID=12426268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3487387A Pending JPS63202044A (ja) 1987-02-17 1987-02-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63202044A (ja)

Similar Documents

Publication Publication Date Title
JPS5946107B2 (ja) Ｍｉｓ型半導体装置の製造法
JPS639925A (ja) 半導体装置の製造方法
JPS63202044A (ja) 半導体装置の製造方法
JPH04154162A (ja) Ｍｏｓ型半導体装置の製造方法
JPS62165365A (ja) 半導体装置
JPS62104078A (ja) 半導体集積回路装置の製造方法
JPS58155767A (ja) Ｍｏｓ型半導体装置の製造方法
JPH0473972A (ja) 半導体装置の製造方法
JPS63227045A (ja) Ｍｏｓ型半導体装置およびその製造方法
JPS62291146A (ja) 半導体装置の製造方法
JP3238804B2 (ja) 半導体装置の製造方法
JPH04208570A (ja) 半導体装置の製造方法
JPH0247871A (ja) 半導体装置の製造方法
JPH0457321A (ja) ポリサイド素子の形成方法
JPS62219960A (ja) 薄膜型ｍｏｓ構造半導体装置の製造法
JPH1074706A (ja) 半導体装置及びその製造方法
JPH0448654A (ja) 半導体装置およびその製造方法
JPH022118A (ja) 半導体装置の製造方法
JPS63133622A (ja) 半導体装置の製造方法
JPH07115194A (ja) 半導体集積回路装置の製造方法
JPS6235647A (ja) 半導体装置
JPH0314234A (ja) チタンシリサイド配線構造
JPH02307218A (ja) 半導体装置の製造方法
JPS6051275B2 (ja) 半導体装置の製造方法
JPH04199629A (ja) 半導体装置の製造方法