JPS63202049A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63202049A JPS63202049A JP62034876A JP3487687A JPS63202049A JP S63202049 A JPS63202049 A JP S63202049A JP 62034876 A JP62034876 A JP 62034876A JP 3487687 A JP3487687 A JP 3487687A JP S63202049 A JPS63202049 A JP S63202049A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead wire
- chip
- wire
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ワイヤボンディング又は樹脂封止時におけ
る半導体チップエツジ部とリードワイヤとの短絡防止を
図った半導体装置に関するものである。
る半導体チップエツジ部とリードワイヤとの短絡防止を
図った半導体装置に関するものである。
第５図及び第６図は従来のトランジスタの１実施例を示
し、第５図はその平面図、第６図は要部拡大断面図であ
る。
し、第５図はその平面図、第６図は要部拡大断面図であ
る。
図において、ｆ１＋はリードフレーム、（２）はリード
、（３）はダイパッド部、（４）はフレーム枠部、（５
）はフレーム位置決め穴、（６）はフレーム送り穴、（
７）はグイバット部（３）に固着されるトランジスタチ
ップ、（８）はチップエツジ部、（９）はトランジスタ
チップ（７）の電極（図示せず）とリード（２）とにワ
イヤボンディングされる金線あるいはアルミニウム線よ
りなるリードワイヤ、ａｍはモールド樹脂である。
、（３）はダイパッド部、（４）はフレーム枠部、（５
）はフレーム位置決め穴、（６）はフレーム送り穴、（
７）はグイバット部（３）に固着されるトランジスタチ
ップ、（８）はチップエツジ部、（９）はトランジスタ
チップ（７）の電極（図示せず）とリード（２）とにワ
イヤボンディングされる金線あるいはアルミニウム線よ
りなるリードワイヤ、ａｍはモールド樹脂である。
従来のトランジスタは上記のように構成され、ワイヤボ
ンディングに際してはチップエツジ部（８）とリードワ
イヤ（９）との間隔も確保されて、リードワイヤ（９）
がたるみにより或いは樹脂封止の際などにチップエツジ
部（８）に接触して短絡を生じることのないようになっ
ている。
ンディングに際してはチップエツジ部（８）とリードワ
イヤ（９）との間隔も確保されて、リードワイヤ（９）
がたるみにより或いは樹脂封止の際などにチップエツジ
部（８）に接触して短絡を生じることのないようになっ
ている。
Ｃ発明が解決しようとする問題点〕
最近は、高密度実装を図るためトランジスタの寸法は変
えずに性能アップをしようとする傾向にあるが、この場
合の問題点はトランジスタチップ（７）がサイズアップ
することである。
えずに性能アップをしようとする傾向にあるが、この場
合の問題点はトランジスタチップ（７）がサイズアップ
することである。
然るに、従来のトランジスタは上記のように構成されて
いるので、トランジスタチップ（７）のサイズのみが大
きくなるとリードワイヤ（９）とチップエツジ部（８）
との安全な間隔を確保し難く、このため両者の短絡を生
じる確率も高くなっており、トランジスタの歩留り及び
４Ｎ ｓＪｔ性低下の一因となっていた。
いるので、トランジスタチップ（７）のサイズのみが大
きくなるとリードワイヤ（９）とチップエツジ部（８）
との安全な間隔を確保し難く、このため両者の短絡を生
じる確率も高くなっており、トランジスタの歩留り及び
４Ｎ ｓＪｔ性低下の一因となっていた。
リードワイヤ（９）とチップエツジ部（８）との間隔を
拡げるためのもっとも簡便な手段はボンディング地点間
の距離を成る程度長くすることであり、従イング位置を
トランジスタチップ（７）から斜め方向に離した地点に
とることである。然し、このばあハ いには、リードワイヤ（９）に対気するチップエツジ部
（８）の位置も第５図に示すようなチップエツジ部（８
）にはり直角な方向にワイヤボンディングしていた場合
のａ点から陵線に沿ってｂ点に移動するので、リードワ
イヤ（９）との間隔は第８図のように殆んど拡がらず効
果がない。
拡げるためのもっとも簡便な手段はボンディング地点間
の距離を成る程度長くすることであり、従イング位置を
トランジスタチップ（７）から斜め方向に離した地点に
とることである。然し、このばあハ いには、リードワイヤ（９）に対気するチップエツジ部
（８）の位置も第５図に示すようなチップエツジ部（８
）にはり直角な方向にワイヤボンディングしていた場合
のａ点から陵線に沿ってｂ点に移動するので、リードワ
イヤ（９）との間隔は第８図のように殆んど拡がらず効
果がない。
このことから、リード（２）へのボンディング地点はト
ランジスタチップ（７）からできるかぎり離すと共にト
ランジスタチップ（７）のボンディング地点か色 らチップエツジ部（８）のリードワイヤ（９）への対抗
点までの距離ができるかぎり大きくならない範囲、即ち
、少く共トランジスタチップ（７）の対向する一辺がリ
ード（２）に投影する幅の範囲内に決めるのが効果的で
あることは明らかである。第２の方法として、リード（
２）をできるかぎりフレーム枠部（４）側に寄せてリー
ドフレーム＋１１を形成することが考えられる（図示せ
ず）が、トランジスタとしてのリード（２）位置が規格
で定められているので特殊な寸法にして互換性のないも
のとすることは実用上不可能である。
ランジスタチップ（７）からできるかぎり離すと共にト
ランジスタチップ（７）のボンディング地点か色 らチップエツジ部（８）のリードワイヤ（９）への対抗
点までの距離ができるかぎり大きくならない範囲、即ち
、少く共トランジスタチップ（７）の対向する一辺がリ
ード（２）に投影する幅の範囲内に決めるのが効果的で
あることは明らかである。第２の方法として、リード（
２）をできるかぎりフレーム枠部（４）側に寄せてリー
ドフレーム＋１１を形成することが考えられる（図示せ
ず）が、トランジスタとしてのリード（２）位置が規格
で定められているので特殊な寸法にして互換性のないも
のとすることは実用上不可能である。
この発明は上記のような問題点を解消するためになされ
たもので、ワイヤボンディングや、樹脂封止に際し半導
体チップエツジ部とリードワイヤの短絡が生じない半導
体装置を得ることを目的とする。
たもので、ワイヤボンディングや、樹脂封止に際し半導
体チップエツジ部とリードワイヤの短絡が生じない半導
体装置を得ることを目的とする。
この発明に係る半導体装置は、そのリードにおいて、半
導体チップの対向する一辺が投影する幅の範囲内でリー
ドの半導体チップ側と反対側の側面にリードワイヤをワ
イヤボンディングするための突起部を設けたものである
。
導体チップの対向する一辺が投影する幅の範囲内でリー
ドの半導体チップ側と反対側の側面にリードワイヤをワ
イヤボンディングするための突起部を設けたものである
。
この発明においては、半導体チップの電極とリードに設
けた突起とにワイヤボンディングするようにしたので、
チップエツジ部とリードワイヤとの間隔が拡がり、両者
の短絡を防止する。
けた突起とにワイヤボンディングするようにしたので、
チップエツジ部とリードワイヤとの間隔が拡がり、両者
の短絡を防止する。
第１図及び第２図はこの発明の一実施例を示し、第１図
はその平面図、第２図は要部拡大断面図である。図にお
いて、（１）〜α・は上記従来のトランジスタのものと
全く同一である。ａυはリード（２）にトランジスタの
サイズアップを来さず、かつワイヤボンディングするの
に必要な程度に幅Ｑ、３ｎｍ、出っ張り０．１５ｍｍの
寸法で設けられた突起部であり、この上にリードワイヤ
（９）はワイヤボンディングされることになる。
はその平面図、第２図は要部拡大断面図である。図にお
いて、（１）〜α・は上記従来のトランジスタのものと
全く同一である。ａυはリード（２）にトランジスタの
サイズアップを来さず、かつワイヤボンディングするの
に必要な程度に幅Ｑ、３ｎｍ、出っ張り０．１５ｍｍの
寸法で設けられた突起部であり、この上にリードワイヤ
（９）はワイヤボンディングされることになる。
上記のように構成されたトランジスタにおいて、リード
ワイヤ（９）はトランジスタチップ（７）の電極とリー
ド（２）の突起部αυとにワイヤボンディングされるの
でその張架距離が長（なり、第２図に示すようにリード
ワイヤ（９）はチップエツジ部（８）より離れて両者間
の間隔は安全な値が確保される。
ワイヤ（９）はトランジスタチップ（７）の電極とリー
ド（２）の突起部αυとにワイヤボンディングされるの
でその張架距離が長（なり、第２図に示すようにリード
ワイヤ（９）はチップエツジ部（８）より離れて両者間
の間隔は安全な値が確保される。
なお、上記実施例では突起部Ｑｌ）の位置をトランジス
タチップ（７）のはソ゛中心線上に置いているが、他の
実施例として第３図及び第４図に示すように突起部αυ
は少な（共トランジスタチップ（７）の対向する１辺に
より投影される幅の範囲内にあればトランジスタチップ
（７）のワイヤボンディング地点からチップエツジ部（
８）のリードワイヤ（９）への対向点（０点）までの距
離が殆んど増加しないので、同様の効果が期待できる。
タチップ（７）のはソ゛中心線上に置いているが、他の
実施例として第３図及び第４図に示すように突起部αυ
は少な（共トランジスタチップ（７）の対向する１辺に
より投影される幅の範囲内にあればトランジスタチップ
（７）のワイヤボンディング地点からチップエツジ部（
８）のリードワイヤ（９）への対向点（０点）までの距
離が殆んど増加しないので、同様の効果が期待できる。
また、上記実施例ではトランジスタの場合につ奏する。
この発明は以上説明したとおり、対向する半導体チップ
の幅の範囲内でこの半導体チップの反対側のリード側面
にリードワイヤがワイヤボンディングされる突起部を設
けるという簡単な構造により、リードワイヤとチップエ
ッジ部間の安全な間λ喉 隔が１保され、同一外形寸法の半導体装置でその性能、
歩留り及び信転性の向上を図れる効果がある。
の幅の範囲内でこの半導体チップの反対側のリード側面
にリードワイヤがワイヤボンディングされる突起部を設
けるという簡単な構造により、リードワイヤとチップエ
ッジ部間の安全な間λ喉 隔が１保され、同一外形寸法の半導体装置でその性能、
歩留り及び信転性の向上を図れる効果がある。
第１図及び第２図はこの発明の一実施例を示し、第１図
はその平面図、第２図はその要部拡大断面ＩＶ−ＩＶ線
に沿う要部拡大断面図である。第５図は及び第６図は従
来のトランジスタの一実施例を示し、第５図はその平面
図、第６図はその要部拡大断面図である。第７図及び第
８図は従来のトランジスタにおける説明図を示し、第７
図はその要部手 拡大断面図、第８図はそのｖｍ−ｖｍ線に沿う要部拡大
断面図である。 図において、（２）はリード、（３）はグイパッド部、
（７）はトランジスタチップ、（９）はリードワイヤ、
０υは突起部である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 第３図 第５図 第７図
はその平面図、第２図はその要部拡大断面ＩＶ−ＩＶ線
に沿う要部拡大断面図である。第５図は及び第６図は従
来のトランジスタの一実施例を示し、第５図はその平面
図、第６図はその要部拡大断面図である。第７図及び第
８図は従来のトランジスタにおける説明図を示し、第７
図はその要部手 拡大断面図、第８図はそのｖｍ−ｖｍ線に沿う要部拡大
断面図である。 図において、（２）はリード、（３）はグイパッド部、
（７）はトランジスタチップ、（９）はリードワイヤ、
０υは突起部である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 第３図 第５図 第７図
Claims (1)
- （１）半導体チップを固着するダイパッド部と、このダ
イパッド部に近接配置され、前記半導体チップの各電極
にリードワイヤで接続されるリードとを備えた半導体装
置において、前記リードに前記半導体チップの対向する
一辺が投影する幅の範囲内で、前記リードの前記半導体
チップ側と反対側の側面に前記リードワイヤがボンディ
ングされる突起部が設けられたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62034876A JPS63202049A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62034876A JPS63202049A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63202049A true JPS63202049A (ja) | 1988-08-22 |
Family
ID=12426350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62034876A Pending JPS63202049A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63202049A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9111920B2 (en) | 2011-03-09 | 2015-08-18 | Panasonic Intellectual Property Co., Ltd. | Semiconductor device |
-
1987
- 1987-02-17 JP JP62034876A patent/JPS63202049A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9111920B2 (en) | 2011-03-09 | 2015-08-18 | Panasonic Intellectual Property Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490486B2 (en) | Semiconductor device | |
| JP7845824B2 (ja) | 半導体装置 | |
| KR20110102917A (ko) | 반도체 장치 | |
| US5804871A (en) | Lead on chip semiconductor device having bus bars and crossing leads | |
| JPS63202049A (ja) | 半導体装置 | |
| JPH10214933A (ja) | 半導体装置とその製造方法 | |
| US6737733B2 (en) | Sealed semiconductor device and lead frame used for the same | |
| JP7650147B2 (ja) | 半導体装置及び接続部材 | |
| JP3185455B2 (ja) | 樹脂封止型半導体装置 | |
| JP2963952B2 (ja) | 半導体装置 | |
| KR940002445B1 (ko) | 반도체 리이드 프레임 | |
| JPH06349890A (ja) | 半導体装置 | |
| KR970007844B1 (ko) | 리드온 칩 및 칩온리드 반도체 장치 | |
| JPS61240644A (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS5994834A (ja) | リ−ドフレ−ム | |
| KR100525091B1 (ko) | 반도체 패키지 | |
| JPH03198356A (ja) | 樹脂封止型半導体装置 | |
| JPH06105729B2 (ja) | キヤリアテープ | |
| JPH0888310A (ja) | 樹脂封止半導体装置 | |
| JPS59198744A (ja) | 樹脂封止型半導体装置 | |
| JPS63181362A (ja) | リ−ドフレ−ム | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JPH04252054A (ja) | 半導体装置 | |
| JPH0462942A (ja) | 半導体装置 |