JPS63202128A - カウンタ−制御回路 - Google Patents

カウンタ−制御回路

Info

Publication number
JPS63202128A
JPS63202128A JP3401987A JP3401987A JPS63202128A JP S63202128 A JPS63202128 A JP S63202128A JP 3401987 A JP3401987 A JP 3401987A JP 3401987 A JP3401987 A JP 3401987A JP S63202128 A JPS63202128 A JP S63202128A
Authority
JP
Japan
Prior art keywords
counter
pulse
input
count
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3401987A
Other languages
English (en)
Inventor
Akira Baba
暁 馬場
Akira Ito
明 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3401987A priority Critical patent/JPS63202128A/ja
Publication of JPS63202128A publication Critical patent/JPS63202128A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概  要〕 本発明は、外部カウンターのカウント値を読み込んだ後
、そのカウント値をリセットするカウンター制御回路に
おいて、読み込み動作前とリセット動作前に、外部カウ
ンターへのカウンターパルス入力を監視し、読み込み動
作とりセント動作の制御を行い、読み込み動作と、リセ
ット動作を確実に行い、正確なカウント値を与えるもの
である。
〔産業上の利用分野〕
本発明は、カウンター制御回路に関し、特に外部カウン
ターのカウント値の読み出し動作とリセット動作の制御
回路に関する。
外部カウンターのカウント値は常に正確に読み出されな
ければならないが、カウンターパルスが定期的に入力す
るとは限らないのでカウント値の読み出し動作のみなら
ず、その直後に実行されるリセット動作も誤りなく行う
必要がある。
〔従来の技術〕
従来の外部カウンターの読み出し・リセットを行うカウ
ンター制御回路を第3図に示す0図中、1は外部カウン
ター、10はMPU(マイクロプロセッサユニット) 
20はカウンターパルス、30はカウント値、及び32
はリセットパルスを示している。
第4図は、第3図のカウンター制御回路の基本動作のフ
ローチャートを示し、第5図は、外部カウンター1のリ
セットパルス、カウンターパルス、及びカウント値のタ
イミングチャートを示している。
次に第3〜5図を用いて従来例の動作を説明すると、ま
ずカウンターパルス20が無制約に外部カウンター1に
入力して来る。これに応答してカウンター1はカウント
動作を行い、例えば一定の時間間隔で外部カウンター1
のカウント値をMPUl0が読み出して前回のカウント
値に加算し、その後、外部カウンター1をリセットパル
スにより無制約にリセットする。
〔発明が解決しようとした問題点〕
従来の外部カウンターの制御回路は、カウント値を無制
約に読み込んだ後、無制約にリセットしていた。そのた
め、読み込み又はリセットのタイミングにより、カウン
ターパルス入力信号を無視してしまう可能性があった。
即ち、第5図に示すようにカウンターパルス人力20が
あったにもかかわらず、リセット動作によりカウント値
に加算されず、この例では1パルス少ない誤ったカウン
ト値になっていた。このことは、読み込み時に入力パル
スがあるときにおいても同様、誤ったカウント値を読み
込むことになっていた。
〔問題点を解決するための手段〕
本発明に係るカウンター制御回路2は、第1図に示す如
く、外部カウンター1のカウント値を読み込む前に入力
パルス20を監視し、入力パルス20が無いときだけカ
ウント値を読み込むとともに、その後のカウント値のリ
セット前においても入力パルス20を監視し、入力パル
ス20があるときのみ、既に読み込んだカウント値を補
正するようにしている。
〔作   用〕
第1図において、本発明のカウンター制御回路は、外部
カウンターlのカウント値を読み込む前とリセットする
前にカウンター1への入力パルスを必ず監視し、入力パ
ルスがな(なるまでカウント値の読み込みを待機させる
とともに、リセット時に入力パルスがあるときは、既に
読み込んだカウント値に一定の値を加算してカウント値
を正確な値に補正している。
〔実 施 例〕
第2図は、第1図に示した本発明のカウンター制御回路
2における実施例動作のフローチャートを示すものであ
る。
外部カウンター1には、カウンタ−パルス20動作を行
う(第2図のステップ31)。次に、例えば一定の時間
が経過してカウンター1のカウント値を読み込む時期が
来るとMPU2はカウンターパルス20の入力が有るか
否かを監視する(同S2)、入力パルスが有るなら読み
出し動作を待機させ、入力パルスが無いなら読み込みを
行う(同33)、MPU2は読み込んだカウント値を前
回のカウント値に加算する(同34)。
カウント値を読み込んだ後は、カウンター1をリセット
することになるが、このリセット動作前においてもカウ
ンターパルス20が入力中で有るか否か監視しく同S5
)、入力中でない場合にはそのままリセット動作を行う
(同S6)が、入力中であればカウント価に「1」を加
算する補正を行う(同S7)。尚、この加算値が「1」
であるのは、通常、MPU2のプログラム走行周期がカ
ウンターパルスの入力周期より非常に短いからである。
〔発明の効果〕
本発明によれば、外部カウンターのカウント値の読み込
み時とリセット時に先立ってカウンターパルスの入力の
有無を監視し、読み込みは入力パルスがないときだけ行
い、リセットは入力パルスがあればカウント値を補正し
てから行うように構成したので、常に高信転度の外部カ
ウンターのカウント値が得られる効果がある。
【図面の簡単な説明】
第1図は本発明に係るカウンター制御回路を示すブロッ
ク図、 第2図は第1図のカウンター制御回路で実行されるプロ
グラムのフローチャート図、 第3図は従来のカウンター制御回路を示すブロック図・ 第4図は第3図の従来例で実行されるプログラムのフロ
ーチャート図、 第5図はリセットパルス、カウンターパルス、及びカウ
ント値の関係を説明する図、である。 第1図において、 1はカウンター、 2はMPU。 20はカウンターパルス、 30はカウント値、 32はリセットパルス、をそれぞれ示す。 尚、図中、同一符号は同−又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)外部カウンター(1)のカウント値を読み込んだ
    後、該カウント値(30)をリセットパルス(32)に
    よりリセットするカウンター制御回路(2)において、 前記カウント値を読み込む前に入力パルス(20)を監
    視して入力パルス(20)がないときのみ読み込みを行
    うとともに、その後の該カウント値(30)のリセット
    前にも入力パルス(20)を監視し入力パルス(20)
    があるときのみ既に読み込んだカウント値(30)を補
    正することを特徴としたカウンター制御回路。
  2. (2)前記カウント値の補正は、1だけ加算することに
    よって行われることを特徴とした特許請求の範囲第1項
    に記載のカウンター制御回路。
JP3401987A 1987-02-17 1987-02-17 カウンタ−制御回路 Pending JPS63202128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3401987A JPS63202128A (ja) 1987-02-17 1987-02-17 カウンタ−制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3401987A JPS63202128A (ja) 1987-02-17 1987-02-17 カウンタ−制御回路

Publications (1)

Publication Number Publication Date
JPS63202128A true JPS63202128A (ja) 1988-08-22

Family

ID=12402674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3401987A Pending JPS63202128A (ja) 1987-02-17 1987-02-17 カウンタ−制御回路

Country Status (1)

Country Link
JP (1) JPS63202128A (ja)

Similar Documents

Publication Publication Date Title
JPS63202128A (ja) カウンタ−制御回路
JPS62245833A (ja) 保護段数切換回路
JPH04205152A (ja) 制御装置の監視装置
JP2530040Y2 (ja) シリアル通信による全二重通信方式
JPH01291546A (ja) ループ同期回路
JPS638962Y2 (ja)
JPS61232944A (ja) 車両積載用計算機制御システムのウオツチ・ドツグ・タイマ
JPS6054054A (ja) プログラム暴走検出方法
JP3154538B2 (ja) データ入出力装置
JP2896478B2 (ja) リモートコントロールパルス受信回路
JP2631541B2 (ja) プログラマブルコントローラ
JPH0785209B2 (ja) タイマ監視方式
JPH0474228A (ja) 割り込み回路
JPS62100838A (ja) プログラム制御装置
JPS63233418A (ja) デイジタルデ−タ処理装置
JPH01200442A (ja) 保護付きcpuリセツト回路
JPH01296838A (ja) 外部入力のノイズ信号検出装置
JPS60122437A (ja) プログラマブル・ウオツチドツグタイマ
JPH01216626A (ja) パルス計数回路
JPH0277854A (ja) マイクロプロセッサのリセット方式
JPH01263740A (ja) マイクロコンピュータ
JPS62271008A (ja) デイジタル信号処理装置
JPS62137664A (ja) 論理シミユレ−シヨンマシン
JPH03105280A (ja) 時刻信号発生回路
JPH0120393B2 (ja)