JPS63202987A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPS63202987A JPS63202987A JP62035224A JP3522487A JPS63202987A JP S63202987 A JPS63202987 A JP S63202987A JP 62035224 A JP62035224 A JP 62035224A JP 3522487 A JP3522487 A JP 3522487A JP S63202987 A JPS63202987 A JP S63202987A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- conductive layer
- connection
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は回路基板に係り、特に電子部品が厚膜形成され
る回路基板に関する。
る回路基板に関する。
従来の技術 （
一般に厚膜技術により導電層を形成する回路基板では、
印刷焼成時における高温処理において割れ等が生ずるこ
とが知られている。また回路基板の両面に形成された導
電層を導通させるためには別個の部品であるビンを必要
とし、部品点数及び作業工程の増加をもたらすことが知
られている。
印刷焼成時における高温処理において割れ等が生ずるこ
とが知られている。また回路基板の両面に形成された導
電層を導通させるためには別個の部品であるビンを必要
とし、部品点数及び作業工程の増加をもたらすことが知
られている。
本出願人は上記各問題点を解決すべく先に「回路基板」
（特願昭６１−１７１３７６号）を提案した。
（特願昭６１−１７１３７６号）を提案した。
発明が解決しようとする問題点
上記「回路基板」によれば、メッキにより導電層を形成
するため焼成を必要とせず割れの発生を防止し得、また
スルーホール電極形成は導電層形成と同時に行なわれる
ため部品点数及び左作業工程数の削減等を実現すること
ができる。しかるにこの１回路基板」では、絶縁基板上
に厚膜形成された抵抗層と銅メッキにより形成された導
電層が適宜に接合されず、接合部分における抵抗値が異
常に大となり、所定の抵抗値を得ることができず、また
最悪の場合には電流が流れなくなってしまうという問題
点があった。
するため焼成を必要とせず割れの発生を防止し得、また
スルーホール電極形成は導電層形成と同時に行なわれる
ため部品点数及び左作業工程数の削減等を実現すること
ができる。しかるにこの１回路基板」では、絶縁基板上
に厚膜形成された抵抗層と銅メッキにより形成された導
電層が適宜に接合されず、接合部分における抵抗値が異
常に大となり、所定の抵抗値を得ることができず、また
最悪の場合には電流が流れなくなってしまうという問題
点があった。
そこで本発明では、抵抗層と導電層とを接続層を介して
接続する構成とすることにより、上記問題点を解決した
回路基板を提供することを目的とする。
接続する構成とすることにより、上記問題点を解決した
回路基板を提供することを目的とする。
問題点を解決するための手段及び作用
上記問題点を解決するために本発明では、絶縁基板上に
厚膜形成された抵抗層と、この抵抗層と電気的に接続さ
れる導電層を形成してなる回路基板において、上記抵抗
層と導電層との接続部における両者間に接続層を介装し
た。
厚膜形成された抵抗層と、この抵抗層と電気的に接続さ
れる導電層を形成してなる回路基板において、上記抵抗
層と導電層との接続部における両者間に接続層を介装し
た。
回路基板を上記構成とすることにより、抵抗層と導電層
を直接接合しても、接続部における抵抗値の上昇を防止
することができる。
を直接接合しても、接続部における抵抗値の上昇を防止
することができる。
実施例
次に本発明になる回路基板の実施例について説明する。
第１図、第３図は本発明に係る回路基板の第１実施例で
、第１図は要部断面図、第３図は製造工程図である。第
１図中、１はスルーボール１ａを設けたセラミック（ア
ルミナ）、ガラス等の絶縁基板、２は銀パラジウム等を
印刷後焼成して形成した接続層、３は酸化ルテニウム、
カーボン等を印刷後焼成して形成され、抵抗素子を構成
する抵抗層、４は絶縁基板１の面上及びスルーホール１
ａの内壁に銅等の導電材で形成された導電層、５は導電
層４上に選択的に形成され、抵抗層３及び導電層４を保
護する絶縁層、６は導電層４と接続されており金を印刷
後焼成して形成してなる電極部７に銀ペースト８によっ
て加熱接着され、ワイヤボンドされた集積回路のチップ
（以下ｔＣチップという）である。チップ状コンデンサ
、トランジスタ等の回路部品（図示せず）は導電層４の
電極部に半田によって加熱溶着される。尚、９はＣｌデ
ツプ６を保護するため配設された樹脂である。
、第１図は要部断面図、第３図は製造工程図である。第
１図中、１はスルーボール１ａを設けたセラミック（ア
ルミナ）、ガラス等の絶縁基板、２は銀パラジウム等を
印刷後焼成して形成した接続層、３は酸化ルテニウム、
カーボン等を印刷後焼成して形成され、抵抗素子を構成
する抵抗層、４は絶縁基板１の面上及びスルーホール１
ａの内壁に銅等の導電材で形成された導電層、５は導電
層４上に選択的に形成され、抵抗層３及び導電層４を保
護する絶縁層、６は導電層４と接続されており金を印刷
後焼成して形成してなる電極部７に銀ペースト８によっ
て加熱接着され、ワイヤボンドされた集積回路のチップ
（以下ｔＣチップという）である。チップ状コンデンサ
、トランジスタ等の回路部品（図示せず）は導電層４の
電極部に半田によって加熱溶着される。尚、９はＣｌデ
ツプ６を保護するため配設された樹脂である。
ここで抵抗層３と導電層４の接続部分を第２図（Ａ）、
（Ｂ）に拡大して示す。同図に示されるように、抵抗層
３と導電層４は直接接続してはおらず、両者間には銀パ
ラジウムよりなる接続層２が介在している。前記したよ
うに、厚膜形成された抵抗層に直接導電層をメッキ形成
すると両名の接合状態は良くなく、電気的な接合度及び
機械的な接合度が共に不良であることが経験的に知られ
ている。又厚膜印刷された銀パラジウムと抵抗層３との
接合度が良いことも知られている。そこで抵抗層３と導
電層４の間に銀パラジウムよりなる接続層２を介在させ
たところ、電気的導通性及び機械的な接合度を向上させ
ることができた。これは以下の理由によるものと推測さ
れる。
（Ｂ）に拡大して示す。同図に示されるように、抵抗層
３と導電層４は直接接続してはおらず、両者間には銀パ
ラジウムよりなる接続層２が介在している。前記したよ
うに、厚膜形成された抵抗層に直接導電層をメッキ形成
すると両名の接合状態は良くなく、電気的な接合度及び
機械的な接合度が共に不良であることが経験的に知られ
ている。又厚膜印刷された銀パラジウムと抵抗層３との
接合度が良いことも知られている。そこで抵抗層３と導
電層４の間に銀パラジウムよりなる接続層２を介在させ
たところ、電気的導通性及び機械的な接合度を向上させ
ることができた。これは以下の理由によるものと推測さ
れる。
銀パラジウムよりなる接続層２は、焼成前において、は
銀パラジウム粉、ガラス粉等が混入されたペースト状態
とされている。このペースト状の接続層２は周知の印刷
手段で絶縁基板１上に印刷され、乾燥後焼成される。こ
の際、接続層２の表面にはアンカー効果といわれる微細
でかつ不規則な凹凸が生じる。このアンカー効果は厚膜
手段により焼成形成される全ての材質において発生する
のではなく、所定の゛材質を混入したペーストを焼成す
る時のみ生ずる。例えば、抵抗層３となる酸化ルテニウ
ム、カーボン等を混入したペーストは、焼成してもその
表面にアンカー効果は発生しない。
銀パラジウム粉、ガラス粉等が混入されたペースト状態
とされている。このペースト状の接続層２は周知の印刷
手段で絶縁基板１上に印刷され、乾燥後焼成される。こ
の際、接続層２の表面にはアンカー効果といわれる微細
でかつ不規則な凹凸が生じる。このアンカー効果は厚膜
手段により焼成形成される全ての材質において発生する
のではなく、所定の゛材質を混入したペーストを焼成す
る時のみ生ずる。例えば、抵抗層３となる酸化ルテニウ
ム、カーボン等を混入したペーストは、焼成してもその
表面にアンカー効果は発生しない。
このアンカー効果の生じた接続□層２上に導電層４とな
る銅メッキの形成を行なうと、銅は不規則に生じた凹凸
に進入係合する。これにより両者の機械的な結合度は大
となり、電気的な接合度も良好となる。尚、上記のよう
に銅がアンカー効果により生ずる凹凸に進入係合するこ
とにより両名間の実質的な接合面積は人となる。これも
電気的接合度を良好とする要因のひとつと思われる。本
発明者の実験によれば、上記アンカー効果を生じ、かつ
導電層４を適宜に機械的及び電気的に接合する接続層２
の材質としては、Ａｑｐｔ、 八ｇ、ｐｔ。
る銅メッキの形成を行なうと、銅は不規則に生じた凹凸
に進入係合する。これにより両者の機械的な結合度は大
となり、電気的な接合度も良好となる。尚、上記のよう
に銅がアンカー効果により生ずる凹凸に進入係合するこ
とにより両名間の実質的な接合面積は人となる。これも
電気的接合度を良好とする要因のひとつと思われる。本
発明者の実験によれば、上記アンカー効果を生じ、かつ
導電層４を適宜に機械的及び電気的に接合する接続層２
の材質としては、Ａｑｐｔ、 八ｇ、ｐｔ。
ｐｄ、 Ａｕ等が使用可能である。
また抵抗層３の抵抗率が一定である場合、抵抗層３の抵
抗値は接続層２の離間距離（第２図中矢印で示す）によ
り決定される。一対の接続層２間の距離は精度良く定め
ることが形成上容易であるため、所定の抵抗値を容易に
得ることができる。
抗値は接続層２の離間距離（第２図中矢印で示す）によ
り決定される。一対の接続層２間の距離は精度良く定め
ることが形成上容易であるため、所定の抵抗値を容易に
得ることができる。
次に第３図（Ａ）〜（Ｄ）により、製法について説明す
る。尚、第１図と同一構成部分については同一符号を付
す。まず、予め上、下面を貫通するスルーホール１ａを
加工したセラミック（アルミナ）等の絶縁基板１を用意
し、この絶縁基板１の所定位置に、銀パラジウムを混入
したペーストと、金を混入したペーストとを印゛刷し乾
燥′（略１５０℃）する。続いて乾燥した銀パラジウム
間を横架するように酸化ルテニウムが混入されたペース
トを印刷する。そして、これを乾燥後、約８００℃で焼
成して第３図（Ａ）に示すように接続層２、抵抗層３、
電極部７を形成する。この際、接続層２の表面には前記
したようにアンカー効果が生じている。よって抵抗層３
は機械的に強固に、かつ電気的に良好な状態で接続層２
と結合する。
る。尚、第１図と同一構成部分については同一符号を付
す。まず、予め上、下面を貫通するスルーホール１ａを
加工したセラミック（アルミナ）等の絶縁基板１を用意
し、この絶縁基板１の所定位置に、銀パラジウムを混入
したペーストと、金を混入したペーストとを印゛刷し乾
燥′（略１５０℃）する。続いて乾燥した銀パラジウム
間を横架するように酸化ルテニウムが混入されたペース
トを印刷する。そして、これを乾燥後、約８００℃で焼
成して第３図（Ａ）に示すように接続層２、抵抗層３、
電極部７を形成する。この際、接続層２の表面には前記
したようにアンカー効果が生じている。よって抵抗層３
は機械的に強固に、かつ電気的に良好な状態で接続層２
と結合する。
次に、同図（Ｂ）に示す如く約５０℃の温度雰囲気で銅
メッキして、絶縁基板１の面上、スルーホール１ａの内
壁及び接続層２、抵抗層３、電極部７の各上面を導電層
４で被覆する。ここで、銅で形成される導電層４の厚さ
は２０〜１００μｍの範囲であるが、絶縁基板が電気メ
ッキされないので、まず無電解メッキあるいはスパッタ
で数μｍの導電層を形成し、その上に電気メッキして所
定の膜厚をもった導電層を形成すると効果的である。
メッキして、絶縁基板１の面上、スルーホール１ａの内
壁及び接続層２、抵抗層３、電極部７の各上面を導電層
４で被覆する。ここで、銅で形成される導電層４の厚さ
は２０〜１００μｍの範囲であるが、絶縁基板が電気メ
ッキされないので、まず無電解メッキあるいはスパッタ
で数μｍの導電層を形成し、その上に電気メッキして所
定の膜厚をもった導電層を形成すると効果的である。
次に、同図（Ｃ）に示す如く、導電層４をエツチングし
て不要部分を除去し、所定のパターンを形成する。また
メッキ法を用いたことによりスルーホール１ａの内側面
にも銅膜は形成されておりスルーホール電極部４ａが形
成されている。次に、同図（Ｄ）に示す如く、抵抗層３
及び導電層４を保護する絶縁層５を電極部７を除き印刷
乾燥して形成する。続いて、第１図に示す如＜ＩＣチッ
プ６を電極７に固着し、ワイヤーボンドし、またチップ
状コンデンザあるいはトランジスタ素子等の回路部品は
半田の加熱溶着により導電層４の電極部と導通固着する
。更にＩＣデツプ６及び電極部７を保護する樹脂９を配
設し、以上により回路基板１０が完成する。
て不要部分を除去し、所定のパターンを形成する。また
メッキ法を用いたことによりスルーホール１ａの内側面
にも銅膜は形成されておりスルーホール電極部４ａが形
成されている。次に、同図（Ｄ）に示す如く、抵抗層３
及び導電層４を保護する絶縁層５を電極部７を除き印刷
乾燥して形成する。続いて、第１図に示す如＜ＩＣチッ
プ６を電極７に固着し、ワイヤーボンドし、またチップ
状コンデンザあるいはトランジスタ素子等の回路部品は
半田の加熱溶着により導電層４の電極部と導通固着する
。更にＩＣデツプ６及び電極部７を保護する樹脂９を配
設し、以上により回路基板１０が完成する。
続いて本発明になる回路基板の第２実施例について主に
第４図を用いて説明する。尚、第１実施例と同一構成に
ついては同一符号を付してその説明は省略する。同図で
示される回路基板１１で特徴となるのは、絶縁基板１上
に接合層１２が形成されていることである。この接合層
１２は絶縁基板１と同一材質（アルミナ）であり、接続
層２等の形成前に絶縁基板１の両面に形成される。具体
的な形成手段としてはアルミナ粉を含有してなるペース
トを絶縁基板１上に印刷し、これを焼成することにより
形成する。このアルミナ粉を有するペーストも焼成時に
おいてアンカー効果が生じ、焼成された接合層１２の表
面部には不規則な微細凹凸が生じている。よって、微細
な凹凸が形成された接合層１２上に銅メッキを施すこと
により、被膜される銅膜と接合層１２の機械的な接合度
は大となり、導電層４が接合層１２から剥離してしまう
事故を防止し得、回路基板１１の信頼性を向上すること
ができる。
第４図を用いて説明する。尚、第１実施例と同一構成に
ついては同一符号を付してその説明は省略する。同図で
示される回路基板１１で特徴となるのは、絶縁基板１上
に接合層１２が形成されていることである。この接合層
１２は絶縁基板１と同一材質（アルミナ）であり、接続
層２等の形成前に絶縁基板１の両面に形成される。具体
的な形成手段としてはアルミナ粉を含有してなるペース
トを絶縁基板１上に印刷し、これを焼成することにより
形成する。このアルミナ粉を有するペーストも焼成時に
おいてアンカー効果が生じ、焼成された接合層１２の表
面部には不規則な微細凹凸が生じている。よって、微細
な凹凸が形成された接合層１２上に銅メッキを施すこと
により、被膜される銅膜と接合層１２の機械的な接合度
は大となり、導電層４が接合層１２から剥離してしまう
事故を防止し得、回路基板１１の信頼性を向上すること
ができる。
尚、上記各実施例において抵抗層３と導電層４０間に接
続層２が介在する態様として第２図（Ｂ）に示す構成を
示したが、これに限るものではなく、例えば第５図に示
されるように、抵抗層３及び導電層４が接続層２上で重
畳する構成としても良い。
続層２が介在する態様として第２図（Ｂ）に示す構成を
示したが、これに限るものではなく、例えば第５図に示
されるように、抵抗層３及び導電層４が接続層２上で重
畳する構成としても良い。
また他の構造として第６図、に示されるような、接続層
２を抵抗層３と導電層４との間に挾んだ構造が考えられ
る。
２を抵抗層３と導電層４との間に挾んだ構造が考えられ
る。
発明の効果
上述の如く、本発明になる回路基板によれば、−８＝
接合部において抵抗層と導電層の間に接続層を介在させ
ることにより、接続層に対する抵抗層及び導電層の接合
状態は共に良好となり、接合部にお【プる電気抵抗が異
常に大となるようなことはなく、これに加えて接合部に
おける機械的な強度を大とすることができ、回路基板の
信頼性を向上することができる等の特長を有する。
ることにより、接続層に対する抵抗層及び導電層の接合
状態は共に良好となり、接合部にお【プる電気抵抗が異
常に大となるようなことはなく、これに加えて接合部に
おける機械的な強度を大とすることができ、回路基板の
信頼性を向上することができる等の特長を有する。
第１図は本発明になる回路基板の第１実施例の断面図、
第２図（Ａ）、（Ｂ）は接続層を介した抵抗層と導電層
の接合状態を説明するための平面図及び断面図、第３図
（Ａ）乃至（Ｄ）は回路基板の製造を工程に沿って説明
するための図、第４図は本発明になる回路基板の第２実
施例の断面図、第５図及び第６図は接続層を弄した抵抗
層と導電層の他の接合状態を示す断面図である。 １・・・絶縁基板、２・・・接続層、３・・・抵抗層、
４・・・導電層、５・・・絶縁層、７・・・電極部、１
０．１１・・・回路基板、１２・・・接合層。 第１図 第２図 第３図（１） （Ａ） （Ｂ） 第３図（２） （Ｃ） （Ｄ） 第４図 第５図 第６図
第２図（Ａ）、（Ｂ）は接続層を介した抵抗層と導電層
の接合状態を説明するための平面図及び断面図、第３図
（Ａ）乃至（Ｄ）は回路基板の製造を工程に沿って説明
するための図、第４図は本発明になる回路基板の第２実
施例の断面図、第５図及び第６図は接続層を弄した抵抗
層と導電層の他の接合状態を示す断面図である。 １・・・絶縁基板、２・・・接続層、３・・・抵抗層、
４・・・導電層、５・・・絶縁層、７・・・電極部、１
０．１１・・・回路基板、１２・・・接合層。 第１図 第２図 第３図（１） （Ａ） （Ｂ） 第３図（２） （Ｃ） （Ｄ） 第４図 第５図 第６図
Claims (1)
- 絶縁基板上に厚膜形成された抵抗層と、該抵抗層と電
気的に接続される導電層を形成してなる回路基板におい
て、該抵抗層と該導電層は接続部において両者間に接続
層を介在させてなることを特徴とする回路基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62035224A JPS63202987A (ja) | 1987-02-18 | 1987-02-18 | 回路基板 |
| KR8707918A KR910001786B1 (en) | 1986-07-21 | 1987-07-21 | Circuit board |
| US07/285,373 US5119272A (en) | 1986-07-21 | 1988-12-16 | Circuit board and method of producing circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62035224A JPS63202987A (ja) | 1987-02-18 | 1987-02-18 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63202987A true JPS63202987A (ja) | 1988-08-22 |
Family
ID=12435869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62035224A Pending JPS63202987A (ja) | 1986-07-21 | 1987-02-18 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63202987A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02181993A (ja) * | 1988-10-11 | 1990-07-16 | Delco Electron Corp | プリント回路基板の厚膜抵抗器のための後成端装置及び後成端方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5229969A (en) * | 1975-09-02 | 1977-03-07 | Matsushita Electric Industrial Co Ltd | Printed circuit board |
-
1987
- 1987-02-18 JP JP62035224A patent/JPS63202987A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5229969A (en) * | 1975-09-02 | 1977-03-07 | Matsushita Electric Industrial Co Ltd | Printed circuit board |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02181993A (ja) * | 1988-10-11 | 1990-07-16 | Delco Electron Corp | プリント回路基板の厚膜抵抗器のための後成端装置及び後成端方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JP3094069B2 (ja) | セラミックパッケージ本体の製造方法 | |
| JPH0888470A (ja) | 電子部品実装用セラミック多層基板及びその製造方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPS63202987A (ja) | 回路基板 | |
| JPS5930555Y2 (ja) | プリント基板 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JPH05136146A (ja) | 半導体装置の電極と検査方法 | |
| JPH0636601Y2 (ja) | 回路基板 | |
| JPH0982835A (ja) | 回路基板および多層回路基板 | |
| JPS5994493A (ja) | 電子部品を有する回路基板装置 | |
| JPH11274347A (ja) | 半導体パッケージ、及びその形成方法 | |
| JPH04348587A (ja) | 回路基板およびその製造方法 | |
| JP2812806B2 (ja) | テストパット付集積回路用パッケージ | |
| JP3165517B2 (ja) | 回路装置 | |
| JPH0677285A (ja) | Ｉｃ素子の実装方法 | |
| JP2001291800A (ja) | 電子部品用パッケージ | |
| JP2562797Y2 (ja) | 配線基板 | |
| JPH06334316A (ja) | チップ部品搭載用回路基板 | |
| JPH04335542A (ja) | 半導体装置の実装体 | |
| JPH03246988A (ja) | 混成集積回路 | |
| JPH0722465A (ja) | 半導体装置の実装方法 | |
| JPH0521934A (ja) | 混成集積回路用基板およびその製造方法 |