JPS6320577A - 表示制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 二つの線図形を背景図形上に重畳表示する表示制御回路
において、二つの線図形の重複部における画素の消滅を
防止するように構成することによって９表示図形の画質
の低下を防止したもの。

〔産業上の利用分野〕

本発明は２表示制御回路、とくに線図形を背景図形上に
排他的論理和によって重畳表示する機能を持つ表示制御
回路に関するものである。

表示制御の一般的な方式として、コードリフレッシュ方
式・ビットマツプ方式・および両者の併用方式がある。

これらのうちビットマツプ方式は２通常２表示図形を画
素単位に表示位置に対応させて記憶する画像メモリ　（
ビットマツプメモリあるいはフレームメモリともいう）
を持ち、主としてグラフインク表示装置用として、ＣＡ
Ｄ／ＣＡＭ　（コンピュータ支援の設計／製造システム
）やビジネスグラフィックス等の分野において、コンピ
ュータシステムのマンマシンインタフェースとして広く
利用されている。

グラフインク表示装置は、ベクトル発生器あるいはラバ
ーバンド描画器等の図形発生器を持ち。

各種の線図形を表示することができる。

ラバーバンド描画器は、たとえば２点間にゴム紐を張っ
た状態で、その中央部の一点を移動させたときにゴム紐
が作る折線を生成する装置であり。

一般にこれを、すでに描かれている背景図形の上に、折
線の移動に応じて動画として重畳表示することが多い。

なお前記重畳表示には２通常、排他的論理和回路を用い
る。

この際９重畳表示図形（ラバーバンド図形）が背景図形
の中にあって鮮明に識別できることが重要である。

〔従来の技術〕

第４図は従来例の構成図で、４は１画素単位に１ビツト
の２値データによって表される背景図形を８画素毎に表
示位置に対応させて記憶する画像メモリ、５１および５
２はそれぞれ画素単位に１ビツトの２値データとして表
されるベクトル図形（線図形）を発生するベクトル発生
器、１はベクトル発生器５１が発生する線図形と画像メ
モリ４に記憶する背景図形との各対応画素毎の排他的論
理和を出力する第一の排他的ＯＲ回路、２′はベクトル
発生器５２が発生する線図形と第一の排他的ＯＲ回路５
１の出力との各対応画素毎の排他的論理和を出力する第
二の排他的ＯＲ回路、６は表示部である。

すなわち、第５図に例示するように、二つの固定点ａお
よびｂならびに一つの移動点Ｃが作るラバーバンド図形
ａｂｃを構成する直線ａｃ（第一の線図形）およびｂｃ
（第二の線図形）を、それぞれベクトル発生器５１およ
び５２によって発生させたうえ、まず、第一の排他的Ｏ
Ｒ回路１によって背景図形と第一の線図形ａｃとの対応
画素毎の排他的論理和を作り２次に、第二の排他的ＯＲ
回路２′によって第一の排他的ＯＲ回路１の出力と第二
〇線図形ｂ０との対応画素毎の排他的論理和を作り。

これを表示部６に出力し表示するものである。

〔発明が解決しようとする問題点〕

前記従来例では、たとえば第６図に例示するように第一
の線図形ａｂと第二の線図形ｂｃとのなす角度ｚａｂｃ
が小さくなると、移動点Ｃ付近で第一の線図形ａｂを形
成する画素と第二の線図形ｂｃを形成する画素との中で
相互に重複するものが生ずるが、このとき移動点Ｃ付近
の背景がある範囲にわたって白画素１０”によって占め
られていると、この部分では二つの線図形がともに消滅
して見えなくなるという問題点がある。

すなわち１本発明の目的は、二つの線図形の重複部にお
ける消滅を防止することにある。

〔問題点を解決するための手段〕

本発明による表示制御回路は、第１図の原理図に示すよ
うに。

背景図形と第一の線図形との各対応画素毎のデータの排
他的論理和を出力する第一の排他的ＯＲ回路１と。

背景図形と第二の線図形との各対応画素毎のデータの排
他的論理和を出力する第二の排他的ＯＲ回路２と。

第一の排他的ＯＲ回路１の出力と第二の排他的ＯＲ回路
２の出力との論理和を出力するＯＲ回路３とを構成要素
として備えるものである。

〔作用〕

二つの線図形毎に背景図形との排他的論理和を別々に作
ったあと１両者の論理和を出力し表示するように構成し
たものであり、従来例のように排他的論理和をカスケー
ドに作ることによって生ずる画素の消滅を防止し、背景
図形上に重畳表示した線図形を見やすべすることができ
る。

〔実施例〕

第２図は本発明の第一の実施例の構成図で、第１図およ
び第４図によって説明した符号のほか。

２は、ベクトル発生器５２が発生する線図形と画像メモ
リ４に記憶する背景図形との、各対応画素毎の排他的論
理和を出力する第二の排他的ＯＲ回路。

また３は、第一の排他的ＯＲ回路１の出力と第二の排他
的ＯＲ回路２の出力との論理和を出力するＯＲ回路であ
る。

すなわち、二つの固定点ａおよびｂならびに一つの移動
点Ｃが作るラバーバンド図形ａｂｃ　（第５図参照）を
構成する直線ａｃおよびｂｃを、それぞれベクトル発生
８５１および５２によって発生させたうえ、第一の排他
的ＯＲ回路１によって背景図形と線図形ａｃとの各対応
画素毎の排他的論理和を、一方、第二の排他的ＯＲ回路
２によって背景図形と線図形ｂｃとの各対応画素毎の排
他的論理和を作り、　ＯＲ回路３によって両者の論理和
を作り。

に れを表示部ｌに出力し表示するものである。

第３図は本発明の第二の実施例の構成図で、第一の実施
例（第２図参照）との相違点は、共通のベクトル発生器
５によってまず第一の線図形ａｃを作り、これと背景図
形との各対応画素毎の排他的論理和を作って−たんバッ
ファ７に記憶したあと、同じベクトル発生器５によって
第二の線図形ｂｃを発生させ、これと背景図形との各対
応画素毎の排他的論理和を作りながら、その出力とバッ
ファ７に記憶する図形との各対応画素毎の論理和を作り
表示部６に出力し表示するものである。

〔発明の効果〕

以上説明したように９本発明による表示制御回路では二
つの線図形の重複部における消滅を防止でき、ラバーバ
ンド等の表示図形を見やす（することができる。

【図面の簡単な説明】

第１図は本発明の原理図。 第２図は第一の実施例の構成図。 第３図は第二の実施例の構成図。 第４図は従来例の構成図。 第５図は従来例の説明図。 第６図は問題点の説明図である。 図中。 １は第一の排他的ＯＲ回路。 ２は第二の排他的ＯＲ回路。 ３はＯＲ回路、　　　　　　４は画像メモリ。 ５１と５２と５はベクトル発生器。 ６は表示部、　　　　　　７はバッファを表す。

Claims (1)

1. 【特許請求の範囲】 それぞれ画素単位の２値データとして与えられる背景図
   形と第一の線図形と第二の線図形とを表示面上に重畳表
   示するための制御をおこなう表示制御回路であって、 前記背景図形と第一の線図形との各対応画素毎のデータ
   の排他的論理和を出力する第一の排他的ＯＲ回路（１）
   と、 前記背景図形と第二の線図形との各対応画素毎のデータ
   の排他的論理和を出力する第二の排他的ＯＲ回路（２）
   と、 第一の排他的ＯＲ回路（１）の出力と第二の排他的ＯＲ
   回路（２）の出力との論理和を出力するＯＲ回路（３）
   とを備えることを特徴とする表示制御回路。