JPS62243079A - 表示制御回路 - Google Patents
表示制御回路Info
- Publication number
- JPS62243079A JPS62243079A JP8769286A JP8769286A JPS62243079A JP S62243079 A JPS62243079 A JP S62243079A JP 8769286 A JP8769286 A JP 8769286A JP 8769286 A JP8769286 A JP 8769286A JP S62243079 A JPS62243079 A JP S62243079A
- Authority
- JP
- Japan
- Prior art keywords
- graphic
- display
- memory
- superposed
- rubber band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
いくつかの点等によって規定される直線あるいは円等の
図形を1表示面上に重畳表示する。たとえばベクトル発
生器・ラバーバンド描画器等を備える表示制御回路にお
いて1画像メモリの内容の一部を退避する退避手段を設
けることによって。
図形を1表示面上に重畳表示する。たとえばベクトル発
生器・ラバーバンド描画器等を備える表示制御回路にお
いて1画像メモリの内容の一部を退避する退避手段を設
けることによって。
前記重畳表示の見やすさおよび表示速度の向上をはかっ
た。
た。
本発明は1表示制御回路、とくに表示面ヒに図形を重畳
表示する機能を備える表示制御回路に関するものである
。
表示する機能を備える表示制御回路に関するものである
。
表示装置における表示制御は、コードリフレシュ方式と
ビットマツプ方式とに大別することができる。
ビットマツプ方式とに大別することができる。
これらのうちビットマツプ方式は、一般に1表示図形を
P!i素毎に表示位置に対応させて記憶するPi像メモ
リ (フレームメモリあるいはビットマツプメモリとい
う)を持ち、主としてグラフィック表示装置用として、
CAD/CAM (コンピュータ支援の設計製造システ
ム)やビジネスグラフィック等の分野において、コンピ
ュータシステムのマンマシンインタフェースとして広(
利用されている。
P!i素毎に表示位置に対応させて記憶するPi像メモ
リ (フレームメモリあるいはビットマツプメモリとい
う)を持ち、主としてグラフィック表示装置用として、
CAD/CAM (コンピュータ支援の設計製造システ
ム)やビジネスグラフィック等の分野において、コンピ
ュータシステムのマンマシンインタフェースとして広(
利用されている。
グラフィック表示装置は、ベクトル発生器あるいはラバ
ーバンド描画器等の図形発生器をもち。
ーバンド描画器等の図形発生器をもち。
各種の線図形を重畳表示することができる。
たとえばラバーバンド描画器は、たとえば2点間にゴム
紐を張った状態でその中央部を移動させたときにゴム紐
が作る折線を生成し、すでに描かれている背景図形の上
に、折線の移動に応じて動画として重畳表示するもので
ある。
紐を張った状態でその中央部を移動させたときにゴム紐
が作る折線を生成し、すでに描かれている背景図形の上
に、折線の移動に応じて動画として重畳表示するもので
ある。
この際1重畳表示図形(ラバーバンド図形)が見やすく
、またラバーバンド図形が移動したあとの画面が、直ち
に以前の背景図形に復帰することが望ましい。
、またラバーバンド図形が移動したあとの画面が、直ち
に以前の背景図形に復帰することが望ましい。
前記ラバーバンド機能を持つ表示制御回路の従来例(第
3図参照)として、排他的OR回路(FOR)4を用い
、ラバーバンド図形を表示する際には。
3図参照)として、排他的OR回路(FOR)4を用い
、ラバーバンド図形を表示する際には。
ビットマツプメモリIBに記憶されている背景図形と、
ラバーバンド描画器2Bによって作られた図形との排他
的論理和をビットマツプメモリIBに書き込み、ラバー
バンド図形が移動したあと旧の背景図形に復帰させる際
には、再度、ビットマツプメモリIBの記憶内容とラバ
ーハント描画器2Bによって作られた図形との排他的論
理和を作って、ビットマツプメモリIBに書き込むよう
に構成したものがある。
ラバーバンド描画器2Bによって作られた図形との排他
的論理和をビットマツプメモリIBに書き込み、ラバー
バンド図形が移動したあと旧の背景図形に復帰させる際
には、再度、ビットマツプメモリIBの記憶内容とラバ
ーハント描画器2Bによって作られた図形との排他的論
理和を作って、ビットマツプメモリIBに書き込むよう
に構成したものがある。
上記構成の表示制御回路は、ラバーハンド図形が移動し
たあと直ちに旧の背景図形に復帰させ表示速度を高める
ことを主眼として排他的OR回路を用いたものである。
たあと直ちに旧の背景図形に復帰させ表示速度を高める
ことを主眼として排他的OR回路を用いたものである。
しかし、背景図形との排他的論理和の形でラバーバンド
図形を表示するため2重畳表示される個所の背景図形の
如何によって、ラバーバンド図形が隠し画のようなパタ
ーンになって見にくくなるという問題点がある。
図形を表示するため2重畳表示される個所の背景図形の
如何によって、ラバーバンド図形が隠し画のようなパタ
ーンになって見にくくなるという問題点がある。
すなわち1本発明の目的は9表示部度を低下させること
なく、重畳表示による図形を見やす≦することにある。
なく、重畳表示による図形を見やす≦することにある。
本発明による表示制御回路は、第1図の原理図に示すよ
うに。
うに。
表示図形を画素毎に表示位置に対応させて記憶する画像
メモリ1と。
メモリ1と。
前記表示図形上に重畳表示する図形を生成する重畳図形
生成部2と。
生成部2と。
前記画像メモリ1の記憶内容のうち前記生成した図形の
重畳個所に対応するものを退避する退避手段3とを備え
たものである。
重畳個所に対応するものを退避する退避手段3とを備え
たものである。
重畳図形生成部2によって重畳表示図形を生成し、これ
を画像メモリ1に書き込む際、これに先立ち2画像メモ
リ1に記憶する表示内容のうち。
を画像メモリ1に書き込む際、これに先立ち2画像メモ
リ1に記憶する表示内容のうち。
重畳図形生成部2において生成された図形に対応するも
のを、退避手段3によって退避しておき。
のを、退避手段3によって退避しておき。
重畳表示を消して旧の表示状態に戻す際には、退避手段
3によって退避してあった内容を、そのまま両像メモリ
1に書き込み旧の背景図形に復帰するものである。
3によって退避してあった内容を、そのまま両像メモリ
1に書き込み旧の背景図形に復帰するものである。
すなわち0本発明は、画像メモリ1上の重畳個所の記憶
内容とは関係な(1重畳図形生成部2によって生成した
図形をそのまま両像メモリlに書込み、そのまま表示部
に表示するものである。
内容とは関係な(1重畳図形生成部2によって生成した
図形をそのまま両像メモリlに書込み、そのまま表示部
に表示するものである。
このため1重畳図形生成部2は2重畳個所の周辺の背景
を考慮するなどして重畳図形を生成することによって1
重畳図形を見やすくすることができる。
を考慮するなどして重畳図形を生成することによって1
重畳図形を見やすくすることができる。
また画像メモリlの記憶内容の退避および復帰はハード
ウェアによって高速におこなうことができるため、ラバ
ーバンド表示等を高速におこなうことができる。
ウェアによって高速におこなうことができるため、ラバ
ーバンド表示等を高速におこなうことができる。
第2図に一実施例の構成を示す。
重畳図形生成部2はラバーバンド描画器21と修正部2
2とによって、また退避手段3は読取り書込み回路31
と退避メモリ32とによって、それぞれ構成しており9
次のようにしてラバーバンド表示をおこなう。
2とによって、また退避手段3は読取り書込み回路31
と退避メモリ32とによって、それぞれ構成しており9
次のようにしてラバーバンド表示をおこなう。
(1)、ラバーハンド描画器21は、マウスによって与
えられる点に基づいて、一定の時間間隔でラバーバンド
図形を生成する。
えられる点に基づいて、一定の時間間隔でラバーバンド
図形を生成する。
(2)、読取り書込み回路31は、ビットマツプメモリ
IAに記憶する表示内容のうち、ラバーバンド描画器2
において生成された図形に対応する画素の値を読み取っ
て、退避メモリ32に退避する。
IAに記憶する表示内容のうち、ラバーバンド描画器2
において生成された図形に対応する画素の値を読み取っ
て、退避メモリ32に退避する。
(3)、修正部22は、ビットマツプメモリIAに記憶
する背景図形から、与えられたラバーバンド図形の重畳
11m1所の周辺におけるP4素の値を求め、これに基
づいて、ラバーバンド図形を見やすいパターンに修正し
、これをビットマツプメモリIAに書き込む。
する背景図形から、与えられたラバーバンド図形の重畳
11m1所の周辺におけるP4素の値を求め、これに基
づいて、ラバーバンド図形を見やすいパターンに修正し
、これをビットマツプメモリIAに書き込む。
(4)6 ラバーバンド描画器21が次のラバーバンド
図形を生成したとき、読取り書込み回路31は退避で(
2)以−トの処理を反復する。
図形を生成したとき、読取り書込み回路31は退避で(
2)以−トの処理を反復する。
以上説明したように1本発明の表示側6g1回路では9
重畳表示図形を見やすくすることができるほか3重畳表
示する前の図形へのik帰が早いので。
重畳表示図形を見やすくすることができるほか3重畳表
示する前の図形へのik帰が早いので。
ラバーバンド図形等の表示速度を高めることができる。
第1図は本発明の原理図。
第2図は実施例の構成図。
第3図は従来例の説明図である。
図中。
lは画像メモリ。
LA・IBはビットマツプメモリ。
2は重畳図形生成部、 21はラバーバンド描114
11器。 第1図 第2図 第3図
11器。 第1図 第2図 第3図
Claims (1)
- 【特許請求の範囲】 表示図形を画素毎に表示位置に対応させて記憶する画像
メモリ(1)と、 前記表示図形上に重畳表示する図形を生成する重畳図形
生成部(2)と、 前記画像メモリ(1)の記憶内容のうち前記生成した図
形の重畳個所に対応するものを退避する退避手段(3)
とを備えることを特徴とする表示制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8769286A JPS62243079A (ja) | 1986-04-16 | 1986-04-16 | 表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8769286A JPS62243079A (ja) | 1986-04-16 | 1986-04-16 | 表示制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62243079A true JPS62243079A (ja) | 1987-10-23 |
Family
ID=13921978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8769286A Pending JPS62243079A (ja) | 1986-04-16 | 1986-04-16 | 表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62243079A (ja) |
-
1986
- 1986-04-16 JP JP8769286A patent/JPS62243079A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6587112B1 (en) | Window copy-swap using multi-buffer hardware support | |
| US4951232A (en) | Method for updating pipelined, single port Z-buffer by segments on a scan line | |
| KR950001544A (ko) | 고성능 3차원 그래픽 가속기를 위한 드로우처리기 | |
| EP2893529A1 (en) | Method and device for selective display refresh | |
| JPS62166391A (ja) | カ−ソル制御装置 | |
| US6952217B1 (en) | Graphics processing unit self-programming | |
| US4747042A (en) | Display control system | |
| JP2810609B2 (ja) | 図形表示方法及びその装置 | |
| JP3092154B2 (ja) | ディジタル描画装置 | |
| JPS62297975A (ja) | マルチ・ウインドウ表示制御方式 | |
| JP2585873B2 (ja) | カーソル表示処理方式 | |
| JPH0256678B2 (ja) | ||
| JPS63240682A (ja) | 図形表示におけるクリツピング処理方式 | |
| JPWO1995001630A1 (ja) | 画像処理装置およびその方法並びに画像処理装置を有する電子装置 | |
| JP2685680B2 (ja) | ピック選択候補顕示方法 | |
| JPH0346826B2 (ja) | ||
| JPS6320577A (ja) | 表示制御回路 | |
| JPH02271424A (ja) | フルグラフィック画面の表示方式 | |
| JPS61249176A (ja) | 図形表示装置 | |
| JPH02133882A (ja) | イメージデータ編集装置 | |
| JPH02244285A (ja) | レンダリング処理のスキツプ処理方法及び表示処理装置 | |
| JPH04162092A (ja) | アウトラインフォントの文字発生方式 | |
| JPH0266684A (ja) | 情報処理装置 | |
| JPS63247868A (ja) | 三次元図形表示装置 | |
| JPH0395592A (ja) | カーソル表示制御方式 |