JPS6320633A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6320633A JPS6320633A JP16723686A JP16723686A JPS6320633A JP S6320633 A JPS6320633 A JP S6320633A JP 16723686 A JP16723686 A JP 16723686A JP 16723686 A JP16723686 A JP 16723686A JP S6320633 A JPS6320633 A JP S6320633A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- signal
- control part
- control unit
- factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- BTCSSZJGUNDROE-UHFFFAOYSA-N gamma-aminobutyric acid Chemical compound NCCCC(O)=O BTCSSZJGUNDROE-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特にマイクロプログラム
制御部とマイクロプログラム制御部に割込み、マイクロ
プログラム制御部の指示によって動作するバードウェア
制御部とを含んで構成される情報処理装置に関する。
制御部とマイクロプログラム制御部に割込み、マイクロ
プログラム制御部の指示によって動作するバードウェア
制御部とを含んで構成される情報処理装置に関する。
近年マイクロプログラム制御の情報処理装置がますます
増加の傾向にあるが、マイクロプログラム制御を用いた
装置の一つにマイクロプログラム制御部とマイクロプロ
グラム制御部に割込みマイクロプログラム制御部の指示
によって動作するハードウェア制御部？持ち、以下の動
作を行う装置がある。
増加の傾向にあるが、マイクロプログラム制御を用いた
装置の一つにマイクロプログラム制御部とマイクロプロ
グラム制御部に割込みマイクロプログラム制御部の指示
によって動作するハードウェア制御部？持ち、以下の動
作を行う装置がある。
ハードウェア制ｆ：４部は通常、自分自身の４］Ｊ断で
処理を行っているが、マイクロプログラム制御部の判断
や処理が必要になると、マイクロプログラム制御部に対
して割込みの形で割込みの種別を判断する情報を伴なっ
て割込み要求を上げ、マイクロプログラム制御部の指示
があるまで動作を中断する。これに対してマイクロプロ
グラム制御部は、ハードウェア制御部の割込み要因が何
であるかを判断し、ハードウェア制御部に対して割込み
に応じた指示分出す。ハードウェア制御部では、マイク
ロプログラム制御部の指示によって処理を再開し、再び
マイクロプログラム制御部の判断や処理と必要とするま
で、処理を続行する。
処理を行っているが、マイクロプログラム制御部の判断
や処理が必要になると、マイクロプログラム制御部に対
して割込みの形で割込みの種別を判断する情報を伴なっ
て割込み要求を上げ、マイクロプログラム制御部の指示
があるまで動作を中断する。これに対してマイクロプロ
グラム制御部は、ハードウェア制御部の割込み要因が何
であるかを判断し、ハードウェア制御部に対して割込み
に応じた指示分出す。ハードウェア制御部では、マイク
ロプログラム制御部の指示によって処理を再開し、再び
マイクロプログラム制御部の判断や処理と必要とするま
で、処理を続行する。
上述した従来の情報処理装置では、ハードウェア制御部
が故障などの原因で誤って割込み要求を上げても、マイ
クロプログラム制御部は上げられた割込み要求に対する
動作指示を与える。しかし、故障などの原因で誤って割
込みを上げている場合には、マイクロプログラム制御部
がハードウェア制御部に対して動作指示を与えても割込
み要因がリセットされず、同一の割込み含繰り返し、マ
イクロプログラム制御部で実行される池の処理を阻害す
るという問題点があった。また、マイクロプログラム制
御部の動作指示によって、ハードウェア制御部の内部が
変化してしまいハードウェア制御部の障害解析の複雑さ
を招くという問題点もあった。
が故障などの原因で誤って割込み要求を上げても、マイ
クロプログラム制御部は上げられた割込み要求に対する
動作指示を与える。しかし、故障などの原因で誤って割
込みを上げている場合には、マイクロプログラム制御部
がハードウェア制御部に対して動作指示を与えても割込
み要因がリセットされず、同一の割込み含繰り返し、マ
イクロプログラム制御部で実行される池の処理を阻害す
るという問題点があった。また、マイクロプログラム制
御部の動作指示によって、ハードウェア制御部の内部が
変化してしまいハードウェア制御部の障害解析の複雑さ
を招くという問題点もあった。
本発明の装置は、マイクロプログラム制御部と、これに
割込み要求信号と割込みを特定する特定情報とからなる
割込み要求を出力し前記マイクロプログラム制御部から
供給される前記割込み要求に対応した動作指示に応答し
て動作するハードウェア制御部とにより構成される情報
処理装置において、前記特定情報の供給に応答して次に
発生が予測される割込み要因に対応する予測信号を発生
する予測信号発生手段と、予め発生順序が知られている
複数の割込み要因のそれぞれに対して設けられ前記対応
する予測信号の供給をうけ発生した割込み要因が予測さ
れたものであるときには予測−致信号を発生する予測一
致信号発生手段と、前記予測一致信号の供給に応答して
前記割込み要求信号を発生する割込み要求信号発生手段
と、前記予測一致信号の供給のうけて前記発生した割込
み要因を特定する前記特定情報を生成する割込み要因特
定手段とを含んで構成される。
割込み要求信号と割込みを特定する特定情報とからなる
割込み要求を出力し前記マイクロプログラム制御部から
供給される前記割込み要求に対応した動作指示に応答し
て動作するハードウェア制御部とにより構成される情報
処理装置において、前記特定情報の供給に応答して次に
発生が予測される割込み要因に対応する予測信号を発生
する予測信号発生手段と、予め発生順序が知られている
複数の割込み要因のそれぞれに対して設けられ前記対応
する予測信号の供給をうけ発生した割込み要因が予測さ
れたものであるときには予測−致信号を発生する予測一
致信号発生手段と、前記予測一致信号の供給に応答して
前記割込み要求信号を発生する割込み要求信号発生手段
と、前記予測一致信号の供給のうけて前記発生した割込
み要因を特定する前記特定情報を生成する割込み要因特
定手段とを含んで構成される。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。第
１図の情報処理装置は、ハードウェア制御部１と、マイ
クロプログラム制御部２とを含んで構成され、ハードウ
ェア制御部１は割込要因ａ〜ｄのそれぞれに対応したア
ンド回路１５〜１８と、割込み許可回路１４と、オア回
路１９と、エンコーダ２０と、フリップフロップ２１と
、レジスタ２２とを含んで構成される。
１図の情報処理装置は、ハードウェア制御部１と、マイ
クロプログラム制御部２とを含んで構成され、ハードウ
ェア制御部１は割込要因ａ〜ｄのそれぞれに対応したア
ンド回路１５〜１８と、割込み許可回路１４と、オア回
路１９と、エンコーダ２０と、フリップフロップ２１と
、レジスタ２２とを含んで構成される。
ハードウェア制御部１からマイクロプログラム制御部２
へは割込み要求信号６０および割込パラメータ３０．３
１が、マイクロプログラム制御部２からハードウェア制
御部１へは指示信号７０および指示パラメータ７１がそ
れぞれ送出される。
へは割込み要求信号６０および割込パラメータ３０．３
１が、マイクロプログラム制御部２からハードウェア制
御部１へは指示信号７０および指示パラメータ７１がそ
れぞれ送出される。
第２図はハードウェア制御部１の割込み要因ａ〜ｄの発
生順序を示した図である。第２図において割込み要因ａ
の次は割込み要因ａ又はｂ、割込み要因すの次は割込み
要因Ｃ又はｄ、割込み要因Ｃの次は割込み要因ａ、割込
み要因ｄの次は割込み要因ａの割込みが起こる事を示し
ている。これ以外の組み合せ、例えば割込み要因Ｃの次
に割込み要因ｄの割込みは正常な状態では起こらない。
生順序を示した図である。第２図において割込み要因ａ
の次は割込み要因ａ又はｂ、割込み要因すの次は割込み
要因Ｃ又はｄ、割込み要因Ｃの次は割込み要因ａ、割込
み要因ｄの次は割込み要因ａの割込みが起こる事を示し
ている。これ以外の組み合せ、例えば割込み要因Ｃの次
に割込み要因ｄの割込みは正常な状態では起こらない。
第３図はエンコーダ２０の入力と出力との関係を表わし
た図である。第３図において信号線３６が“１”の時エ
ンコーダ２０の出力は’ １１ ”になり割込み要因が
ａがオンになったことを示す°。
た図である。第３図において信号線３６が“１”の時エ
ンコーダ２０の出力は’ １１ ”になり割込み要因が
ａがオンになったことを示す°。
信号線３６が“Ｏ゛で信号線３７が“１パの時はエンコ
ーダ２０の出力が“１０”になり割込み要因すがオンに
なったことを示す。信号線３６，３７が“Ｏ“で信号線
３８が°°１パの時はエンコーダ２０の出力が“０１”
になり割込み要因Ｃがオンになったことを示す。信号線
３６，３７．３８がＯ“で信号線３９が“１”の時はエ
ンコーダ２０の出力が“ＯＯ゛になり割込み要因ｄがオ
ンになったことを示す。また信号線３６〜３９が全て“
０”の時にはエンコーダ２０の出力は不定である。
ーダ２０の出力が“１０”になり割込み要因すがオンに
なったことを示す。信号線３６，３７が“Ｏ“で信号線
３８が°°１パの時はエンコーダ２０の出力が“０１”
になり割込み要因Ｃがオンになったことを示す。信号線
３６，３７．３８がＯ“で信号線３９が“１”の時はエ
ンコーダ２０の出力が“ＯＯ゛になり割込み要因ｄがオ
ンになったことを示す。また信号線３６〜３９が全て“
０”の時にはエンコーダ２０の出力は不定である。
第４図は割込み許可回路１４の入力と出力の関係を表わ
した図である。第４図において、割込み許可回路１４の
入力である割込みパラメータ３０゜３１が°“１１”の
時には割込み許可回路１４の出力（信号線３２．３Ｂ、
３４．３５）は“１１００”になる。これは前回の割込
みが割込み要因ａであって、次回予測される割込みは、
割込み要因ａ又は割込み要因すであることを示す。割込
みパラメータ３０．３１が“１０”の時には割込み許可
回路１４の出力は“００１１″“になり、前回の割込み
が割込み要因すであって、次回予測される割込みは割込
み要因Ｃ又は割込み要因ｄであることを示す。さらに割
込みパラメータ３０．３１が“０１゛の時は割込み許可
回路１４の出力はパ１ｏ ｏ ｏ ”になり前回の割込
みが割込み要因Ｃであって、次回予測される割込みは割
込み要因ａであることを示し、割込みパラメータ３０．
３１か“ＯＯ“の時は割込み許可回路１４の出力は１０
ｏ ｏ ”になり前回の割込みが割込み要因ｄであって
、次回予測される割込みは割込み要因ａであることを示
す。
した図である。第４図において、割込み許可回路１４の
入力である割込みパラメータ３０゜３１が°“１１”の
時には割込み許可回路１４の出力（信号線３２．３Ｂ、
３４．３５）は“１１００”になる。これは前回の割込
みが割込み要因ａであって、次回予測される割込みは、
割込み要因ａ又は割込み要因すであることを示す。割込
みパラメータ３０．３１が“１０”の時には割込み許可
回路１４の出力は“００１１″“になり、前回の割込み
が割込み要因すであって、次回予測される割込みは割込
み要因Ｃ又は割込み要因ｄであることを示す。さらに割
込みパラメータ３０．３１が“０１゛の時は割込み許可
回路１４の出力はパ１ｏ ｏ ｏ ”になり前回の割込
みが割込み要因Ｃであって、次回予測される割込みは割
込み要因ａであることを示し、割込みパラメータ３０．
３１か“ＯＯ“の時は割込み許可回路１４の出力は１０
ｏ ｏ ”になり前回の割込みが割込み要因ｄであって
、次回予測される割込みは割込み要因ａであることを示
す。
今ハードウェア制御部１のレジスタ２２に°°００”°
の値が保持されているとすると、割込み許可回路１４の
出力は“１０００”になっている。この状態で割込み要
因ａがオンになると、割込み要因ａはアンド回路１５．
オア回路１９を通して、フリップフロップ２１をセット
し、レジスタ２２にエンコーダ２０の出力データを取り
込む。この時エンコーダ２０は信号線３６が１”である
ので、割込みが割込み要因ａである事を示すデータ“１
１”が出力される。フリップフロップ２１がセットされ
ると割込み要求信号６０がオンになり、ハードウェア制
御部１はマイクロプログラム制御部２の指示があるまで
動作を停止する。この時、フリップフロップ２１は割込
みが受は付けられるまで、レジスタ２２は次の割込みが
起こるまで内容は保持される。
の値が保持されているとすると、割込み許可回路１４の
出力は“１０００”になっている。この状態で割込み要
因ａがオンになると、割込み要因ａはアンド回路１５．
オア回路１９を通して、フリップフロップ２１をセット
し、レジスタ２２にエンコーダ２０の出力データを取り
込む。この時エンコーダ２０は信号線３６が１”である
ので、割込みが割込み要因ａである事を示すデータ“１
１”が出力される。フリップフロップ２１がセットされ
ると割込み要求信号６０がオンになり、ハードウェア制
御部１はマイクロプログラム制御部２の指示があるまで
動作を停止する。この時、フリップフロップ２１は割込
みが受は付けられるまで、レジスタ２２は次の割込みが
起こるまで内容は保持される。
マイクロプログラム制御部２は割込みを受は付けると、
割込みパラメータ６１が“１１”であることにより、割
込み要因ａの割込みであることを知り、この割込みに対
する指示を指示信号７０゜指示パラメータ７１を通して
行う。ハードウェア制御部１はこの指示を受けて、停止
中の動作を再開し、再び動き始める。
割込みパラメータ６１が“１１”であることにより、割
込み要因ａの割込みであることを知り、この割込みに対
する指示を指示信号７０゜指示パラメータ７１を通して
行う。ハードウェア制御部１はこの指示を受けて、停止
中の動作を再開し、再び動き始める。
その後、ハードウェア制御部１で割込み要因Ｃが故障な
どの原因でオンになったとする。この時、レジスタ２２
には割込み要因ａが起った時の値“１１“が保持されて
いるので、割込み許可回路１４は信号線３４に対して“
Ｏ”を出力している。
どの原因でオンになったとする。この時、レジスタ２２
には割込み要因ａが起った時の値“１１“が保持されて
いるので、割込み許可回路１４は信号線３４に対して“
Ｏ”を出力している。
このため割込み要因Ｃがオンになっても、マイクロプロ
グラム制御部２に対する割込みは起らず、マイクロプロ
グラム制御部２で実行される他の処理を阻害しない。ま
た、マイクロプログラム制御部２はハードウェア制御部
１に対して何の指示も行なわないため、ハードウェア制
御部１の内容は余分な指示を与える前の情報が保持され
る。
グラム制御部２に対する割込みは起らず、マイクロプロ
グラム制御部２で実行される他の処理を阻害しない。ま
た、マイクロプログラム制御部２はハードウェア制御部
１に対して何の指示も行なわないため、ハードウェア制
御部１の内容は余分な指示を与える前の情報が保持され
る。
以上説明したように本発明には、予測される割込み以外
は割込まないようにすることによって、マイクロプログ
ラム制御部の他の処理が阻害されるのを防ぎ、ハードウ
ェア制御部の障害解析を容易にするという効果がある。
は割込まないようにすることによって、マイクロプログ
ラム制御部の他の処理が阻害されるのを防ぎ、ハードウ
ェア制御部の障害解析を容易にするという効果がある。
第１図は本発明の−・実施例を示すブロック図、第２図
はハードウェア制御部１の割込み要因の発生順序を示し
た図、第３図はエンコーダ２０の入力と出力との関係図
、第４図はｖ１込み許可回路１４の入力と出力との関係
図である。 １・−・ハードウェア制御部、２・・・マイクロプログ
ラム制御部、１４・・・割込み許可回路、１５〜１８・
・・アンド回路、１９・・・オア回路、２０・・・エン
コーダ、２１・・フリップフロップ、２２・・・レジス
タ、３０．３１・・・割込パラメータ、６０・・・割込
み要求信号、７０・・・指示信号、７１・・・指示パラ
メータ、３２〜４１・・・信号線、ａ、ｂ、ｃ、ｄ・・
・割込み要因。 第３図
はハードウェア制御部１の割込み要因の発生順序を示し
た図、第３図はエンコーダ２０の入力と出力との関係図
、第４図はｖ１込み許可回路１４の入力と出力との関係
図である。 １・−・ハードウェア制御部、２・・・マイクロプログ
ラム制御部、１４・・・割込み許可回路、１５〜１８・
・・アンド回路、１９・・・オア回路、２０・・・エン
コーダ、２１・・フリップフロップ、２２・・・レジス
タ、３０．３１・・・割込パラメータ、６０・・・割込
み要求信号、７０・・・指示信号、７１・・・指示パラ
メータ、３２〜４１・・・信号線、ａ、ｂ、ｃ、ｄ・・
・割込み要因。 第３図
Claims (1)
- 【特許請求の範囲】 マイクロプログラム制御部と、これに割込み要求信号と
割込みを特定する特定情報とからなる割込み要求を出力
し前記マイクロプログラム制御部から供給される前記割
込み要求に対応した動作指示に応答して動作するハード
ウェア制御部とにより構成される情報処理装置において
、 前記特定情報の供給に応答して次に発生が予測される割
込み要因に対応する予測信号を発生する予測信号発生手
段と、 予め発生順序が知られている複数の割込み要因のそれぞ
れに対して設けられ前記対応する予測信号の供給をうけ
発生した割込み要因が予測されたものであるときには予
測一致信号を発生する予測一致信号発生手段と、 前記予測一致信号の供給に応答して前記割込み要求信号
を発生する割込み要求信号発生手段と、 前記予測一致信号の供給のうけて前記発生した割込み要
因を特定する前記特定情報を生成する割込み要因特定手
段とを含むことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16723686A JPS6320633A (ja) | 1986-07-15 | 1986-07-15 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16723686A JPS6320633A (ja) | 1986-07-15 | 1986-07-15 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6320633A true JPS6320633A (ja) | 1988-01-28 |
Family
ID=15845980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16723686A Pending JPS6320633A (ja) | 1986-07-15 | 1986-07-15 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6320633A (ja) |
-
1986
- 1986-07-15 JP JP16723686A patent/JPS6320633A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3409879A (en) | Computer organization employing plural operand storage | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JPH053016B2 (ja) | ||
| JPS62279430A (ja) | 情報処理装置 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS6320540A (ja) | 情報処理装置 | |
| JPS60128541A (ja) | マイクロプロセツサ | |
| JPS58114141A (ja) | マルチマイクロプロセツサにおける障害通知方式 | |
| JPH10161887A (ja) | 割込み信号同期化方法及び割込み信号同期化装置 | |
| JPS61267137A (ja) | 割込み動作制御方式 | |
| JPS58107932A (ja) | 共通バス障害チエツク方式 | |
| JPS5870361A (ja) | 入力制御方式 | |
| JPS62190953A (ja) | 通信制御装置における回線制御装置の管理回路 | |
| JPS62231340A (ja) | 計算機 | |
| JPH01120634A (ja) | 割込み制御装置 | |
| JPS5896353A (ja) | 情報処理装置の誤動作検出装置 | |
| JPH02311933A (ja) | 割込制御方式 | |
| JPS61289749A (ja) | シリアルデ−タ転送装置 | |
| JPH0540666A (ja) | 集積回路マイクロプロセツサの割り込みモニタ装置 | |
| JPH02242347A (ja) | プログラムデバック制御装置 | |
| JPH0194444A (ja) | 実行レベル例外の検出装置 | |
| JPS60193049A (ja) | マイクロプログラムロ−ド方式 | |
| JPS62217335A (ja) | Ｃｐｕ暴走監視回路 | |
| JPH01290041A (ja) | 割込み制御回路 | |
| JPH01199238A (ja) | データ処理装置 |