JPS6320858A - 半導体素子収納用パツケ−ジの製造法 - Google Patents
半導体素子収納用パツケ−ジの製造法Info
- Publication number
- JPS6320858A JPS6320858A JP61166464A JP16646486A JPS6320858A JP S6320858 A JPS6320858 A JP S6320858A JP 61166464 A JP61166464 A JP 61166464A JP 16646486 A JP16646486 A JP 16646486A JP S6320858 A JPS6320858 A JP S6320858A
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- lead frame
- external
- metal layer
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子を収納するための半導体素子収納用
パフケージの製造法に関するものである。
パフケージの製造法に関するものである。
従来、半導体素子、特に半導体集積回路素子を収納する
ための半導体素子収納用パンケージは、第４図に示すよ
うにアルミナセラミックス等の電気絶縁材料から成り、
その上面周縁部にモリブデン（Ｍｏ） 、マンガン（Ｍ
ｎ）、タングステン（匈）等の高融点金属粉末から成る
多数個の金属層１２を有する方形状の絶縁基体１１と、
半導体素子を外部回路に電気的に接続するために前記金
属層１２にロウ付けされた外部リード端子１３と蓋体１
４とから構成されており、絶縁基体１１と蓋体１４とか
ら成る絶縁容器内部に半導体素子１５が収納され、気密
封止されて半導体装置となる。
ための半導体素子収納用パンケージは、第４図に示すよ
うにアルミナセラミックス等の電気絶縁材料から成り、
その上面周縁部にモリブデン（Ｍｏ） 、マンガン（Ｍ
ｎ）、タングステン（匈）等の高融点金属粉末から成る
多数個の金属層１２を有する方形状の絶縁基体１１と、
半導体素子を外部回路に電気的に接続するために前記金
属層１２にロウ付けされた外部リード端子１３と蓋体１
４とから構成されており、絶縁基体１１と蓋体１４とか
ら成る絶縁容器内部に半導体素子１５が収納され、気密
封止されて半導体装置となる。
かかる従来の半導体素子収納用パッケージは通常、以下
に述べる方法によって製作される。
に述べる方法によって製作される。
即ち、第５図に示すように、まず、表面に金属ペースト
を印刷塗布した複数枚の未焼成セラミツクシートを積層
し、これを還元雰囲気中で焼成して金属層１２を有する
絶縁基体１１を得るとともに複数の外部リード端子１３
を有するリードフレーム１６を４！備し、次に、前記絶
縁基体１１上に方形環状のロウ材１７を介してリードフ
レーム１６を載置するとともに各金属層１２とこれに対
応する各外部リード端子１３とを位置合わせし、しかる
後、これを約９００℃の温度に加熱し、ロウ材１７を溶
融させて金属層１２と外部リード端子１３とをロウ付は
固着するとともに外部リード端子１３をリードフレーム
１６より切断分離することによって製作される。
を印刷塗布した複数枚の未焼成セラミツクシートを積層
し、これを還元雰囲気中で焼成して金属層１２を有する
絶縁基体１１を得るとともに複数の外部リード端子１３
を有するリードフレーム１６を４！備し、次に、前記絶
縁基体１１上に方形環状のロウ材１７を介してリードフ
レーム１６を載置するとともに各金属層１２とこれに対
応する各外部リード端子１３とを位置合わせし、しかる
後、これを約９００℃の温度に加熱し、ロウ材１７を溶
融させて金属層１２と外部リード端子１３とをロウ付は
固着するとともに外部リード端子１３をリードフレーム
１６より切断分離することによって製作される。
しかし乍ら、この従来の半導体素子収納用パッケージの
製造法によれば、絶縁基体１１に設けられた各金属層１
２と各外部リード端子１３とをロウ付は固着させるロウ
材１７が、そのロウ付けの作業性を良好とするために方
形環状を成しており、そのため該方形環状のロウ材１７
を加熱溶融させ各金属層１２に外部リード端子１３をロ
ウ付は固着する際、ロウ材１７の各隅部のものがリード
フレーム１６の各辺に設けた外部リード端子１３のうち
各辺両端に位置するものに溶融付着し、その結果、リー
ドフレーム１６の各辺両端に位置する外部リード端子１
３はそのロウ付けのロウ材量が過多となり、ロウ付は強
度が大きく低下するという欠点を有していた。
製造法によれば、絶縁基体１１に設けられた各金属層１
２と各外部リード端子１３とをロウ付は固着させるロウ
材１７が、そのロウ付けの作業性を良好とするために方
形環状を成しており、そのため該方形環状のロウ材１７
を加熱溶融させ各金属層１２に外部リード端子１３をロ
ウ付は固着する際、ロウ材１７の各隅部のものがリード
フレーム１６の各辺に設けた外部リード端子１３のうち
各辺両端に位置するものに溶融付着し、その結果、リー
ドフレーム１６の各辺両端に位置する外部リード端子１
３はそのロウ付けのロウ材量が過多となり、ロウ付は強
度が大きく低下するという欠点を有していた。
本発明は上記欠点に鑑み案出されたもので、その目的は
絶縁容器に設けた金属層に所定の外部リード端子を強固
にロウ付は固着することができる半導体素子収納用パッ
ケージを提供することにある。
絶縁容器に設けた金属層に所定の外部リード端子を強固
にロウ付は固着することができる半導体素子収納用パッ
ケージを提供することにある。
本発明の半導体素子収納用パッケージの製造法は、
内部に半導体装置を収納するための空所を有し、かつ上
面もしくは下面の周縁部に複数個の金属層が被着形成さ
れた方形状の絶縁容器を準備し、複数個の外部リード端
子及びダミーリードを備えたリードフレームを方形環状
のロウ材を介して前記絶縁容器上に載置し、各外部リー
ド端子をこれに対応する各金属層に、またダミーリード
を方形状環状のロウ材の各隅部に位置合わせし、次いで
、前記ロウ材を加熱溶融させ、各外部リード端子をそれ
に対応する各金属層上に固着し、その後、前記各外部リ
ード端子をリードフレームより切断し、該リードフレー
ムを除去することを特徴とするものである。
面もしくは下面の周縁部に複数個の金属層が被着形成さ
れた方形状の絶縁容器を準備し、複数個の外部リード端
子及びダミーリードを備えたリードフレームを方形環状
のロウ材を介して前記絶縁容器上に載置し、各外部リー
ド端子をこれに対応する各金属層に、またダミーリード
を方形状環状のロウ材の各隅部に位置合わせし、次いで
、前記ロウ材を加熱溶融させ、各外部リード端子をそれ
に対応する各金属層上に固着し、その後、前記各外部リ
ード端子をリードフレームより切断し、該リードフレー
ムを除去することを特徴とするものである。
次に本発明を第１図乃至第３図に示す実施例に基づき詳
細に説明する。
細に説明する。
本発明の半導体素子収納用パッケージの製造に当たり、
まず第１図に示すような半導体素子を収納するだめの絶
縁容器を構成する絶縁基体ｌが準備される。
まず第１図に示すような半導体素子を収納するだめの絶
縁容器を構成する絶縁基体ｌが準備される。
前記絶縁基体１はその上面中央部に半導体素子を収納す
るための凹部Ａが形成されており、該凹部Ａ内には半導
体素子（不図示）が取着固定される。
るための凹部Ａが形成されており、該凹部Ａ内には半導
体素子（不図示）が取着固定される。
また前記絶縁基体１の凹部周辺から上面周縁部にかけて
複数個の金属層−２が形成されており、該金属層２の凹
部周辺部には内部に収納する半導体素子の各電極が金属
細線（ボンディングワイヤ）を介し接続される。
複数個の金属層−２が形成されており、該金属層２の凹
部周辺部には内部に収納する半導体素子の各電極が金属
細線（ボンディングワイヤ）を介し接続される。
前記絶縁基体ｌ及び金属層２は表面に金属ペーストを印
刷塗布した未焼成セラミツクシート（グリーンシート）
を複数、枚積層するとともに還元雲囲気中（ＩＩ ｚ
−Ｎ ｔガス中）、約１４００〜１６００℃の高温で焼
成することによって形成される。
刷塗布した未焼成セラミツクシート（グリーンシート）
を複数、枚積層するとともに還元雲囲気中（ＩＩ ｚ
−Ｎ ｔガス中）、約１４００〜１６００℃の高温で焼
成することによって形成される。
尚、前記未焼成セラミツクシートはアルミナ（八１ｔ（
ｈ） 、シリカ（ＳｉＯ□）等のセラミック原料粉末に
適当な溶剤、溶媒を添加混合して泥漿物を作り、これを
従来周知のドクターブレード法によりシート状と成すこ
とによって形成される。
ｈ） 、シリカ（ＳｉＯ□）等のセラミック原料粉末に
適当な溶剤、溶媒を添加混合して泥漿物を作り、これを
従来周知のドクターブレード法によりシート状と成すこ
とによって形成される。
また金属ペーストはタングステン（−）、モリブデン（
Ｍｏ）、マンガン（Ｍｎ）等の高融点金属粉末に適当な
溶剤、溶媒を添加混合することによって作成され、未焼
成セラミツクシート表面に従来周知のスクリーン印刷等
の厚膜手法によって印刷塗布される。
Ｍｏ）、マンガン（Ｍｎ）等の高融点金属粉末に適当な
溶剤、溶媒を添加混合することによって作成され、未焼
成セラミツクシート表面に従来周知のスクリーン印刷等
の厚膜手法によって印刷塗布される。
次に、第１図に示すような四辺のそれぞれに複数個の外
部リード端子３を有する方形状のリードフレーム４およ
び方形環状のロウ材５が準備される。
部リード端子３を有する方形状のリードフレーム４およ
び方形環状のロウ材５が準備される。
前記外部リード端子３およびリードフレーム４はコバー
ル（Ｆｅ−Ｎｉ−Ｃｏ合金）や４２Ａ１１ｏｙ（Ｆｅ−
Ｎｉ合金）等の金属から成り、該外部リード端子３は内
部に収納する半導体素子の各電極を外部回路に電気的に
接続する作用を為す。
ル（Ｆｅ−Ｎｉ−Ｃｏ合金）や４２Ａ１１ｏｙ（Ｆｅ−
Ｎｉ合金）等の金属から成り、該外部リード端子３は内
部に収納する半導体素子の各電極を外部回路に電気的に
接続する作用を為す。
前記複数個の外部リード端子３を有するリードフレーム
４は各外部リード端子３の位置をリードフレーム４によ
って規制しており、各外部リード端子３のそれぞれは絶
縁基体１の上面に設けた金属ｊ！ｉ２の周縁部に銀ロウ
等の接着材を介し取着される。
４は各外部リード端子３の位置をリードフレーム４によ
って規制しており、各外部リード端子３のそれぞれは絶
縁基体１の上面に設けた金属ｊ！ｉ２の周縁部に銀ロウ
等の接着材を介し取着される。
また、前記リードフレーム４にはその四隅にダミーリー
ド６が設けてあり、該ダミーリード６はその先端を後述
する方形環状を成すロウ材５の各隅部Ｂ上に載置するこ
とによって外部リード端子３を金属層２にロウ付は固着
するためにロウ材５を加熱溶融させた際、ロウ材５の隅
部Ｂのものが外部リード端子３に過多に溶融付着しない
よう吸着する作用を為す。 。
ド６が設けてあり、該ダミーリード６はその先端を後述
する方形環状を成すロウ材５の各隅部Ｂ上に載置するこ
とによって外部リード端子３を金属層２にロウ付は固着
するためにロウ材５を加熱溶融させた際、ロウ材５の隅
部Ｂのものが外部リード端子３に過多に溶融付着しない
よう吸着する作用を為す。 。
尚、前記外部リード端子３、リードフレーム４及びダミ
ーリード６はコバール等の金属板を従来周知の金属打抜
き加工法により打抜くことによって形成される。
ーリード６はコバール等の金属板を従来周知の金属打抜
き加工法により打抜くことによって形成される。
また前記ロウ材５は銀、銀−銅合金（恨ロウ）、スズ−
鉛合金（半田）等の金属から成り、絶縁基体１の上面に
設けた金属層２上にリードフレーム４に設けた外部リー
ド端子３をロウ付は固着する作用を為す。
鉛合金（半田）等の金属から成り、絶縁基体１の上面に
設けた金属層２上にリードフレーム４に設けた外部リー
ド端子３をロウ付は固着する作用を為す。
前記ロウ材５は銀−銅合金（銀ロウ）等の金属板を従来
周知の金属打抜き加工法により打抜くことによって方形
環状に形成される。
周知の金属打抜き加工法により打抜くことによって方形
環状に形成される。
次に第２図及び第３図に示すように絶縁基体ｌ、ロウ材
５及びリードフレーム４をカーボンから成る治具（不図
示）内に装填し、絶縁基体１上にロウ材５及びリードフ
レーム４を載置するとともに絶縁基体１に形成した各金
属層２にリードフレーム４に設けた各外部リード端子３
が銀ロウ等のロウ材５を介して正確に対応するよう、ま
たリードフレーム４に設けたダミーリード６がロウ材５
の各隅部Ｂに載置するようロウ材５及びリードフレーム
４の位置決めを行う。
５及びリードフレーム４をカーボンから成る治具（不図
示）内に装填し、絶縁基体１上にロウ材５及びリードフ
レーム４を載置するとともに絶縁基体１に形成した各金
属層２にリードフレーム４に設けた各外部リード端子３
が銀ロウ等のロウ材５を介して正確に対応するよう、ま
たリードフレーム４に設けたダミーリード６がロウ材５
の各隅部Ｂに載置するようロウ材５及びリードフレーム
４の位置決めを行う。
かかる位置決めされた絶縁基体１、ロウ材５及びリード
フレーム４は次に約９００℃に加熱された炉中に通され
、絶縁基体１の各金属層２とリードフレーム４に設けた
各外部リード端子３とをその間に配したロウ材５を溶融
させることによってロウ付は固着する。この場合、ロウ
材５の隅部Ｂはダミーリード６に溶融付着し、リードフ
レーム４の各辺に設けた外部リード端子３のうち各通雨
端部に位置するものに溶融付着することはなく、該リー
ドフレームの各通雨端部に位置する外部リード端子にロ
ウ材量の過多によるロウ付は強度の低下が生じることは
ない。
フレーム４は次に約９００℃に加熱された炉中に通され
、絶縁基体１の各金属層２とリードフレーム４に設けた
各外部リード端子３とをその間に配したロウ材５を溶融
させることによってロウ付は固着する。この場合、ロウ
材５の隅部Ｂはダミーリード６に溶融付着し、リードフ
レーム４の各辺に設けた外部リード端子３のうち各通雨
端部に位置するものに溶融付着することはなく、該リー
ドフレームの各通雨端部に位置する外部リード端子にロ
ウ材量の過多によるロウ付は強度の低下が生じることは
ない。
そして、最後に絶縁基体１の各金属層２にロウ付けされ
た各外部リード端子３を第２図に示す切断線Ｃに沿って
切断し、リードフレーム４を分離除去することよって半
導体素子収納用パフケージが製作される。
た各外部リード端子３を第２図に示す切断線Ｃに沿って
切断し、リードフレーム４を分離除去することよって半
導体素子収納用パフケージが製作される。
尚、この時ダミーリード６もリードフレーム４と同様に
除去される。
除去される。
本発明の半導体素子収納用パッケージの製造法によれば
、複数個の外部リード端子を有するリードフレームにダ
ミーリードを設け、該ダミーリードを方形環状の口□つ
材の各隅部にｆ２置させるようになしたことから外部リ
ード端子を金属層にロウ付は固着するためにロウ材を加
熱溶融させた際、ロウ材の隅部はダミーリードに溶融付
着して外部リード端子には付着しなくなり、その結果、
すべての外部リード端子と金属層との間に介在する口
′つ材の量をロウ付は強度を大となす所定子とし
て外部リード端子を強固にロウ付は固着することが可能
となる。
、複数個の外部リード端子を有するリードフレームにダ
ミーリードを設け、該ダミーリードを方形環状の口□つ
材の各隅部にｆ２置させるようになしたことから外部リ
ード端子を金属層にロウ付は固着するためにロウ材を加
熱溶融させた際、ロウ材の隅部はダミーリードに溶融付
着して外部リード端子には付着しなくなり、その結果、
すべての外部リード端子と金属層との間に介在する口
′つ材の量をロウ付は強度を大となす所定子とし
て外部リード端子を強固にロウ付は固着することが可能
となる。
第１図は本発明の半通体素子収納用パッケージの製造法
を説明するための分解斜視図、第２図は第１図の半導体
素子収納用パッケージの組立て状態を示す平面図、第３
図は第２図の断面図、第４図は従来の半４体素子の収納
用パッケージの断面図、第５図は第４図のパッケージの
製造法を説明するための分解斜視図である。
を説明するための分解斜視図、第２図は第１図の半導体
素子収納用パッケージの組立て状態を示す平面図、第３
図は第２図の断面図、第４図は従来の半４体素子の収納
用パッケージの断面図、第５図は第４図のパッケージの
製造法を説明するための分解斜視図である。
Claims (1)
- 【特許請求の範囲】 内部に半導体素子を収納するための空所を有し、かつ上
面もしくは下面の周縁部に複数個の金属層が被着形成さ
れた方形状の絶縁容器を準備し、複数個の外部リード端
子及びダミーリードを備えたリードフレームを方形環状
のロウ材を介して前記絶縁容器上に載置し、各外部リー
ド端子をこれに対応する各金属層に、またダミーリード
を方形状環状のロウ材の各隅部に位置合わせし、次いで
、前記ロウ材を加熱溶融させ、各外部リード端子をそれ
に対応する各金属層上に固着し、その後、前記各外部リ
ード端子をリードフレームより切断し、該リードフレー
ムを除去する ことを特徴とする半導体素子収納用パッケージの製造法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61166464A JPH0789577B2 (ja) | 1986-07-14 | 1986-07-14 | 半導体素子収納用パツケ−ジの製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61166464A JPH0789577B2 (ja) | 1986-07-14 | 1986-07-14 | 半導体素子収納用パツケ−ジの製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6320858A true JPS6320858A (ja) | 1988-01-28 |
| JPH0789577B2 JPH0789577B2 (ja) | 1995-09-27 |
Family
ID=15831882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61166464A Expired - Lifetime JPH0789577B2 (ja) | 1986-07-14 | 1986-07-14 | 半導体素子収納用パツケ−ジの製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789577B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58188142A (ja) * | 1982-04-28 | 1983-11-02 | Hitachi Ltd | セラミック基板のリードろう接方法 |
| JPS59139658A (ja) * | 1983-12-02 | 1984-08-10 | Hitachi Ltd | 電子回路装置 |
| JPS59141256A (ja) * | 1983-02-02 | 1984-08-13 | Hitachi Ltd | リ−ドフレ−ムのろう付け方法 |
-
1986
- 1986-07-14 JP JP61166464A patent/JPH0789577B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58188142A (ja) * | 1982-04-28 | 1983-11-02 | Hitachi Ltd | セラミック基板のリードろう接方法 |
| JPS59141256A (ja) * | 1983-02-02 | 1984-08-13 | Hitachi Ltd | リ−ドフレ−ムのろう付け方法 |
| JPS59139658A (ja) * | 1983-12-02 | 1984-08-10 | Hitachi Ltd | 電子回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0789577B2 (ja) | 1995-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03196664A (ja) | 半導体素子収納用パッケージ | |
| JPS6320858A (ja) | 半導体素子収納用パツケ−ジの製造法 | |
| JP2750248B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176250B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0645468A (ja) | 電子部品収納用パッケージ | |
| JP2690666B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3318453B2 (ja) | 電子部品収納用パッケージ | |
| JPH06163788A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPS62290156A (ja) | 半導体素子収納用パツケ−ジの製造法 | |
| JP2678489B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2962924B2 (ja) | 電子部品収納用パッケージ | |
| JPH05275608A (ja) | 半導体素子収納用パッケージ | |
| JP3020743B2 (ja) | リードフレーム | |
| JP2912779B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPS598361Y2 (ja) | Ｉｃパツケ−ジ | |
| JP2849869B2 (ja) | 半導体素子収納用パッケージ | |
| JP3318452B2 (ja) | 電子部品収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3441170B2 (ja) | 配線基板 | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JP2703482B2 (ja) | 配線基板 | |
| JP2724083B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |