JPS63209219A - 双方向性インタ−フエイス回路 - Google Patents
双方向性インタ−フエイス回路Info
- Publication number
- JPS63209219A JPS63209219A JP62043352A JP4335287A JPS63209219A JP S63209219 A JPS63209219 A JP S63209219A JP 62043352 A JP62043352 A JP 62043352A JP 4335287 A JP4335287 A JP 4335287A JP S63209219 A JPS63209219 A JP S63209219A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- data
- output
- voltage amplitude
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 title claims description 3
- 239000000872 buffer Substances 0.000 claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Bidirectional Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はインターフェイス回路に関し、特に異電源で駆
動される複数の集積回路のデータ転送を、電圧変換回路
を用いる事によって双方向で行なうインターフェイス回
路に関する。
動される複数の集積回路のデータ転送を、電圧変換回路
を用いる事によって双方向で行なうインターフェイス回
路に関する。
従来、この種のインターフェイス回路は、第３図に示す
様にＩ１０端子を二つ組み合わせ、■／Ｏコントロール
端子３０３により、３０２で示すＩ１０端子からデータ
を取り込み、３０１で示すＩ／′０端子からそのデータ
を出力するか、又は３０１を入力端子として、３０２よ
りデータを出力するかを選択する様になっていた。尚、
３０１゜３０２．３０３及び集積回路の論理レベルは同
一である。
様にＩ１０端子を二つ組み合わせ、■／Ｏコントロール
端子３０３により、３０２で示すＩ１０端子からデータ
を取り込み、３０１で示すＩ／′０端子からそのデータ
を出力するか、又は３０１を入力端子として、３０２よ
りデータを出力するかを選択する様になっていた。尚、
３０１゜３０２．３０３及び集積回路の論理レベルは同
一である。
これを何段か積み重さねて第４図に示ず様に、４０１．
４０２の端子によって４０４から４０３へデータを転送
するか、又は４０３から４０４にデータを転送するかを
選択できる事を利用し、マイクロコンピュータのＲＯＭ
、ＲＡＭとデータ・バスとのインターフェイス用に用い
られる等の従来技術がある。
４０２の端子によって４０４から４０３へデータを転送
するか、又は４０３から４０４にデータを転送するかを
選択できる事を利用し、マイクロコンピュータのＲＯＭ
、ＲＡＭとデータ・バスとのインターフェイス用に用い
られる等の従来技術がある。
上述した従来のインターフェイス回路は、自身の回路の
論理レベルを集積回路の論理レベルと同一にし、コント
ロール信号によって１．１０切り替えを行ない、複数の
集積回路間のデータのやりとりを行っている為、異電源
をもつ複数の集積回路間のデータ転送を双方向で行なう
事が不可能であるという欠点がある。
論理レベルを集積回路の論理レベルと同一にし、コント
ロール信号によって１．１０切り替えを行ない、複数の
集積回路間のデータのやりとりを行っている為、異電源
をもつ複数の集積回路間のデータ転送を双方向で行なう
事が不可能であるという欠点がある。
本発明のインターフェイス回路は、第１の電圧振幅系に
出力する第１の出力バッファーと、第２の電圧振幅系に
出力する第２の出力バッファーと、第１の電圧振幅を第
２の電圧振幅に変換する第２のレベルシフターと、第２
の電圧振幅を第１の電圧振幅に変換する第１のレベルシ
フターとを備え、第１．第２の出力バッファー出力は各
々第２、第１のレベルシフター人力に接続し、これら出
力バッファーによって第１．第２のＩ１０切替えを行な
う機構を有する為、異電源電圧間のインターフェイスを
双方向にて行なう事が可能である。
出力する第１の出力バッファーと、第２の電圧振幅系に
出力する第２の出力バッファーと、第１の電圧振幅を第
２の電圧振幅に変換する第２のレベルシフターと、第２
の電圧振幅を第１の電圧振幅に変換する第１のレベルシ
フターとを備え、第１．第２の出力バッファー出力は各
々第２、第１のレベルシフター人力に接続し、これら出
力バッファーによって第１．第２のＩ１０切替えを行な
う機構を有する為、異電源電圧間のインターフェイスを
双方向にて行なう事が可能である。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示す回路図である。１
０１はある電圧振幅系（論理振幅）を持つ集積回路と、
データの受は渡しを行なう為の入出力端子（以下Ｉ１０
端子とする）である。１０２は１０１と異なった電圧振
幅系を持つ集積回路と、データの受は渡しを行なうＩ１
０端子である。
０１はある電圧振幅系（論理振幅）を持つ集積回路と、
データの受は渡しを行なう為の入出力端子（以下Ｉ１０
端子とする）である。１０２は１０１と異なった電圧振
幅系を持つ集積回路と、データの受は渡しを行なうＩ１
０端子である。
１０４は１０１に接続する集積回路と同一の電源電位を
与える端子であり、１０５は１０２に接続する集積回路
と同一の電源電位を与える端子である。１０６はグラン
ドである。１０３はＩ１０コントロール端子である。こ
の第１の実施例は、低電源電圧をクランド・レベル共通
にした場合の例である。
与える端子であり、１０５は１０２に接続する集積回路
と同一の電源電位を与える端子である。１０６はグラン
ドである。１０３はＩ１０コントロール端子である。こ
の第１の実施例は、低電源電圧をクランド・レベル共通
にした場合の例である。
Ｉ１０端子１０１の第１の電圧振幅系集積回路（例えば
３Ｖ系）を接続し、Ｉ１０端子１０２に第２の電圧振幅
系集積回路（例えば５■系）を接続する。Ｉ１０コント
ロール端子１０３にグランド・レベルを設定した場合、
Ｉ１０端子１０２は入力Ｉ１０端子１０１は、出力端子
となる。Ｉ１０端子１０１から入力した第２の電圧振幅
であるデータはレベル・シフター２を介して第１の電圧
振幅に変換され、出力バッファ−１を通って■１０端子
１０１から第１の電圧振幅系集積回路へ出力される。Ｉ
１０コントロール端子１０３に第２の電圧振幅系の電源
電圧］０５と同一のレベルを設定した場合は、Ｉ１０端
子１０１が入力端子となり、第１の電圧振幅であるデー
タは、第２の電圧振幅に変換されてＩ１０端子１０２は
出力端子に設定されているので、出力バッファ−５から
Ｉ１０端子１０２に接続した第２の電圧振幅系集積回路
へ出力される。
３Ｖ系）を接続し、Ｉ１０端子１０２に第２の電圧振幅
系集積回路（例えば５■系）を接続する。Ｉ１０コント
ロール端子１０３にグランド・レベルを設定した場合、
Ｉ１０端子１０２は入力Ｉ１０端子１０１は、出力端子
となる。Ｉ１０端子１０１から入力した第２の電圧振幅
であるデータはレベル・シフター２を介して第１の電圧
振幅に変換され、出力バッファ−１を通って■１０端子
１０１から第１の電圧振幅系集積回路へ出力される。Ｉ
１０コントロール端子１０３に第２の電圧振幅系の電源
電圧］０５と同一のレベルを設定した場合は、Ｉ１０端
子１０１が入力端子となり、第１の電圧振幅であるデー
タは、第２の電圧振幅に変換されてＩ１０端子１０２は
出力端子に設定されているので、出力バッファ−５から
Ｉ１０端子１０２に接続した第２の電圧振幅系集積回路
へ出力される。
次に具体的に動作を説明する。１１０コントロール端子
１０３へ与えられるコントロール信号をグランド・レベ
ルに設定し、Ｉ１０端子１０２を入力、Ｉ１０端子１０
１を出力とする。このコントロール信号は、出力バッフ
ァ−５のＮＡＮＤゲートイーおよびインバータＧ９を介
してＮＯＲゲ）Ｇｔｏに入力され、これらイー）Ｑ８
、Ｇｉｏの出力により、Ｐ形ＦＥＴＱ、５、Ｎ形ＦＥＴ
ＱＩ６をＯＦＦ状態にするとともに、レベルシフター３
のインバータＧ６およびＮ形ＦＥＴＱ１ｏに入力されＰ
形ＦＥＴＱ７．Ｑ９Ｎ形ＦＥＴＱｇ、Ｑｌｏによって電
圧振幅が変換され、出力バッファ−］のＮ６一 ＯＲゲートＧ３およびインバータＧ２を介してＮＡＮＤ
ゲートＧ１へ与えられる。一方、Ｉ１０端子１０２より
入力されたデータは、レベルシラター２のインバータＧ
５およびＮ形ＦＥＴＱ６に入力されＰ形ＦＥＴＱ３ 、
Ｇ５、Ｇ６に入力されＰ形ＦＥＴＱ３ 、Ｇ５ 、Ｎ形
ＦＥＴＱ４．Ｇ６により電圧振幅が変換され、出力バッ
ファ−１のコントロール信号によりゲートＯＮとなって
いるＮＡＮＤゲートイー、およびＮＯＲゲーイー３を経
て出力用Ｐ形Ｆ Ｅ Ｔ Ｑ １およびＮ形ＦＥＴＱ２
に与えられこれらＦＥＴＱｌ、Ｇ２から第１の電圧振幅
系のデータとしてＩ１０端子１０１へ出力される。
１０３へ与えられるコントロール信号をグランド・レベ
ルに設定し、Ｉ１０端子１０２を入力、Ｉ１０端子１０
１を出力とする。このコントロール信号は、出力バッフ
ァ−５のＮＡＮＤゲートイーおよびインバータＧ９を介
してＮＯＲゲ）Ｇｔｏに入力され、これらイー）Ｑ８
、Ｇｉｏの出力により、Ｐ形ＦＥＴＱ、５、Ｎ形ＦＥＴ
ＱＩ６をＯＦＦ状態にするとともに、レベルシフター３
のインバータＧ６およびＮ形ＦＥＴＱ１ｏに入力されＰ
形ＦＥＴＱ７．Ｑ９Ｎ形ＦＥＴＱｇ、Ｑｌｏによって電
圧振幅が変換され、出力バッファ−］のＮ６一 ＯＲゲートＧ３およびインバータＧ２を介してＮＡＮＤ
ゲートＧ１へ与えられる。一方、Ｉ１０端子１０２より
入力されたデータは、レベルシラター２のインバータＧ
５およびＮ形ＦＥＴＱ６に入力されＰ形ＦＥＴＱ３ 、
Ｇ５、Ｇ６に入力されＰ形ＦＥＴＱ３ 、Ｇ５ 、Ｎ形
ＦＥＴＱ４．Ｇ６により電圧振幅が変換され、出力バッ
ファ−１のコントロール信号によりゲートＯＮとなって
いるＮＡＮＤゲートイー、およびＮＯＲゲーイー３を経
て出力用Ｐ形Ｆ Ｅ Ｔ Ｑ １およびＮ形ＦＥＴＱ２
に与えられこれらＦＥＴＱｌ、Ｇ２から第１の電圧振幅
系のデータとしてＩ１０端子１０１へ出力される。
Ｉ１０端子１０１からデータ入力し、Ｉ１０端子１０２
ヘデータを出力する場合は、Ｉ１０コントロール信号を
ハイレベルとすることにより、出力バッファ−１がＯＦ
Ｆのとなり、出力バッファー５がＯＮの状態になる。そ
の結果、データの流れは前述と逆に電圧振幅変換されて
入出力される。
ヘデータを出力する場合は、Ｉ１０コントロール信号を
ハイレベルとすることにより、出力バッファ−１がＯＦ
Ｆのとなり、出力バッファー５がＯＮの状態になる。そ
の結果、データの流れは前述と逆に電圧振幅変換されて
入出力される。
次に第２の実施例を第２図に示す。第１の実施例に比べ
て高電源電位２０６をグランド・レベルとした例である
。動作は第１図を用いて述べた場合と動作電位がマイナ
ス電位であるだけで、機能は全く同一である。なお、２
０１は第１のＩ１０端子、２０２は第２のＩ１０端子、
２０３はコントロール端子を示し、２１および２５は出
力バッファー、２２〜２４はレベルシフターをそれぞれ
示す。２０４は第１の電圧振幅系のマイナス電源端子、
２０５は第２の電圧振幅系のマイナス電源端子を示す。
て高電源電位２０６をグランド・レベルとした例である
。動作は第１図を用いて述べた場合と動作電位がマイナ
ス電位であるだけで、機能は全く同一である。なお、２
０１は第１のＩ１０端子、２０２は第２のＩ１０端子、
２０３はコントロール端子を示し、２１および２５は出
力バッファー、２２〜２４はレベルシフターをそれぞれ
示す。２０４は第１の電圧振幅系のマイナス電源端子、
２０５は第２の電圧振幅系のマイナス電源端子を示す。
以上説明した様に本発明は異なる電源電位の複数の集積
回路と、本発明のインターフェイス回路を接続し、Ｉ１
０コントロール端子にて出力端子を設定する事により、
あるレベルの論理レベルを他の論理レベルに双方向性を
持ってデータを変換できる効果がある。又、二つのレベ
ルシフターと、Ｉ１０切替コントロールも行なう二つの
出力バッファーによって二つのＩ１０端子は任意の異電
源電圧系に接続可能である。例えば、あるＩ１０端子側
には、もう片方のＩ１０端子に接続する電圧振幅系より
、低い電圧振幅系を接続しなければならないという様な
異電源電圧に対する各々の■１０端子の接続条件を考慮
しなくて良いという効果がある。
回路と、本発明のインターフェイス回路を接続し、Ｉ１
０コントロール端子にて出力端子を設定する事により、
あるレベルの論理レベルを他の論理レベルに双方向性を
持ってデータを変換できる効果がある。又、二つのレベ
ルシフターと、Ｉ１０切替コントロールも行なう二つの
出力バッファーによって二つのＩ１０端子は任意の異電
源電圧系に接続可能である。例えば、あるＩ１０端子側
には、もう片方のＩ１０端子に接続する電圧振幅系より
、低い電圧振幅系を接続しなければならないという様な
異電源電圧に対する各々の■１０端子の接続条件を考慮
しなくて良いという効果がある。
第１図は本発明の第１の実施例を示す回路図、第２図は
本発明の第２の実施例を示ず回路図、第３図は従来のイ
ンターフェイス回路の例を示す図、第４図は従来のイン
ターフェイス回路を積み重ねて、複数の集積回路のデー
タを双方向に転送するブロック図である。 １．５，１１．１５は出力バッファ−１２，３゜４．１
２，１３．１４はレベルシフター、１０１゜２０１は第
１の電圧振幅系集積回路とのＩ１０端子、１０２，２０
２は第２の電圧振幅系集積回路と（７１１１０端子、１
０３’、２０３はコントロール端子で１０４は第１の電
圧振幅系の＋側電源端子、１０５は第２の電圧振幅系の
＋側電源端子、１０６はグランド・レベル、２０４は第
１の電圧振幅系の一側電源端子、２０５は第２の電圧振
幅系の一側電源端子、２０６はグランド・レベル、３０
１．３０２は同電源電位である集積回路に接続されるＩ
１０端子、３０３はコントロール端子。
本発明の第２の実施例を示ず回路図、第３図は従来のイ
ンターフェイス回路の例を示す図、第４図は従来のイン
ターフェイス回路を積み重ねて、複数の集積回路のデー
タを双方向に転送するブロック図である。 １．５，１１．１５は出力バッファ−１２，３゜４．１
２，１３．１４はレベルシフター、１０１゜２０１は第
１の電圧振幅系集積回路とのＩ１０端子、１０２，２０
２は第２の電圧振幅系集積回路と（７１１１０端子、１
０３’、２０３はコントロール端子で１０４は第１の電
圧振幅系の＋側電源端子、１０５は第２の電圧振幅系の
＋側電源端子、１０６はグランド・レベル、２０４は第
１の電圧振幅系の一側電源端子、２０５は第２の電圧振
幅系の一側電源端子、２０６はグランド・レベル、３０
１．３０２は同電源電位である集積回路に接続されるＩ
１０端子、３０３はコントロール端子。
Claims (1)
- 複数の集積回路間のインターフェイスを行なう回路にお
いて、第１の電圧振幅系の集積回路に入力もしくは出力
する第１の入出力端子に出力が接続されレベル変換され
たデータをレベル変換されたコントロール信号に従って
出力する第１の出力バッファーと、第２の電圧振幅系の
集積回路に入力もしくは出力する第２の入出力端子に出
力が接続されレベル変換されたデータを外部より入力さ
れたコントロール信号に従って出力する第２の出力バッ
ファーと、前記第２の入出力端子に接続され前記第２の
電圧振幅系の集積回路より入力されたデータをレベル変
換し前記第１の出力バッファーに入力する第１のレベル
シフタと、前記第１の入出力端子に接続され前記第１の
電圧振幅系の集積回路より入力されたデータをレベル変
換し前記第２の出力バッファーに入力する第２のレベル
シフタと、前記外部より入力されたコントロール信号を
レベル変換し前記第１の出力バッファーのコントロール
信号とする第３のレベルシフタとを含み、前記コントロ
ール信号に従つて前記第１および第２の出力バッファー
の出力状態を切り換え、異電圧振幅系集積回路間の論理
インターフェイスを行なうことを特徴とする双方向性イ
ンターフェイス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62043352A JPS63209219A (ja) | 1987-02-25 | 1987-02-25 | 双方向性インタ−フエイス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62043352A JPS63209219A (ja) | 1987-02-25 | 1987-02-25 | 双方向性インタ−フエイス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63209219A true JPS63209219A (ja) | 1988-08-30 |
Family
ID=12661460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62043352A Pending JPS63209219A (ja) | 1987-02-25 | 1987-02-25 | 双方向性インタ−フエイス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63209219A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623611A (en) * | 1993-08-06 | 1997-04-22 | Brother Kogyo Kabushiki Kaisha | Data processing apparatus having a bidirectional interface with receiving buffers, three-state buffers, and enable terminals for automatically switching the direction of data transmission and reception |
| JP2006100963A (ja) * | 2004-09-28 | 2006-04-13 | Mitsumi Electric Co Ltd | 送受信回路 |
| WO2010053005A1 (ja) * | 2008-11-06 | 2010-05-14 | ミツミ電機株式会社 | 通信装置及び通信装置を内蔵する電池パック |
-
1987
- 1987-02-25 JP JP62043352A patent/JPS63209219A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623611A (en) * | 1993-08-06 | 1997-04-22 | Brother Kogyo Kabushiki Kaisha | Data processing apparatus having a bidirectional interface with receiving buffers, three-state buffers, and enable terminals for automatically switching the direction of data transmission and reception |
| JP2006100963A (ja) * | 2004-09-28 | 2006-04-13 | Mitsumi Electric Co Ltd | 送受信回路 |
| WO2010053005A1 (ja) * | 2008-11-06 | 2010-05-14 | ミツミ電機株式会社 | 通信装置及び通信装置を内蔵する電池パック |
| JP2010114687A (ja) * | 2008-11-06 | 2010-05-20 | Mitsumi Electric Co Ltd | 通信装置及びそれを内蔵する電池パック |
| US8232837B2 (en) | 2008-11-06 | 2012-07-31 | Mitsumi Electric Co., Ltd. | Communication device and battery pack containing communication device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358773B2 (en) | Signal level conversion circuit | |
| US6246398B1 (en) | Application specific integrated circuit (ASIC) for driving an external display device | |
| US4912345A (en) | Programmable summing functions for programmable logic devices | |
| JPS63209219A (ja) | 双方向性インタ−フエイス回路 | |
| JP2004247846A (ja) | 信号レベル変換回路 | |
| CN213817724U (zh) | 驱动芯片及驱动系统 | |
| JPS63209218A (ja) | 双方向性インタ−フエイス回路 | |
| JPH05167364A (ja) | 半導体回路 | |
| JPS6016984Y2 (ja) | インタフエイス回路 | |
| JPH04123217A (ja) | 外部端子の状態切換回路 | |
| JPH06291638A (ja) | 半導体装置 | |
| US6292026B1 (en) | Semiconductor device and electronic apparatus using the same | |
| JPH0355913A (ja) | 出力バッファ回路 | |
| JP2855796B2 (ja) | 半導体出力回路 | |
| JP2760732B2 (ja) | Ｅｃｌ出力バッファ回路 | |
| JPH06232349A (ja) | 半導体集積回路 | |
| JPH02119424A (ja) | 双方向バッファ回路 | |
| CN114974158A (zh) | 电压转换电路、显示驱动芯片、显示设备和信息处理装置 | |
| JPH03272219A (ja) | バス駆動回路 | |
| JPH05274257A (ja) | マイクロコンピュータ | |
| JPH0621800A (ja) | 信号レベル変換回路 | |
| JPH04191683A (ja) | 半導体集積回路 | |
| JPS6334953A (ja) | 半導体集積回路 | |
| JPS63299518A (ja) | ２値−３値変換回路 | |
| JPH0422320B2 (ja) |