JPS63209311A - 増幅装置 - Google Patents
増幅装置Info
- Publication number
- JPS63209311A JPS63209311A JP62043446A JP4344687A JPS63209311A JP S63209311 A JPS63209311 A JP S63209311A JP 62043446 A JP62043446 A JP 62043446A JP 4344687 A JP4344687 A JP 4344687A JP S63209311 A JPS63209311 A JP S63209311A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output signal
- signal
- bias current
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、例えば計測器で用いられる増幅装置に関する
ものである。
ものである。
（従来の技術）
従来、計測器で用いられる増幅装置は、高精度で温度ド
リフトが小さく、経年変化も少ない増幅器、コンデンサ
、抵抗などの回路部品で構成されていた。
リフトが小さく、経年変化も少ない増幅器、コンデンサ
、抵抗などの回路部品で構成されていた。
このために、回路のコストが高くなるという欠点があっ
た。
た。
これに対し、マイクロプロセッサを用いて回路か一
部品のコストを下げるようにした増幅装置φ実用化され
ている。
ている。
第５図は、このような装置の一例を示すブロック図であ
る。第５図において、１は測定信号Ｅｓを出力する信号
源であり、その出力信号Ｅｓは抵抗値がＲｓの信号源抵
抗２および抵抗値がＲ９の装置の内部抵抗３との直列回
路を介してマルチプレクサ５に加えられている。４はフ
ルスケール電圧ＦＳを出力する基準電圧源であり、その
出力信号「Ｓも接地電圧Ｚとともにマルチプレクサ５に
加えられている。マルチプレクサ５の出力信号は増幅器
６に加えられ、増幅器６の出力信号はＡ／Ｄ変換器７に
加えられてデジタル信号に変換された後マイクロプロセ
ッサ８に加えられる。マイクロプロセッサ８はマルチプ
レクサ５を切換制御し、増幅器６にマルチプレクサ５に
加えられているいずれかの電圧Ｅｓ、ＦＳまたは２を選
択的に加える。
る。第５図において、１は測定信号Ｅｓを出力する信号
源であり、その出力信号Ｅｓは抵抗値がＲｓの信号源抵
抗２および抵抗値がＲ９の装置の内部抵抗３との直列回
路を介してマルチプレクサ５に加えられている。４はフ
ルスケール電圧ＦＳを出力する基準電圧源であり、その
出力信号「Ｓも接地電圧Ｚとともにマルチプレクサ５に
加えられている。マルチプレクサ５の出力信号は増幅器
６に加えられ、増幅器６の出力信号はＡ／Ｄ変換器７に
加えられてデジタル信号に変換された後マイクロプロセ
ッサ８に加えられる。マイクロプロセッサ８はマルチプ
レクサ５を切換制御し、増幅器６にマルチプレクサ５に
加えられているいずれかの電圧Ｅｓ、ＦＳまたは２を選
択的に加える。
このような構成において、フルスケール電圧ＦＳと接地
電圧Ｚを測定することにより増幅器６および△／Ｄ変換
器７を含む特性が校正できて特性補償できることから、
回路部品として精度、温疫特性、経年変化などが多少大
きなものを用いても精度の高い測定を行うことができる
。
電圧Ｚを測定することにより増幅器６および△／Ｄ変換
器７を含む特性が校正できて特性補償できることから、
回路部品として精度、温疫特性、経年変化などが多少大
きなものを用いても精度の高い測定を行うことができる
。
（発明が解決しようとする問題点）
しかし、このような装置の増幅器６にはバイアス電流Ｉ
ｓが存在することから、測定信＠Ｅｓの測定時における
マルチプレクサ５の出力信号Ｖ。
ｓが存在することから、測定信＠Ｅｓの測定時における
マルチプレクサ５の出力信号Ｖ。
は、
ｉ ＝Ｅｓ ＋ （ＲＬ＋Ｒｓ ） Ｉａ −
（１）になり、バイアス電流Ｉｓに起因する誤差を含む
ことになる。
（１）になり、バイアス電流Ｉｓに起因する誤差を含む
ことになる。
本発明は、このような点に着目したものであって、その
目的は、比較的簡単な回路構成で増幅器のバイアス電流
に起因する誤差の影響を除去して高精度の測定が行える
増幅装置を提供することにある。
目的は、比較的簡単な回路構成で増幅器のバイアス電流
に起因する誤差の影響を除去して高精度の測定が行える
増幅装置を提供することにある。
（問題点を解決するための手段）
本発明の増幅装置は、
増幅器の入力信号として、測定信号の外に、接地信号を
直接および抵抗を介して間接的に加える入力切換手段と
、 これら接地信号の直接入力に対応した出力信号と間接入
力に対応した出力信号および間接入力の抵抗値に基づい
て増幅器のバイアス電流を求め、このバイアス電流に基
づいて測定信号に対応した出力信号にバイアス電流によ
る誤差を補正するための演算を施す演算手段、 とを設けたことを特徴とする。
直接および抵抗を介して間接的に加える入力切換手段と
、 これら接地信号の直接入力に対応した出力信号と間接入
力に対応した出力信号および間接入力の抵抗値に基づい
て増幅器のバイアス電流を求め、このバイアス電流に基
づいて測定信号に対応した出力信号にバイアス電流によ
る誤差を補正するための演算を施す演算手段、 とを設けたことを特徴とする。
（実施例）
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は、本発明の一実施例を示すブロック図である。
第１図において、９は接地電圧Ｚとマルチプレクサ５の
入力端子との間に接続された抵抗であり、その抵抗値を
ＲＢとする。
入力端子との間に接続された抵抗であり、その抵抗値を
ＲＢとする。
このように構成された装置の動作について説明する。
まず、マルチプレクサ５で直接接地電圧Ｚを選択し、そ
の測定値をＡ／Ｄ変換して得られた値をＶｚとする。次
に、マルチプレクサ５で抵抗９を介して接地電圧Ｚを選
択し、その測定値をＡ／Ｄ変換して得られた値をＶＲと
する。ここで、増幅器６のバイアス電流をＩｓとすると
、 ＶＲ＝Ｖｚ ＋ Ｉｓ −Ｒｅ の関係が成立することから、 Ｉｓ ＝ （ＶＲ−Ｖｚ ） ／Ｒｅ −
（２）となる。一方、マルチプレクサ５で測定信号Ｅｓ
を選択し、その測定値をＡ／Ｄ変換して得られた値をＶ
Ｍとすると、 ＶＭ ＝Ｅｓ ＋ （Ｒｓ ＋ＲＬ） ・Ｉｓ ＋Ｖｚ
の関係が成立することから、 Ｅｓ ＝Ｖｒｙ −Ｖｚ −（Ｒｓ ＋Ｒｉ ） （
ＶＲ−Ｖｚ）／Ｒｓ・・・（３） となる。
の測定値をＡ／Ｄ変換して得られた値をＶｚとする。次
に、マルチプレクサ５で抵抗９を介して接地電圧Ｚを選
択し、その測定値をＡ／Ｄ変換して得られた値をＶＲと
する。ここで、増幅器６のバイアス電流をＩｓとすると
、 ＶＲ＝Ｖｚ ＋ Ｉｓ −Ｒｅ の関係が成立することから、 Ｉｓ ＝ （ＶＲ−Ｖｚ ） ／Ｒｅ −
（２）となる。一方、マルチプレクサ５で測定信号Ｅｓ
を選択し、その測定値をＡ／Ｄ変換して得られた値をＶ
Ｍとすると、 ＶＭ ＝Ｅｓ ＋ （Ｒｓ ＋ＲＬ） ・Ｉｓ ＋Ｖｚ
の関係が成立することから、 Ｅｓ ＝Ｖｒｙ −Ｖｚ −（Ｒｓ ＋Ｒｉ ） （
ＶＲ−Ｖｚ）／Ｒｓ・・・（３） となる。
この（３）式は、信号源抵抗２の抵抗値Ｒｓが既知なら
ばバイアス電流Ｉｓの影響を完全に補正できることを示
しているが、実際には抵抗値Ｒｓは未知である。しかし
、Ｒ８ｍａＸを規定し、ＲＬ＝ ｎ−Ｒ５ｍａｘ
＝（４）として、 ＥｓキＶＭ −Ｖｚ −（ＶＲ−Ｖｚ ） Ｒｉ ／Ｒ
ｅ・・・（５） として校正することにより、バイアス電流ＩＱの影響を
校正しない場合に比べてほぼ１／ｎに軽減することがで
きる。なお、これら一連の演算処理は、マイクロプロセ
ッサ８で行う。
ばバイアス電流Ｉｓの影響を完全に補正できることを示
しているが、実際には抵抗値Ｒｓは未知である。しかし
、Ｒ８ｍａＸを規定し、ＲＬ＝ ｎ−Ｒ５ｍａｘ
＝（４）として、 ＥｓキＶＭ −Ｖｚ −（ＶＲ−Ｖｚ ） Ｒｉ ／Ｒ
ｅ・・・（５） として校正することにより、バイアス電流ＩＱの影響を
校正しない場合に比べてほぼ１／ｎに軽減することがで
きる。なお、これら一連の演算処理は、マイクロプロセ
ッサ８で行う。
第２図は本発明の他の一実施例を示すブロック図であり
、第１図と同一部分には同一符号を付けている。第２図
において、１０は第１のスイッチであり、測定信号Ｍの
外に、接地電圧Ｚを直接または抵抗９を介してＲとして
間接的に第１の増幅器１１に切換出力する。１２は第２
のスイッチであり、 第１のスイッチ１０と同様に測定信＠Ｍの外に、接地電
圧Ｚを直接または抵抗９を介してＲとして間接的に第２
の増幅器１３に切換出力する。１４は第１の増幅器１１
の出力端子に接続された第１のフィルタ、１５は第２の
増幅器１３の出力端子に接続された第２のフィルタであ
る。１６はこれら第１のフィルタ１４の出力信号Ｆ、お
よび第２のフィルタ１５の出力信＠Ｆ２を選択的に切換
出力する第３のスイッチであり、その出力信号Ｓ３はＡ
／Ｄ変換器１７に加えられてデジタル信号りに変換され
る。Ａ／Ｄ変換器１７で変換されたデジタル信号りは各
種の演算制御を行うマイクロプロセッサ１８に加えられ
ている。１９は各スイッチ１０．１２．１６を切換制御
するスイッチ制御回路であり、マイクロプロセッサ１８
により制御される。２０はマイクロプロセッサ１８に接
続されたメモリである。すなわら、本実施例では、スィ
ッチ１０→増幅器１１→フィルタ１４で第１の増幅系Ａ
＋が形成されるとともにスィッチ１２→増幅器１３→フ
ィルタ１５で第２の増幅系Ａ２が形成されていて、これ
ら各増幅系Ａ１．Ａ２の出力信号はスイッチ１６を介し
てＡ／Ｄ変換器１７に加えられている。
、第１図と同一部分には同一符号を付けている。第２図
において、１０は第１のスイッチであり、測定信号Ｍの
外に、接地電圧Ｚを直接または抵抗９を介してＲとして
間接的に第１の増幅器１１に切換出力する。１２は第２
のスイッチであり、 第１のスイッチ１０と同様に測定信＠Ｍの外に、接地電
圧Ｚを直接または抵抗９を介してＲとして間接的に第２
の増幅器１３に切換出力する。１４は第１の増幅器１１
の出力端子に接続された第１のフィルタ、１５は第２の
増幅器１３の出力端子に接続された第２のフィルタであ
る。１６はこれら第１のフィルタ１４の出力信号Ｆ、お
よび第２のフィルタ１５の出力信＠Ｆ２を選択的に切換
出力する第３のスイッチであり、その出力信号Ｓ３はＡ
／Ｄ変換器１７に加えられてデジタル信号りに変換され
る。Ａ／Ｄ変換器１７で変換されたデジタル信号りは各
種の演算制御を行うマイクロプロセッサ１８に加えられ
ている。１９は各スイッチ１０．１２．１６を切換制御
するスイッチ制御回路であり、マイクロプロセッサ１８
により制御される。２０はマイクロプロセッサ１８に接
続されたメモリである。すなわら、本実施例では、スィ
ッチ１０→増幅器１１→フィルタ１４で第１の増幅系Ａ
＋が形成されるとともにスィッチ１２→増幅器１３→フ
ィルタ１５で第２の増幅系Ａ２が形成されていて、これ
ら各増幅系Ａ１．Ａ２の出力信号はスイッチ１６を介し
てＡ／Ｄ変換器１７に加えられている。
第３図は、このような装置の動作を説明するためのタイ
ミングチャートである。第３図において、＜８）はスィ
ッチ１０の出力信号Ｓ１を示し、（ｂ）はスイッチ１２
の出力信号Ｓ２を示し、（Ｃ）はフィルタ１４の出力信
号Ｆ１を示し、（ｄ）はフィルタ１５の出力信号Ｆ２を
示し、（ｅ）はスイッチ１６の出力信＠Ｓ３を示してい
る。
ミングチャートである。第３図において、＜８）はスィ
ッチ１０の出力信号Ｓ１を示し、（ｂ）はスイッチ１２
の出力信号Ｓ２を示し、（Ｃ）はフィルタ１４の出力信
号Ｆ１を示し、（ｄ）はフィルタ１５の出力信号Ｆ２を
示し、（ｅ）はスイッチ１６の出力信＠Ｓ３を示してい
る。
電源投入直後には、スイッチ１０．１２をいずれも接地
電圧Ｚ側に切り換える。この状態でスイッチ１６をフィ
ルタ１４側に切り換えてフィルタ１４の出力信号Ｆ＋を
Ａ／Ｄ変換器１７に加え、Ａ／Ｄ変換器１７で変換され
たデジタル信号りを校正データＶＺＩ としてメモリ２
０に一時格納する。その後、スイッチ１６をフィルタ１
５側に切り換えてフィルタ１５の出力信号Ｆ２をＡ／Ｄ
変換器１７に加え、Ａ／Ｄ変換器１７で変換されたデジ
タル信号りを校正データＶＺ２としてメモリ２０に一時
格納する。
電圧Ｚ側に切り換える。この状態でスイッチ１６をフィ
ルタ１４側に切り換えてフィルタ１４の出力信号Ｆ＋を
Ａ／Ｄ変換器１７に加え、Ａ／Ｄ変換器１７で変換され
たデジタル信号りを校正データＶＺＩ としてメモリ２
０に一時格納する。その後、スイッチ１６をフィルタ１
５側に切り換えてフィルタ１５の出力信号Ｆ２をＡ／Ｄ
変換器１７に加え、Ａ／Ｄ変換器１７で変換されたデジ
タル信号りを校正データＶＺ２としてメモリ２０に一時
格納する。
このようにして校正データＶ ｚ ＋ ＊ Ｖ Ｚ ２
を格納した後、スイッチ１０．１２をいずれも抵抗９側
の端子Ｒに切り換える。そして、スイッチ１６をフィル
タ１４側に切り換えてフィルタ１４の出力信号Ｆ、をＡ
／Ｄ変換器１７に加え、Ａ／Ｄ変換器１７で変換された
デジタル信号りを校正データＶＲＩとしてメモリ２０に
一時格納する。その後、スイッチ１６をフィルタ１５側
に切り換えてフィルタ１５の出力信号Ｆ２をＡ／Ｄ変換
器１７に加え、Ａ／Ｄ変換器１７で変換されたデジタル
信＠Ｄを校正データＶＲ２としてメモリ２０に一時格納
する。
を格納した後、スイッチ１０．１２をいずれも抵抗９側
の端子Ｒに切り換える。そして、スイッチ１６をフィル
タ１４側に切り換えてフィルタ１４の出力信号Ｆ、をＡ
／Ｄ変換器１７に加え、Ａ／Ｄ変換器１７で変換された
デジタル信号りを校正データＶＲＩとしてメモリ２０に
一時格納する。その後、スイッチ１６をフィルタ１５側
に切り換えてフィルタ１５の出力信号Ｆ２をＡ／Ｄ変換
器１７に加え、Ａ／Ｄ変換器１７で変換されたデジタル
信＠Ｄを校正データＶＲ２としてメモリ２０に一時格納
する。
各校正データをメモリ２０に格納した後、例えばまずス
イッチ１０のみを測定信号Ｍ側に切り換えてフィルタ１
４の静定時間経過後増幅系Ａ１による測定シーケンスを
実行する。
イッチ１０のみを測定信号Ｍ側に切り換えてフィルタ１
４の静定時間経過後増幅系Ａ１による測定シーケンスを
実行する。
測定シーケンスにおいて、フィルタ１４の静定時間経過
後スイッチ１６をフィルタ１４側に切り一〇− 換えてフィルタ１４の出力信号Ｆ、をＡ／Ｄ変換器１７
に加え、Ａ／Ｄ変換器１７で変換されたデジタル信号り
を測定データＭとしてマイクロプロセッサ１８に加える
。マイクロプロセッサ１８はメモリ２０に格納されてい
る各校正データを用いて前述のような増幅器１１のバイ
アス電流に起因する誤差の補正を含む所定の補正演算を
行う。
後スイッチ１６をフィルタ１４側に切り一〇− 換えてフィルタ１４の出力信号Ｆ、をＡ／Ｄ変換器１７
に加え、Ａ／Ｄ変換器１７で変換されたデジタル信号り
を測定データＭとしてマイクロプロセッサ１８に加える
。マイクロプロセッサ１８はメモリ２０に格納されてい
る各校正データを用いて前述のような増幅器１１のバイ
アス電流に起因する誤差の補正を含む所定の補正演算を
行う。
ずなわら、増幅器１１のバイアス電流をＩａ＋とすると
、 ＶＲ＋ ＝Ｖｚ＋ ＋Ｉｓ ＋ ”ＲＢの関係が成立
することから、 Ｉｓ ＋ ＝ （ＶＲ＋ Ｖｚ ＋ ） ／Ｒｓ
＝（６）となる。一方、増幅器１３のバイアス電流
をＩｓ２とすると、 ＶＲ２＝ＶＺ２ ＋Ｉｓ ２°Ｒｓ の関係が成立することから、 Ｉｓ ２ ＝ （ＶＲ２Ｖｚ ２ ＞ ／Ｒａ
・＝（７）となる。
、 ＶＲ＋ ＝Ｖｚ＋ ＋Ｉｓ ＋ ”ＲＢの関係が成立
することから、 Ｉｓ ＋ ＝ （ＶＲ＋ Ｖｚ ＋ ） ／Ｒｓ
＝（６）となる。一方、増幅器１３のバイアス電流
をＩｓ２とすると、 ＶＲ２＝ＶＺ２ ＋Ｉｓ ２°Ｒｓ の関係が成立することから、 Ｉｓ ２ ＝ （ＶＲ２Ｖｚ ２ ＞ ／Ｒａ
・＝（７）となる。
そして、第１の増幅系△１での測定信号Ｆｓの測定値を
Ａ／Ｄ変換して（りられた値をＶＭＩ とすると、 ＶＭ ＋ ＝Ｅｓ ＋（Ｒｓ ＋Ｒｔ ） ＋Ｉａ ＋
＋Ｖｚの関係が成立することから、 Ｅｓ＋ ＝ＶＭ＋ Ｖｚ＋−（Ｒｓ＋Ｒｔ）（ＶＲ＋
−Ｖｚ ＋ ） ／Ｒｓ ・＝（Ｅｌ）
となる。そして、前述（４）式のようにＲＳ ｌｌ１ａ
Ｘを規定して、 Ｅｓ＋ ”：Ｖｍ ＋ −Ｖｚ＋ −（
ＶＲ＋−Ｖｚ＋ ）Ｒｔ ／ Ｒａ ・・・（９
） として校正することにより、バイアス電流ＩＢ＋の影響
を校正しない場合に比べてほぼ１／ｎに軽減することが
できる。また、このような補正演算により、第１の増幅
系Ａ＋を構成する増幅器７１およびフィルター４に存在
するオフセット電圧。
Ａ／Ｄ変換して（りられた値をＶＭＩ とすると、 ＶＭ ＋ ＝Ｅｓ ＋（Ｒｓ ＋Ｒｔ ） ＋Ｉａ ＋
＋Ｖｚの関係が成立することから、 Ｅｓ＋ ＝ＶＭ＋ Ｖｚ＋−（Ｒｓ＋Ｒｔ）（ＶＲ＋
−Ｖｚ ＋ ） ／Ｒｓ ・＝（Ｅｌ）
となる。そして、前述（４）式のようにＲＳ ｌｌ１ａ
Ｘを規定して、 Ｅｓ＋ ”：Ｖｍ ＋ −Ｖｚ＋ −（
ＶＲ＋−Ｖｚ＋ ）Ｒｔ ／ Ｒａ ・・・（９
） として校正することにより、バイアス電流ＩＢ＋の影響
を校正しない場合に比べてほぼ１／ｎに軽減することが
できる。また、このような補正演算により、第１の増幅
系Ａ＋を構成する増幅器７１およびフィルター４に存在
するオフセット電圧。
オフセット電流などに起因する零誤差も除去することが
できる。
できる。
このような第１の増幅系Ａ１による測定シーケンスと並
行して、第２の増幅系Ａ２の校正も行われる。すなわち
、第１の増幅系Ａ１の補正演粋が終わった後、スイッチ
１６をフィルタ１５側に切り換え、メモリ２０に格納さ
れている校正データＶＺ２１ＶＲ２を更新する。これら
校正データＶＺ２１ＶＲ２の更新が終わった後、スイッ
チ１２も測定信号Ｍ側に切り換える。この間、第１の増
幅系Ａ１を用いて２回に１回の割合いで測定シーケンス
を続行する。
行して、第２の増幅系Ａ２の校正も行われる。すなわち
、第１の増幅系Ａ１の補正演粋が終わった後、スイッチ
１６をフィルタ１５側に切り換え、メモリ２０に格納さ
れている校正データＶＺ２１ＶＲ２を更新する。これら
校正データＶＺ２１ＶＲ２の更新が終わった後、スイッ
チ１２も測定信号Ｍ側に切り換える。この間、第１の増
幅系Ａ１を用いて２回に１回の割合いで測定シーケンス
を続行する。
フィルタ１５の静定時間経過後、第２の増幅系Ａ２を用
いて２回に１回の割合いで測定シーケンスを続行する。
いて２回に１回の割合いで測定シーケンスを続行する。
すなわち、スイッチ１６をフィルタ１５側に切り換えて
フィルタ１５の出力信号Ｆ２をＡ／Ｄ変換器１７に加え
、Ａ／Ｄ変換器１７で変換されたデジタル信号りを測定
データＭとしてマイクロプロセッサ１８に加える。マイ
クロプロセッサ１８はメモリ２０に格納されている校正
データＶＺ２．ＶＲ２を用いて第１の増幅系Ａ１と同様
な補正演舜を行う。この補正演算により、第２の増幅系
Ａ２を構成する増幅器１３およびフィルタ１５に存在す
るオフセット電圧、オフセット電流、バイアス電流など
に起因する誤差を除去することができる。このような第
２の増幅系Ａ２による測定シーケンスと並行して、第１
の増幅系Ａ、の校正も行われる。すなわち、第２の増幅
系Ａ２の補正演算が終わった後、スイッチ１６をフィル
タ１４側に切り換え、メモリ２０に格納されている校正
データＶｚ ＋ ＊ ＶＲｔを更新する。これら校正デ
ータＶＺＩＩＶＲＩの更新が終わった後、スイッチ１０
も測定信号Ｍ側に切り換える。
フィルタ１５の出力信号Ｆ２をＡ／Ｄ変換器１７に加え
、Ａ／Ｄ変換器１７で変換されたデジタル信号りを測定
データＭとしてマイクロプロセッサ１８に加える。マイ
クロプロセッサ１８はメモリ２０に格納されている校正
データＶＺ２．ＶＲ２を用いて第１の増幅系Ａ１と同様
な補正演舜を行う。この補正演算により、第２の増幅系
Ａ２を構成する増幅器１３およびフィルタ１５に存在す
るオフセット電圧、オフセット電流、バイアス電流など
に起因する誤差を除去することができる。このような第
２の増幅系Ａ２による測定シーケンスと並行して、第１
の増幅系Ａ、の校正も行われる。すなわち、第２の増幅
系Ａ２の補正演算が終わった後、スイッチ１６をフィル
タ１４側に切り換え、メモリ２０に格納されている校正
データＶｚ ＋ ＊ ＶＲｔを更新する。これら校正デ
ータＶＺＩＩＶＲＩの更新が終わった後、スイッチ１０
も測定信号Ｍ側に切り換える。
この間、第１の増幅系Ａ２を用いて２回に１回の割合い
で測定シーケンスを続行する。
で測定シーケンスを続行する。
なお、各測定シーケンスにおいて一時的にスイッチ１０
．１２が共に測定信号Ｍ側に切り換えられる状態が存在
するが、この場合には各増幅器１１．１３から流れるバ
イアス電流の誤差を補正する必要がある。ここで、バイ
アス電流の総和Ｉｓｓｕｍは、 ■Ｂ Ｓｕｍ ＝ Ｉａ ＋ ＋ Ｉｓ ２になる。そ
して、例えば増幅系Ａ＋の測定シーケンスが実行中とす
ると、 Ｅｓ ＝Ｖｒｔ ＋ −Ｖｚ ＋ −（Ｒｓ ＋Ｒｃ
）（ＶＲＩ ＶＺＩ＋ＶＲ２−ＶＺ２＞／Ｒｅ・・
・００） となり、前述（４）式のようにＲｓ ｍａｘを規定して
、Ｅｓ＋ 中Ｖｒ＋＋ ＶＺＩ （ＶＲＩ Ｖ
Ｚｌ＋ＶＲ２−ＶＺ ２ ） Ｒｔ ／Ｒｅ −（Ｉｔ
）として校正することができる。
．１２が共に測定信号Ｍ側に切り換えられる状態が存在
するが、この場合には各増幅器１１．１３から流れるバ
イアス電流の誤差を補正する必要がある。ここで、バイ
アス電流の総和Ｉｓｓｕｍは、 ■Ｂ Ｓｕｍ ＝ Ｉａ ＋ ＋ Ｉｓ ２になる。そ
して、例えば増幅系Ａ＋の測定シーケンスが実行中とす
ると、 Ｅｓ ＝Ｖｒｔ ＋ −Ｖｚ ＋ −（Ｒｓ ＋Ｒｃ
）（ＶＲＩ ＶＺＩ＋ＶＲ２−ＶＺ２＞／Ｒｅ・・
・００） となり、前述（４）式のようにＲｓ ｍａｘを規定して
、Ｅｓ＋ 中Ｖｒ＋＋ ＶＺＩ （ＶＲＩ Ｖ
Ｚｌ＋ＶＲ２−ＶＺ ２ ） Ｒｔ ／Ｒｅ −（Ｉｔ
）として校正することができる。
以下、各増幅系Ａ１．Ａ２による測定シーケンスと校正
とを相補的に繰り返すことになる。
とを相補的に繰り返すことになる。
このように構成することにより、バイアス電流に起因す
る誤差が補正できるだけではなく、フィルタの静定ＲＩ
Ｊとは無関係に測定円１１ＪＴを設定することができ、
フィルタを設けることによって測定速度が制限されるこ
とはなく、高速で高精度の測定が実現できる。
る誤差が補正できるだけではなく、フィルタの静定ＲＩ
Ｊとは無関係に測定円１１ＪＴを設定することができ、
フィルタを設けることによって測定速度が制限されるこ
とはなく、高速で高精度の測定が実現できる。
なお、周波数ｆの信号を測定するための周期Ｔは、
Ｔ＜１／（２ｆ）
にする必要があり、少なくとも、
Ｔ≦１／（１０ｆ＞
にしないと誤差が大きくなってしまう。
また、上記実施例ではＡ／Ｄ変換器１７を２つの増幅系
ＡＩ、Ａ２で共用する例を示したが、各増幅系ＡＩ、Ａ
２にそれぞれＡ／Ｄ変換器を設けてもよい。
ＡＩ、Ａ２で共用する例を示したが、各増幅系ＡＩ、Ａ
２にそれぞれＡ／Ｄ変換器を設けてもよい。
また、スイッチ１０．１２として３接点構造のものを用
いる例を示したが、第４図に示すように２接点構造のス
イッチを３個用いるようにしてもよい。
いる例を示したが、第４図に示すように２接点構造のス
イッチを３個用いるようにしてもよい。
（発明の効果）
以上説明したように、本発明によれば、比較的簡単な回
路構成で増幅器のバイアス電流に起因する誤差の影響を
除去して高精度の測定が行える増幅装置が実現でき、実
用上の効果は大きい。
路構成で増幅器のバイアス電流に起因する誤差の影響を
除去して高精度の測定が行える増幅装置が実現でき、実
用上の効果は大きい。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の他の実施例を示すブロック図、第３図は第２図
の動作を説明するためのタイミングヂャート、第４図は
他の実施例の要部を示す回路図、第５図は従来の装置の
一例を示すブロック図である。 １・・・信号源、２・・・信号源抵抗、３・・・装置の
内部抵抗、５・・・マルチプレクサ、６．１１．１３・
・・増幅器、７．１７・・・Ａ／Ｄ変換器、８，１８・
・・マイクロプロセッサ、９・・・抵抗、１０．１２．
１６゜２１．２２．２３・・・スイッチ、１４．１５・
・・フィルタ、１つ・・・スイッチ制御回路、２０・・
・メ干り。 第３図 （（３）ｙ、３ ＦｒＦＦｔ ＦｔＦ−Ｆｒ
ＦＺ ＦｚＦｔＦ ｒＦｔＦ
Ｆｒ Ｆｒ第４図 第５図 ３ ５ ム ７ ε 〈パ斗岨や ｌ后
本発明の他の実施例を示すブロック図、第３図は第２図
の動作を説明するためのタイミングヂャート、第４図は
他の実施例の要部を示す回路図、第５図は従来の装置の
一例を示すブロック図である。 １・・・信号源、２・・・信号源抵抗、３・・・装置の
内部抵抗、５・・・マルチプレクサ、６．１１．１３・
・・増幅器、７．１７・・・Ａ／Ｄ変換器、８，１８・
・・マイクロプロセッサ、９・・・抵抗、１０．１２．
１６゜２１．２２．２３・・・スイッチ、１４．１５・
・・フィルタ、１つ・・・スイッチ制御回路、２０・・
・メ干り。 第３図 （（３）ｙ、３ ＦｒＦＦｔ ＦｔＦ−Ｆｒ
ＦＺ ＦｚＦｔＦ ｒＦｔＦ
Ｆｒ Ｆｒ第４図 第５図 ３ ５ ム ７ ε 〈パ斗岨や ｌ后
Claims (1)
- 【特許請求の範囲】 増幅器の入力信号として、測定信号の外に、接地信号を
直接および抵抗を介して間接的に加える入力切換手段と
、 これら接地信号の直接入力に対応した出力信号と間接入
力に対応した出力信号および間接入力の抵抗値に基づい
て増幅器のバイアス電流を求め、このバイアス電流に基
づいて測定信号に対応した出力信号にバイアス電流によ
る誤差を補正するための演算を施す演算手段、 とを設けたことを特徴とする増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62043446A JPS63209311A (ja) | 1987-02-26 | 1987-02-26 | 増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62043446A JPS63209311A (ja) | 1987-02-26 | 1987-02-26 | 増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63209311A true JPS63209311A (ja) | 1988-08-30 |
Family
ID=12663927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62043446A Pending JPS63209311A (ja) | 1987-02-26 | 1987-02-26 | 増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63209311A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3410599A1 (en) * | 2017-06-02 | 2018-12-05 | Nxp B.V. | Method and system for amplifier calibration |
| JP2022033647A (ja) * | 2020-08-17 | 2022-03-02 | 横河電機株式会社 | 増幅装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59154598A (ja) * | 1983-02-23 | 1984-09-03 | 三菱電機株式会社 | 微少信号の測定装置 |
| JPS60145710A (ja) * | 1984-01-10 | 1985-08-01 | Matsushita Electric Ind Co Ltd | ドリフト補正増幅装置 |
-
1987
- 1987-02-26 JP JP62043446A patent/JPS63209311A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59154598A (ja) * | 1983-02-23 | 1984-09-03 | 三菱電機株式会社 | 微少信号の測定装置 |
| JPS60145710A (ja) * | 1984-01-10 | 1985-08-01 | Matsushita Electric Ind Co Ltd | ドリフト補正増幅装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3410599A1 (en) * | 2017-06-02 | 2018-12-05 | Nxp B.V. | Method and system for amplifier calibration |
| CN108988810A (zh) * | 2017-06-02 | 2018-12-11 | 恩智浦有限公司 | 用于放大器校准的方法和系统 |
| CN108988810B (zh) * | 2017-06-02 | 2024-05-24 | 恩智浦有限公司 | 用于放大器校准的方法和系统 |
| JP2022033647A (ja) * | 2020-08-17 | 2022-03-02 | 横河電機株式会社 | 増幅装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3851375B2 (ja) | インピーダンス測定装置 | |
| US10330767B2 (en) | Calibrated measurement system and method | |
| JP3309380B2 (ja) | ディジタル測定器 | |
| US5448173A (en) | Triple-probe plasma measuring apparatus for correcting space potential errors | |
| JP3244212B2 (ja) | ディジタル測定器 | |
| JP2002107256A (ja) | 圧力センサ回路 | |
| JP2000214029A (ja) | 圧力センサ回路 | |
| JP2001201524A (ja) | 電気信号の比率測定装置、電気素子測定装置、電気素子測定装置の校正方法及び電気信号の比率測定方法 | |
| JP3454708B2 (ja) | 電流検出装置 | |
| JPH0240567A (ja) | 自動校正機能付電流測定装置 | |
| JPH0373822B2 (ja) | ||
| JPH0831751B2 (ja) | 増幅装置 | |
| JP3273889B2 (ja) | ホール素子駆動回路 | |
| JP3048745B2 (ja) | アナログ入力装置 | |
| JPS63209208A (ja) | 増幅装置 | |
| JP2812132B2 (ja) | 校正機能付き掛算回路 | |
| JP2992599B2 (ja) | ブリッジ測定装置 | |
| JPH0546090Y2 (ja) | ||
| JP3114541B2 (ja) | アナログ・デイジタル変換回路の精度調整方式 | |
| JPH05196667A (ja) | 測温抵抗体回路 | |
| JPH03182120A (ja) | Ｄ／ａ変換装置 | |
| JPH0631390Y2 (ja) | デイジタル温度計 | |
| JP2026048481A (ja) | 測定回路および電圧生成装置 | |
| US20220200614A1 (en) | Method for precisely detecting a signal for example of a sensor | |
| JPH0527828B2 (ja) |