JPS63210634A - 半導体センサの検出回路 - Google Patents
半導体センサの検出回路Info
- Publication number
- JPS63210634A JPS63210634A JP4469687A JP4469687A JPS63210634A JP S63210634 A JPS63210634 A JP S63210634A JP 4469687 A JP4469687 A JP 4469687A JP 4469687 A JP4469687 A JP 4469687A JP S63210634 A JPS63210634 A JP S63210634A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- circuit
- bridge circuit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L1/00—Measuring force or stress, in general
- G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
- G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
- G01L1/2268—Arrangements for correcting or for compensating unwanted effects
- G01L1/2281—Arrangements for correcting or for compensating unwanted effects for temperature variations
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ブリッジ回路を検出手段として用いる半導体
センサを定電流駆動する場合に好適な検出回路に関する
。
センサを定電流駆動する場合に好適な検出回路に関する
。
（従来の技術）
従来、この種の半導体センサとして、半導体ピエゾ抵抗
素子を用いた圧力センサがよく知られている。該ピエゾ
抵抗素子（一般に拡散抵抗が利用される）のピエゾ抵抗
係数（ゲージ率）の温度係数は一般に拡散層の表面不純
物濃度に応じた負の値をもつので、該ピエゾ抵抗素子を
含むブリッジ回路を定電圧駆動した場合の圧力センサの
圧力−電気変換感度は周囲温度、の上昇に伴い低下する
。
素子を用いた圧力センサがよく知られている。該ピエゾ
抵抗素子（一般に拡散抵抗が利用される）のピエゾ抵抗
係数（ゲージ率）の温度係数は一般に拡散層の表面不純
物濃度に応じた負の値をもつので、該ピエゾ抵抗素子を
含むブリッジ回路を定電圧駆動した場合の圧力センサの
圧力−電気変換感度は周囲温度、の上昇に伴い低下する
。
従来、この感度低下を補償する感度温度補償法として、
半導体ピエゾ抵抗素子の抵抗値が正の温度係数を有する
ことを利用して、拡散抵抗の表面不純物濃度をゲージ率
温度係数（負）と抵抗温度係数（正）の絶対値が等しく
なるような濃度に選び、ブリッジ回路を定電流駆動する
方法が採用されている。定電流駆動の場合、周囲温度の
上昇によるピエゾ抵抗素子の抵抗値の増大が、ブリッジ
回路に加わる電圧を増大させる（温度の上昇に伴い励起
電圧が増大する）ので、ゲージ駕の温度係数に基づく圧
力感度の低下が補償される。
半導体ピエゾ抵抗素子の抵抗値が正の温度係数を有する
ことを利用して、拡散抵抗の表面不純物濃度をゲージ率
温度係数（負）と抵抗温度係数（正）の絶対値が等しく
なるような濃度に選び、ブリッジ回路を定電流駆動する
方法が採用されている。定電流駆動の場合、周囲温度の
上昇によるピエゾ抵抗素子の抵抗値の増大が、ブリッジ
回路に加わる電圧を増大させる（温度の上昇に伴い励起
電圧が増大する）ので、ゲージ駕の温度係数に基づく圧
力感度の低下が補償される。
ところで、現在、半導体センサが使用される計測・制御
分野では、マイクロコンピュータの普及に伴い、さらに
高精度、 ノｊ％型、低価格の半導体センサが要求され
ており、ブリッジ回路とともに駆動、増幅や、特性補償
などのための周辺回路を一体化した検出回路の実現が望
まれている。
分野では、マイクロコンピュータの普及に伴い、さらに
高精度、 ノｊ％型、低価格の半導体センサが要求され
ており、ブリッジ回路とともに駆動、増幅や、特性補償
などのための周辺回路を一体化した検出回路の実現が望
まれている。
感度の温度補償を目的に、ブリッジ回路とともにこれを
定電流駆動するための定電流回路を一体化した検出回路
の従来例として、その構成を第３図に示すような圧力セ
ンサの検出回路が知られている。（第３回センサシンポ
ジウム、Ｐｒｏｃｅｅｄｉｎｇｓｏｆ ｔｈｅ ３ｒｄ
５ｅｎＳｏｒ ５ｙｍｐｏｓｉｕｍ、 １９８３年、
２０９−２１３頁）６図において、１００はピエゾ抵抗
素子１゜２．３．４から成るブリッジ回路、１１はベー
スとフレフタが接続きれた第一のバイポーラトランジス
タ、１２は該第−のバイポーラトランジスタ１１とベー
スが共通接続された第二のバイポーラトランジスタ、２
１ 、２２ 、２３は抵抗素子、５は電−ＩＲ電圧端子
、６，７はブリッジ回路の励起端子、８．９はブリッジ
回路の検出端子である。この例では、ｎｐｎバイポーラ
トランジスタ１１ 、１２と抵抗２１゜２２ 、２３か
ら成る回路網が定電流回路を構成しており、バイポーラ
トランジスタ１２のコレクタに流入する電流、すなわち
、ブリッジ回路１００の励起電流１．□１を制御してい
る。いま、端子５に供給きれる電源電圧をＶＣＣ，抵抗
２１．バイポーラトランジスタ１１および抵抗２３を流
れる電流をＩｒ＊ｔ、抵抗２１ 、２２および２３の抵
抗値をそれぞれＲ，、Ｒ１およびＲｓ、バイポーラトラ
ンジスタ１１のベース−エミッタ間順方向電圧降下をＶ
ＩＥとすると、励起電流Ｌ ｚ□は、枝路次式で与えら
れる。
定電流駆動するための定電流回路を一体化した検出回路
の従来例として、その構成を第３図に示すような圧力セ
ンサの検出回路が知られている。（第３回センサシンポ
ジウム、Ｐｒｏｃｅｅｄｉｎｇｓｏｆ ｔｈｅ ３ｒｄ
５ｅｎＳｏｒ ５ｙｍｐｏｓｉｕｍ、 １９８３年、
２０９−２１３頁）６図において、１００はピエゾ抵抗
素子１゜２．３．４から成るブリッジ回路、１１はベー
スとフレフタが接続きれた第一のバイポーラトランジス
タ、１２は該第−のバイポーラトランジスタ１１とベー
スが共通接続された第二のバイポーラトランジスタ、２
１ 、２２ 、２３は抵抗素子、５は電−ＩＲ電圧端子
、６，７はブリッジ回路の励起端子、８．９はブリッジ
回路の検出端子である。この例では、ｎｐｎバイポーラ
トランジスタ１１ 、１２と抵抗２１゜２２ 、２３か
ら成る回路網が定電流回路を構成しており、バイポーラ
トランジスタ１２のコレクタに流入する電流、すなわち
、ブリッジ回路１００の励起電流１．□１を制御してい
る。いま、端子５に供給きれる電源電圧をＶＣＣ，抵抗
２１．バイポーラトランジスタ１１および抵抗２３を流
れる電流をＩｒ＊ｔ、抵抗２１ 、２２および２３の抵
抗値をそれぞれＲ，、Ｒ１およびＲｓ、バイポーラトラ
ンジスタ１１のベース−エミッタ間順方向電圧降下をＶ
ＩＥとすると、励起電流Ｌ ｚ□は、枝路次式で与えら
れる。
工、。−工１．．・（ＲＪ／Ｒ＃ ）
ここで、
Ｌ−ｔ−（Ｖｅｃ−ｖａｍ）／ （Ｒ＋＋Ｒａ）である
、すなわち、ブリッジ回路の励起電流１．Ｅ。
、すなわち、ブリッジ回路の励起電流１．Ｅ。
は、基準電流Ｌ ｅ ｔと、抵抗２３ 、２２の抵抗比
（Ｒ３／Ｒ，）で決定される。
（Ｒ３／Ｒ，）で決定される。
（発明が解決しようとする問題点）
しかしながら、上記従来技術では、基準電流工１．．が
電ｍｘ圧ＶＣＣと負の温度特性をもつベース−エミッタ
間順方向電圧降下ｖ、ｌの差によって決定されるので、
電ｉｔ圧および温度の変動によってブリッジ励起電流１
０．。が変動するという欠点があった。電源電圧および
温度の変動によるブリッジ励起電流の変動は、それぞれ
、常温での感度変動および感度温度補償効果の低下を招
き、いずれも半導体センサの高精度化にとり極めて不都
合である。
電ｍｘ圧ＶＣＣと負の温度特性をもつベース−エミッタ
間順方向電圧降下ｖ、ｌの差によって決定されるので、
電ｉｔ圧および温度の変動によってブリッジ励起電流１
０．。が変動するという欠点があった。電源電圧および
温度の変動によるブリッジ励起電流の変動は、それぞれ
、常温での感度変動および感度温度補償効果の低下を招
き、いずれも半導体センサの高精度化にとり極めて不都
合である。
本発明は上記従来技術の問題点を解決するためになされ
たもので、その目的は、ブリッジ回路と定電流回路の一
体化に適し、かつ上記従来技術の欠点が除去きれた半導
体センサの検出回路を提供することにある。
たもので、その目的は、ブリッジ回路と定電流回路の一
体化に適し、かつ上記従来技術の欠点が除去きれた半導
体センサの検出回路を提供することにある。
（問題点を解決するための手段）
本発明は、少なくとも一辺に半導体検知素子を含み、一
方の励起端子が第一の直流電圧に接続されたブリッジ回
路と、ソース端子が該ブリッジ回路の他の励起端子に接
続されたＦＥＴと、非反転側入力端子が該ＦＥＴのドレ
イン端子に、反転側入力端子が第二の直流電圧に、それ
ぞれ、接続きれるとともに、出力端子が前記ＦＥＴのゲ
ート端子に接続された演算増幅器と、該演算増幅器の前
記非反転側入力端子と第三の直流電圧との間に接続され
た抵抗素子とを備えたことを特徴とする半導体センサの
検出回路である。
方の励起端子が第一の直流電圧に接続されたブリッジ回
路と、ソース端子が該ブリッジ回路の他の励起端子に接
続されたＦＥＴと、非反転側入力端子が該ＦＥＴのドレ
イン端子に、反転側入力端子が第二の直流電圧に、それ
ぞれ、接続きれるとともに、出力端子が前記ＦＥＴのゲ
ート端子に接続された演算増幅器と、該演算増幅器の前
記非反転側入力端子と第三の直流電圧との間に接続され
た抵抗素子とを備えたことを特徴とする半導体センサの
検出回路である。
（実施例）
以下、実施例を挙げ本発明を一泗詳しく説明する。
第１図は、本発明の一実施例を示す回路図である０図に
おいて、第３図と同一符号で表される構成要素は、それ
ぞれ、第３図の場合と同一構成要素であることを示して
いる。すなわち、１００はピエゾ抵抗素子１，２，３．
４から成るブリッジ回路、５はｔＲ１圧端子、６，７は
ブリッジ回路の励起端子、８，９はブリッジ回路の検出
端子をそれぞれ表している。また、図において、１ｏは
Ｐチャンネル型ＭＯ８ＦＥＴ、２０は演算増幅器、３０
は基準電圧発生回路、４０は抵抗素子をそれぞれ表して
いる。
おいて、第３図と同一符号で表される構成要素は、それ
ぞれ、第３図の場合と同一構成要素であることを示して
いる。すなわち、１００はピエゾ抵抗素子１，２，３．
４から成るブリッジ回路、５はｔＲ１圧端子、６，７は
ブリッジ回路の励起端子、８，９はブリッジ回路の検出
端子をそれぞれ表している。また、図において、１ｏは
Ｐチャンネル型ＭＯ８ＦＥＴ、２０は演算増幅器、３０
は基準電圧発生回路、４０は抵抗素子をそれぞれ表して
いる。
本実施例において、ブリッジ回路１００の一方の励起端
子６はｔ源電圧端子５に接続され、他の一方の励起端子
７はＰチャンネル型ＭＯ８ＦＥＴＩＯのソースに接続さ
れている。そして、このＰチャンネル型ＭＯ８ＦＥＴＩ
Ｏのゲートには、非反転個入力端子が該ＭＯ３ＦＥＴＩ
Ｏのドレインに、反転側入力端子が基準電圧発生回路３
０に、それぞれ、接続された演算増幅器２０の出力端子
が接続されている。そして、該演算増幅器２０の非反転
側入力端子は抵抗４０を介して接地されている。
子６はｔ源電圧端子５に接続され、他の一方の励起端子
７はＰチャンネル型ＭＯ８ＦＥＴＩＯのソースに接続さ
れている。そして、このＰチャンネル型ＭＯ８ＦＥＴＩ
Ｏのゲートには、非反転個入力端子が該ＭＯ３ＦＥＴＩ
Ｏのドレインに、反転側入力端子が基準電圧発生回路３
０に、それぞれ、接続された演算増幅器２０の出力端子
が接続されている。そして、該演算増幅器２０の非反転
側入力端子は抵抗４０を介して接地されている。
本実施例における演算増幅器２０は、その高い開放利得
と入力抵抗によって、非反転側入力端子と反転側入力端
子の間の電圧差を増幅し、結果として、非反転側入力端
子の電圧が、反転側入力端子に接続された基準電圧発生
回路３０の発生する基準電圧Ｖ□、と等しくなるように
Ｐチャンネル型ＭＯ３ＦＥＴＩＯのゲート端子の電圧を
制御することによって、抵抗４０を流れる電流と等しい
電流をブリッジ回路１００に供給する。すなわち、いま
、何らかの原因によりブリッジ励起電流工。。が一時的
に減少（抵抗４０の電圧降下が減少し、演算増幅器２０
の非反転側入力端子電圧が一時的に下降）したとすると
、演算増幅器２０は、これによって一時的に生じた非反
転側入力端子電圧の基準電圧（反転側入力端子電圧）か
らのずれを増幅し、該増幅器２０の出力電圧を下降させ
る（Ｐチャンネル型ＭＯ５ＦＥＴＩＯのゲート端子電圧
を下降きせる）ことより、ブリッジ励起電流Ｉ！ＩＣを
増大し、抵抗４ｏでの電圧降下を元の値に復帰させるこ
とで非反転側入力端子の電圧を元の値（基準電圧Ｖｕｔ
ｒ）に戻す、ブリッジ励起電流１□０が一時的に増大し
た場合にも、同様のことが起こり、この結果、ブリッジ
回路の駆動電流は、常に、抵抗４０での電圧降下が、基
準電圧Ｖ□ｄ等しくなるような一定の値に設定きれる。
と入力抵抗によって、非反転側入力端子と反転側入力端
子の間の電圧差を増幅し、結果として、非反転側入力端
子の電圧が、反転側入力端子に接続された基準電圧発生
回路３０の発生する基準電圧Ｖ□、と等しくなるように
Ｐチャンネル型ＭＯ３ＦＥＴＩＯのゲート端子の電圧を
制御することによって、抵抗４０を流れる電流と等しい
電流をブリッジ回路１００に供給する。すなわち、いま
、何らかの原因によりブリッジ励起電流工。。が一時的
に減少（抵抗４０の電圧降下が減少し、演算増幅器２０
の非反転側入力端子電圧が一時的に下降）したとすると
、演算増幅器２０は、これによって一時的に生じた非反
転側入力端子電圧の基準電圧（反転側入力端子電圧）か
らのずれを増幅し、該増幅器２０の出力電圧を下降させ
る（Ｐチャンネル型ＭＯ５ＦＥＴＩＯのゲート端子電圧
を下降きせる）ことより、ブリッジ励起電流Ｉ！ＩＣを
増大し、抵抗４ｏでの電圧降下を元の値に復帰させるこ
とで非反転側入力端子の電圧を元の値（基準電圧Ｖｕｔ
ｒ）に戻す、ブリッジ励起電流１□０が一時的に増大し
た場合にも、同様のことが起こり、この結果、ブリッジ
回路の駆動電流は、常に、抵抗４０での電圧降下が、基
準電圧Ｖ□ｄ等しくなるような一定の値に設定きれる。
すなわち、抵抗４０の抵抗値をＲとすると、ブリッジ励
起寛流工。。は、常に（■□、／Ｒ）に保持きれる。
起寛流工。。は、常に（■□、／Ｒ）に保持きれる。
本実施例の特徴は、ブリッジ励起電流ｈＸＣの精度が、
基準電圧発生回路３０が発生する基準電圧Ｖ＊ｔＶと抵
抗４０の抵抗値Ｒの精度のみによって決定される点にあ
る。基準電圧発生図８３０としては、バンドギャップ基
準電圧発生回路、ツェナーダイオードを用いた基準電圧
発生回路、およびエンハンスメント型ＭＯ８ＦＥＴとデ
プリーション型ＭＯ８ＦＥＴの間のしきい値電圧の差を
利用した基準電圧発生回路など、各種製造プロセスに適
した種々の回路構成が提案されており、これらを利用す
ることにより、温度及び電ｉｔ圧の変動に対して安定な
基準電圧を発生する基準電圧発生回路が容易に集積化可
能である。また、抵抗４０としては、例えば、シリコン
・クロム（５ｉＣｒ ）薄膜抵抗など、精度が良く、温
度係数の小さい抵抗素子が集積化可能である。
基準電圧発生回路３０が発生する基準電圧Ｖ＊ｔＶと抵
抗４０の抵抗値Ｒの精度のみによって決定される点にあ
る。基準電圧発生図８３０としては、バンドギャップ基
準電圧発生回路、ツェナーダイオードを用いた基準電圧
発生回路、およびエンハンスメント型ＭＯ８ＦＥＴとデ
プリーション型ＭＯ８ＦＥＴの間のしきい値電圧の差を
利用した基準電圧発生回路など、各種製造プロセスに適
した種々の回路構成が提案されており、これらを利用す
ることにより、温度及び電ｉｔ圧の変動に対して安定な
基準電圧を発生する基準電圧発生回路が容易に集積化可
能である。また、抵抗４０としては、例えば、シリコン
・クロム（５ｉＣｒ ）薄膜抵抗など、精度が良く、温
度係数の小さい抵抗素子が集積化可能である。
したがって、本実施例によれば、ブリッジ回路と定電流
回路の一体化に適し、かつ、ブリッジ駆動電流が温度お
よび電源電圧などの使用条件変動に対して安定化された
優れた半導体センサの検出回路が得られる。
回路の一体化に適し、かつ、ブリッジ駆動電流が温度お
よび電源電圧などの使用条件変動に対して安定化された
優れた半導体センサの検出回路が得られる。
上記実施例では、ブリッジ回路の励起端子に接続される
ＦＥＴｌ０をＰチャンネル型としたが、これをＮチャン
ネル型のＦＥＴとすることも可能である。その場合の回
路構成の一例を第２図に示す、すなわち、第２図は本発
明の第２の実施例を示す図で、この実施例においては、
ブリッジ回路１００の一方の励起端子７が接地きれ、他
の一方の励起端子６がＮｆｗネル型ＭＯＳ Ｆ ＥＴ５
０（７）’／ −スに接続されている。そして、該Ｎチ
ャンネル型ＭＯ３ＦＥＴ５０のゲートに、非反転側入力
端子が該ＭＯ８ＦＥＴ５０のドし・インに接続された演
算増幅器２０の出力端子が接続されている。該演算増幅
器２０の非反転側入力端子は抵抗４０を介して基準電圧
発生回路６０に接続されており、一方、反転側入力端子
には基準Ｗ、圧’ｂｔｒが抵抗４１と抵抗４２により分
圧きれた直流電圧が印加されている。
ＦＥＴｌ０をＰチャンネル型としたが、これをＮチャン
ネル型のＦＥＴとすることも可能である。その場合の回
路構成の一例を第２図に示す、すなわち、第２図は本発
明の第２の実施例を示す図で、この実施例においては、
ブリッジ回路１００の一方の励起端子７が接地きれ、他
の一方の励起端子６がＮｆｗネル型ＭＯＳ Ｆ ＥＴ５
０（７）’／ −スに接続されている。そして、該Ｎチ
ャンネル型ＭＯ３ＦＥＴ５０のゲートに、非反転側入力
端子が該ＭＯ８ＦＥＴ５０のドし・インに接続された演
算増幅器２０の出力端子が接続されている。該演算増幅
器２０の非反転側入力端子は抵抗４０を介して基準電圧
発生回路６０に接続されており、一方、反転側入力端子
には基準Ｗ、圧’ｂｔｒが抵抗４１と抵抗４２により分
圧きれた直流電圧が印加されている。
いま、抵抗４１および抵抗４２の抵抗値をそれぞれＲ４
□およびＲ４！とすると、本実施例で演算増幅器２０の
反転側入力端子に加わる電圧は、Ｒ１・Ｖ□、／（Ｒ，
□＋Ｒ４ｍ）となる。演算増幅器２０の非反転倒入力端
子電圧は、この電圧と同じ値になるよう制御されるので
、基準電圧発生回路６０と演算増幅器２０の非反転側入
力端子の間に接続された抵抗４０を流れる電流（ブリッ
ジ励起電流はこれと等しい）は、ＣＲａｒ−Ｖａｓｔ／
（Ｒ４１＋ Ｒａｔ） ）／ Ｒトｆｔ リ、高精度
化が可能な基準電圧■、ｒと抵抗値Ｒｔ Ｒａ ｓ ｐ
Ｒａｍで決まるから、本実施例においても、上記第１図
に示した実施例と同じく、ブリッジ励起電流がｔ、＠電
圧および温度変動などの使用条件変動に対して安定化さ
れた優れた半導体センサの検出回路が得られる。
□およびＲ４！とすると、本実施例で演算増幅器２０の
反転側入力端子に加わる電圧は、Ｒ１・Ｖ□、／（Ｒ，
□＋Ｒ４ｍ）となる。演算増幅器２０の非反転倒入力端
子電圧は、この電圧と同じ値になるよう制御されるので
、基準電圧発生回路６０と演算増幅器２０の非反転側入
力端子の間に接続された抵抗４０を流れる電流（ブリッ
ジ励起電流はこれと等しい）は、ＣＲａｒ−Ｖａｓｔ／
（Ｒ４１＋ Ｒａｔ） ）／ Ｒトｆｔ リ、高精度
化が可能な基準電圧■、ｒと抵抗値Ｒｔ Ｒａ ｓ ｐ
Ｒａｍで決まるから、本実施例においても、上記第１図
に示した実施例と同じく、ブリッジ励起電流がｔ、＠電
圧および温度変動などの使用条件変動に対して安定化さ
れた優れた半導体センサの検出回路が得られる。
なお、上記二つの実施例では、抵抗４０の一端またはブ
リッジ励起端子の一方を接地レベルとしたが、これは必
ずしも接地レベルである必要はなく、例えば基準電圧を
分圧した適当な直流電圧とすることができる。
リッジ励起端子の一方を接地レベルとしたが、これは必
ずしも接地レベルである必要はなく、例えば基準電圧を
分圧した適当な直流電圧とすることができる。
また、上記両案流側において、一時的な励起電流の変化
に起因して生じる非反転側入力端子と反転側入力端子間
の過渡的なアンバランスで、演算増幅器２０の出力電圧
が飽和するのを防ぐため、演算増幅器２０の反転側入力
端子と出力端子および基準電圧発生回路の間に、それぞ
れ、帰還ダイオードおよび帰還抵抗を追加接続すること
ができる。
に起因して生じる非反転側入力端子と反転側入力端子間
の過渡的なアンバランスで、演算増幅器２０の出力電圧
が飽和するのを防ぐため、演算増幅器２０の反転側入力
端子と出力端子および基準電圧発生回路の間に、それぞ
れ、帰還ダイオードおよび帰還抵抗を追加接続すること
ができる。
以上、ピエゾ抵抗素子を用いた圧力センサの場合を例に
本発明を説明したが、本発明は圧力センサのみならず、
検知対象の変化に応答して抵抗値変化を示す半導体検知
素子でブリッジ回路を構成し、これを定電流駆動する半
導体センサの検出回路として広く適用できる。
本発明を説明したが、本発明は圧力センサのみならず、
検知対象の変化に応答して抵抗値変化を示す半導体検知
素子でブリッジ回路を構成し、これを定電流駆動する半
導体センサの検出回路として広く適用できる。
（発明の効果）
以上のように、本発明によれば、ブリッジ回路と定電流
回路の一体化に適し、かつ、ブリッジ励起電流が温度お
よび電ｆｌｔ圧などの使用条件変力に対して安定化され
た優れた半導体センサの検出回路が実現谷れる。
回路の一体化に適し、かつ、ブリッジ励起電流が温度お
よび電ｆｌｔ圧などの使用条件変力に対して安定化され
た優れた半導体センサの検出回路が実現谷れる。
第１図はこの発明の第一の実施例を示す回路図、第２図
はこの発明の第二の実施例を示す回路図、第３図は半導
体センサの検出回路の従来例を示す回路図である。 １〜４・・・半導体検知素子、５・・・電源電圧端子、
６．７・・・励起端子、８，９・・・検出端子、１０
、５０・・・ＭＯＳＦＥＴ、１１．１２・・・バイポー
ラトランジスタ、２０・・・演算増幅器、２１ 、２２
、２３・・・抵抗素子、３０ 、６０−・・基準’ｔ
ＪＥ源、４０ 、４１ 、４２・・・抵抗素子、１００
・・・ブリッジ回路。
はこの発明の第二の実施例を示す回路図、第３図は半導
体センサの検出回路の従来例を示す回路図である。 １〜４・・・半導体検知素子、５・・・電源電圧端子、
６．７・・・励起端子、８，９・・・検出端子、１０
、５０・・・ＭＯＳＦＥＴ、１１．１２・・・バイポー
ラトランジスタ、２０・・・演算増幅器、２１ 、２２
、２３・・・抵抗素子、３０ 、６０−・・基準’ｔ
ＪＥ源、４０ 、４１ 、４２・・・抵抗素子、１００
・・・ブリッジ回路。
Claims (1)
- 少なくとも一辺に半導体検知素子を含み、一方の励起端
子が第一の直流電圧に接続されたブリッジ回路と；ソー
ス端子が該ブリッジ回路の他の励起端子に接続されたＦ
ＥＴと；非反転側入力端子が該ＦＥＴのドレイン端子に
、反転側入力端子が第二の直流電圧にそれぞれ接続され
るとともに、出力端子が前記ＦＥＴのゲート端子に接続
された演算増幅器と；該演算増幅器の前記非反転側入力
端子と第三の直流電圧との間に接続された抵抗素子とを
備えたことを特徴とする半導体センサの検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4469687A JPS63210634A (ja) | 1987-02-26 | 1987-02-26 | 半導体センサの検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4469687A JPS63210634A (ja) | 1987-02-26 | 1987-02-26 | 半導体センサの検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63210634A true JPS63210634A (ja) | 1988-09-01 |
Family
ID=12698583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4469687A Pending JPS63210634A (ja) | 1987-02-26 | 1987-02-26 | 半導体センサの検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63210634A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113337A (en) * | 1981-01-07 | 1982-07-14 | Hitachi Ltd | Semiconductor transducer |
-
1987
- 1987-02-26 JP JP4469687A patent/JPS63210634A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113337A (en) * | 1981-01-07 | 1982-07-14 | Hitachi Ltd | Semiconductor transducer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4910455A (en) | Non-intrusive current measuring circuit | |
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| US5686826A (en) | Ambient temperature compensation for semiconductor transducer structures | |
| JPS6144360B2 (ja) | ||
| JPH06188657A (ja) | 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路 | |
| JPH075225A (ja) | 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体 | |
| US6522117B1 (en) | Reference current/voltage generator having reduced sensitivity to variations in power supply voltage and temperature | |
| JPH0425487B2 (ja) | ||
| US7233209B2 (en) | Integrated preamplifier circuit for detecting a signal current from a photodiode | |
| US6810745B2 (en) | Temperature dependent sensitivity compensation structure of sensor | |
| JPS62191907A (ja) | 半導体回路 | |
| JPH0934572A (ja) | 電源回路 | |
| US6552602B2 (en) | Circuit generating a stable reference voltage with respect to temperature, particularly for CMOS processes | |
| JPH06180332A (ja) | 電流検出回路 | |
| JP2721100B2 (ja) | 電流制限装置 | |
| JPS63210635A (ja) | 半導体センサの検出回路 | |
| JP3092062B2 (ja) | 半導体装置 | |
| JPH0629751A (ja) | 温度補償型増幅器 | |
| JPS63210637A (ja) | 半導体センサの検出回路 | |
| JPS63210636A (ja) | 半導体センサの検出回路 | |
| JPS6211034Y2 (ja) | ||
| JPH0643951A (ja) | 電流制限回路 | |
| JPH0431721A (ja) | Ｉｃ式温度検出装置 | |
| JPH02116203A (ja) | 温度補償型アクテイブバイアス増幅器 | |
| JPH0562374B2 (ja) |