JPS63211824A - 波形等化器 - Google Patents
波形等化器Info
- Publication number
- JPS63211824A JPS63211824A JP62042880A JP4288087A JPS63211824A JP S63211824 A JPS63211824 A JP S63211824A JP 62042880 A JP62042880 A JP 62042880A JP 4288087 A JP4288087 A JP 4288087A JP S63211824 A JPS63211824 A JP S63211824A
- Authority
- JP
- Japan
- Prior art keywords
- equalizer
- switched capacitor
- signal
- waveform
- waveform equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03025—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception using a two-tap delay line
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は波形等信器に係り、特にディジタル伝送におけ
る線路歪みにより主パルスの１タイムスロツト、Ｔ （
Ｔ＝１／ｆ ｂ、ｆ ｂ；データ伝送周波数）以前に現
われる前方干渉が顕著となる伝送系に好適な波形等化器
に関する。
る線路歪みにより主パルスの１タイムスロツト、Ｔ （
Ｔ＝１／ｆ ｂ、ｆ ｂ；データ伝送周波数）以前に現
われる前方干渉が顕著となる伝送系に好適な波形等化器
に関する。
１、 ＯＯｋ ｂ ／ ｓ以上のディジタル伝送を通常
の電話ペア・ケーブルを用いて伝送するシステムではあ
らかじめケーブルの逆特性を有する。／７等化器を設置
するが、線種バラツキ、ブリッジタップ（終端開放の分
岐線）等により、波形が歪み、波形の最も望ましい識別
点（通常、レスポンス波形が最大となる時点）の前後に
符号量干渉成分となる成分が生じる。上記識別点以後の
成分は、例えば判定帰還形自動等化器で補償される。
の電話ペア・ケーブルを用いて伝送するシステムではあ
らかじめケーブルの逆特性を有する。／７等化器を設置
するが、線種バラツキ、ブリッジタップ（終端開放の分
岐線）等により、波形が歪み、波形の最も望ましい識別
点（通常、レスポンス波形が最大となる時点）の前後に
符号量干渉成分となる成分が生じる。上記識別点以後の
成分は、例えば判定帰還形自動等化器で補償される。
一方、上記識別点の以前に表われる干渉成分、すなわち
前方干渉を打消す前方等信器として、入力信号をディジ
タル信号の１タイムスロツトＴだけ遅延された信号と、
上記入力信号の極性を反転し、かつ、それを上記前方干
渉量に等しい増幅をした信号とを加算することによって
、前方干渉のない等化波形をうる等信器が知られている
。「アイ・イー・イー・イー、インターナショナル ソ
リッド ステー１〜 サーキット コンファレンスプロ
シーディング １９８５年 第１５０頁（ＩＥＥＥ、ｌ
５ＳＣＣＰｒｏｃ、１，９８５゜ｐ、１．５０）Ｊまた
「アイ・イー・イー・イー、ジャーナル オブ ソリッ
ド ステート サーキット、ボリューム ニスシー１．
７ Ｎｏ、６（１９８２年）第１０４５頁から第１０
５４頁（Ｉ Ｅ Ｅ Ｅ 、 Ｊ ｏｕｒｎ
ａｌ ｏｆ ５ｏｌｉｄ −５ｔａｔｅＣｉｒｃｕ
ｉｔ、ｓ、 ＶｏＬ Ｓ Ｃ＝ １７ 、 Ｎｏ、 ６
。
前方干渉を打消す前方等信器として、入力信号をディジ
タル信号の１タイムスロツトＴだけ遅延された信号と、
上記入力信号の極性を反転し、かつ、それを上記前方干
渉量に等しい増幅をした信号とを加算することによって
、前方干渉のない等化波形をうる等信器が知られている
。「アイ・イー・イー・イー、インターナショナル ソ
リッド ステー１〜 サーキット コンファレンスプロ
シーディング １９８５年 第１５０頁（ＩＥＥＥ、ｌ
５ＳＣＣＰｒｏｃ、１，９８５゜ｐ、１．５０）Ｊまた
「アイ・イー・イー・イー、ジャーナル オブ ソリッ
ド ステート サーキット、ボリューム ニスシー１．
７ Ｎｏ、６（１９８２年）第１０４５頁から第１０
５４頁（Ｉ Ｅ Ｅ Ｅ 、 Ｊ ｏｕｒｎ
ａｌ ｏｆ ５ｏｌｉｄ −５ｔａｔｅＣｉｒｃｕ
ｉｔ、ｓ、 ＶｏＬ Ｓ Ｃ＝ １７ 、 Ｎｏ、 ６
。
Ｄｅｃ、１９８２．ｐｐ、１０４５−１０５４）Ｊ〔発
明が解決しようとする問題点〕 上述の前方干渉を除くための従来の等信器では、アナロ
グ遅延線を必要としたり、アナログ乗算器を必要として
、上記等化器をＬ Ｓ Ｉで実現する場合の経済性、あ
るいは、特性に充分な配慮が行なわれていなかった。
明が解決しようとする問題点〕 上述の前方干渉を除くための従来の等信器では、アナロ
グ遅延線を必要としたり、アナログ乗算器を必要として
、上記等化器をＬ Ｓ Ｉで実現する場合の経済性、あ
るいは、特性に充分な配慮が行なわれていなかった。
本発明の目的はアナログ乗算器を用いずに１〜２次程度
のスイッチドキャパシタ回路によりＬＳＩ化しやすく、
かつ高精度な波形等化器を構成することにある。
のスイッチドキャパシタ回路によりＬＳＩ化しやすく、
かつ高精度な波形等化器を構成することにある。
本発明は、上記目的を達成するため、前方干渉を除く前
方等化フィルタと後方干渉を除く判定帰還形自動等化器
を直列接続して構成される波形等化器において、上記前
方等化フィルタとして、伝達関数ｚ −ａ （ｚ
：ｅ 、 ａ）１の係数、Ｔはディジタル信
号の基本周期）の等化フィルタで構成し、上記判定帰還
形自動等化器の内部信号である等化誤差信号をＴだけ遅
延させ、これを、判定データの積を得て、この積の値に
より、上記等化フィルタの伝達関数（特にａ）を設定す
るように構成したものである。
方等化フィルタと後方干渉を除く判定帰還形自動等化器
を直列接続して構成される波形等化器において、上記前
方等化フィルタとして、伝達関数ｚ −ａ （ｚ
：ｅ 、 ａ）１の係数、Ｔはディジタル信
号の基本周期）の等化フィルタで構成し、上記判定帰還
形自動等化器の内部信号である等化誤差信号をＴだけ遅
延させ、これを、判定データの積を得て、この積の値に
より、上記等化フィルタの伝達関数（特にａ）を設定す
るように構成したものである。
上記本発明によれば、伝達関数がｚ””−ａであるため
、簡単なスイッチドキャパシタ回路で実現でき、かつ、
高精度ＬＳＩ化可能な波形等化器を実現できる。
、簡単なスイッチドキャパシタ回路で実現でき、かつ、
高精度ＬＳＩ化可能な波形等化器を実現できる。
第１図は本発明による波形等化器と識別器とを組合せた
一実施例の構成を示す図で、同図において入力端子１に
一、／７等化器（図示せず）で等化されたディジタル信
号が加えられる。この入力信号は前方等化器（フィルタ
）１１および判定帰還等信器１２によって、波形等化さ
れ、すなわち、前方および後方符号量干渉成分を除かれ
、識別回路８によって、ディジタル信号が識別され、出
力端子５より識別されたディジタル値が出力される。
一実施例の構成を示す図で、同図において入力端子１に
一、／７等化器（図示せず）で等化されたディジタル信
号が加えられる。この入力信号は前方等化器（フィルタ
）１１および判定帰還等信器１２によって、波形等化さ
れ、すなわち、前方および後方符号量干渉成分を除かれ
、識別回路８によって、ディジタル信号が識別され、出
力端子５より識別されたディジタル値が出力される。
この実施例では、前方等化器１１の加算器と判定帰還等
化器１２の構成要素である加算器とを加算器３−１で共
用して構成したものである。
化器１２の構成要素である加算器とを加算器３−１で共
用して構成したものである。
前方等化フィルタは、入力信号を時間Ｔの遅延する遅延
素子２と係数入力信号と、 係数、ａを乗じる係数器４
と、上記遅延素子２と係数器４の出力を加算する加算器
３−１で構成される。
素子２と係数入力信号と、 係数、ａを乗じる係数器４
と、上記遅延素子２と係数器４の出力を加算する加算器
３−１で構成される。
又、判定帰還等化器１２は識別器８の入出力信号から等
化誤差信号を得る加算器３−２と、上記等化誤差信号と
識別器８の出力を入力とし入力信号の後方干渉信号を出
力する回路と上記干渉信号を前方等化フィルタの出力か
ら差しく加算回路（３−１を共用している）から構成さ
れるこの判定帰還自動等化器１２は従来知られているも
のと同一の構成と同じである。
化誤差信号を得る加算器３−２と、上記等化誤差信号と
識別器８の出力を入力とし入力信号の後方干渉信号を出
力する回路と上記干渉信号を前方等化フィルタの出力か
ら差しく加算回路（３−１を共用している）から構成さ
れるこの判定帰還自動等化器１２は従来知られているも
のと同一の構成と同じである。
加算器３−２は等化誤差をえ、その１部は等信器９に加
えられると共に、遅延素子６で時間Ｔだけ遅延して制御
回路１０に加えられる。制御回路は上記等化誤差と識別
器からの判定データとの積を得て、上記前方等化フィル
タ１１の係数器４の係数ａを可変する。
えられると共に、遅延素子６で時間Ｔだけ遅延して制御
回路１０に加えられる。制御回路は上記等化誤差と識別
器からの判定データとの積を得て、上記前方等化フィル
タ１１の係数器４の係数ａを可変する。
第２図は、前方等信器の原理を説明する波形図で、（ａ
）は入力端子１に加えられるディジタル信号（単一パル
ス）の波形図である。ＪＴ等化器で等化された後の波形
であるが、線路のバラツキ、終端開放の分岐線（ブリッ
ジタップ）等の影響により、ｈで示すような干渉成分が
ある。）ｌｉ＋ｈ２等は、判定帰還形等化器１２で補償
されるが、ｈ−１は残留干渉として残る。
）は入力端子１に加えられるディジタル信号（単一パル
ス）の波形図である。ＪＴ等化器で等化された後の波形
であるが、線路のバラツキ、終端開放の分岐線（ブリッ
ジタップ）等の影響により、ｈで示すような干渉成分が
ある。）ｌｉ＋ｈ２等は、判定帰還形等化器１２で補償
されるが、ｈ−１は残留干渉として残る。
この前方干渉を打ち消すためには入力波形（ａ）を遅延
素子２でＴだけ遅延させ（ｂ）の波形を得る。一方、前
方干渉量ｈ−１に等しい増幅度を持ち、極性を反較させ
た信号（ｃ）を係数器４で作成し、（ｂ）と（ｃ）を加
算器３−１で加算することにより（ｄ）の等化後波形を
得る。この波形はｔ＝Ｔの時刻では干渉量を０に抑える
ことが可能となる。上述のような、前方干渉が−Ｔ程度
の時間範囲では、第３図に示すようなＺ一平面上の零点
（−−、Ｏ）を持つ一次回路で実現できる。
素子２でＴだけ遅延させ（ｂ）の波形を得る。一方、前
方干渉量ｈ−１に等しい増幅度を持ち、極性を反較させ
た信号（ｃ）を係数器４で作成し、（ｂ）と（ｃ）を加
算器３−１で加算することにより（ｄ）の等化後波形を
得る。この波形はｔ＝Ｔの時刻では干渉量を０に抑える
ことが可能となる。上述のような、前方干渉が−Ｔ程度
の時間範囲では、第３図に示すようなＺ一平面上の零点
（−−、Ｏ）を持つ一次回路で実現できる。
第４図は上記前方等化フィルター１の一実施例の回路構
成図で、第５図に上記実施例の動作説明のタイムチャー
トを示した。キャパシタ７−１（容量値Ｃ１）は可変と
するためあらかじめ複数のキャパシタが並列に用意され
ている。この可変動作については後に説明する。
成図で、第５図に上記実施例の動作説明のタイムチャー
トを示した。キャパシタ７−１（容量値Ｃ１）は可変と
するためあらかじめ複数のキャパシタが並列に用意され
ている。この可変動作については後に説明する。
図中、キャパシタ７−２．７−３の容量（Ｃ２゜Ｃａ）
は同一とし伝送周期Ｔで入力信号をサンプルし、時間Ｔ
だけ遅延した後演算増幅器６の入力。
は同一とし伝送周期Ｔで入力信号をサンプルし、時間Ｔ
だけ遅延した後演算増幅器６の入力。
出力に接続されたキャパシタ７−４（Ｃｏ）にこの値を
貯わえる。キャパシタ７−２．７−３は第５図に示され
るφ１１．φ１□のクロックに従い交互に上記動作を行
なう。又、キャパシタ７−２．７−３は入力信号を時間
Ｔだけ遅延させる一方、キャパシタ７−１により前方干
渉量を作成する。
貯わえる。キャパシタ７−２．７−３は第５図に示され
るφ１１．φ１□のクロックに従い交互に上記動作を行
なう。又、キャパシタ７−２．７−３は入力信号を時間
Ｔだけ遅延させる一方、キャパシタ７−１により前方干
渉量を作成する。
ｃ １／ Ｃ２は第１図における係数器４の係数ａに対
応する。以上説明した如く第４図で示される回路の伝達
関数Ｆは と表わされる。ココでＣ２／ＧＯ＝１．Ｃ１／ＣＯ＝
ａと設定すれば、第１図の前方等化フィルタ１１を実現
される。
応する。以上説明した如く第４図で示される回路の伝達
関数Ｆは と表わされる。ココでＣ２／ＧＯ＝１．Ｃ１／ＣＯ＝
ａと設定すれば、第１図の前方等化フィルタ１１を実現
される。
第６図は本発明による波形等信器の一実施例の回路図を
示し、対応する部分には同一の番号を付している。又前
方等化フィルタは第４図と同一である。更に前方等化器
の加算器と判定帰還自動等信器の加算器を共用するため
に、演算増幅器６の入力部に複数のキャパシタ７−６．
７−７．７−８が接続されている。これにより前方等化
フィルタのｚ−１−ａの動作と後方干渉（ｈｌ、ｈ２・
・・）の除去動作を１つの演算増幅器６で実現できる。
示し、対応する部分には同一の番号を付している。又前
方等化フィルタは第４図と同一である。更に前方等化器
の加算器と判定帰還自動等信器の加算器を共用するため
に、演算増幅器６の入力部に複数のキャパシタ７−６．
７−７．７−８が接続されている。これにより前方等化
フィルタのｚ−１−ａの動作と後方干渉（ｈｌ、ｈ２・
・・）の除去動作を１つの演算増幅器６で実現できる。
次にキャパシタ７−１の適応動作について第７図タイム
チャートを用いて説明する。第７図中、等化誤差ｓｇｎ
ｅは前方干渉ｈ−１を除去した等化後信号ｖ１と識別デ
ータＸ （Ｄａ七ａ＝１）。
チャートを用いて説明する。第７図中、等化誤差ｓｇｎ
ｅは前方干渉ｈ−１を除去した等化後信号ｖ１と識別デ
ータＸ （Ｄａ七ａ＝１）。
Ｙ （Ｄａｔａ＝−１）によって選択される基準電圧源
（ＩＶ、ＯＶ、−ＩＶ）との差の極性を示すものである
。この等化誤差ｓｇｎｅは前方、後方両者の等化誤差を
含むが、識別後データＸ、Ｙと相関を論理回路１４（第
８図にその１実施例を示す）でとり、アップ・ダウンカ
ウンタ１５により時間的に積分するいわゆる統計処理す
ることにより前方干渉をのみ抽出することが可能となる
。アップ・ダウンカウンタ１５による値をデコーダ１６
でデコードし、あらかじめ用意された複数のキャパシタ
７−１のうち１つを選択できる。残留前方干渉が正の際
は容量値Ｃ１を大きくし負の際はｃｌを小とすることに
より適応的な前方等化器が実現できる。
（ＩＶ、ＯＶ、−ＩＶ）との差の極性を示すものである
。この等化誤差ｓｇｎｅは前方、後方両者の等化誤差を
含むが、識別後データＸ、Ｙと相関を論理回路１４（第
８図にその１実施例を示す）でとり、アップ・ダウンカ
ウンタ１５により時間的に積分するいわゆる統計処理す
ることにより前方干渉をのみ抽出することが可能となる
。アップ・ダウンカウンタ１５による値をデコーダ１６
でデコードし、あらかじめ用意された複数のキャパシタ
７−１のうち１つを選択できる。残留前方干渉が正の際
は容量値Ｃ１を大きくし負の際はｃｌを小とすることに
より適応的な前方等化器が実現できる。
また、キャパシタ７−１の制御方式としてＪＴ等化器の
情報を用いて行なう方法もある。これはＪＴ等化器の増
幅度が大の時は実際の線路特性からのずれが大となり前
方干渉が増大する傾向があることを利用し、増幅度があ
る値を越える際はキャパシタ７−１を付加し、それ以下
の場合はＣ１をとり去るといった方式により、ある決ま
った前方干渉を仮定し、前方干渉を除去するか否かとい
った２種類の選択を行なうことも可能である。
情報を用いて行なう方法もある。これはＪＴ等化器の増
幅度が大の時は実際の線路特性からのずれが大となり前
方干渉が増大する傾向があることを利用し、増幅度があ
る値を越える際はキャパシタ７−１を付加し、それ以下
の場合はＣ１をとり去るといった方式により、ある決ま
った前方干渉を仮定し、前方干渉を除去するか否かとい
った２種類の選択を行なうことも可能である。
なお、識別器の構成は従来よく知られた回路で、上記実
施例は、ディジタル信号が３値のバイポーラ信号である
場合の構成を示す。比較器８−１゜８−２はそれぞれ、
閾値０．５．−０．５とし、その出力値をアンドゲート
８−３．８−４を通すことによって、識別データＸ、Ｙ
を得、これをオアゲート８−５に通すことによって、ユ
ニポーラの識別信号を得る。
施例は、ディジタル信号が３値のバイポーラ信号である
場合の構成を示す。比較器８−１゜８−２はそれぞれ、
閾値０．５．−０．５とし、その出力値をアンドゲート
８−３．８−４を通すことによって、識別データＸ、Ｙ
を得、これをオアゲート８−５に通すことによって、ユ
ニポーラの識別信号を得る。
本発明によれば、前方等化フィルタをスイッチドキャパ
シタ回路の１次フィルタによって実現することによって
、極部な構成で、高精度のＬＳＩ化可能な波形等化器を
実現できる。特にアナログ乗算器を用いることなく簡単
なスイッチドキャパシタの切換えで乗算と同じ機能を実
現し１等方等化フィルタの加算機能と判定帰還自動等化
器の加算機能を共通の回路で実現できるため、回路が簡
単となる。
シタ回路の１次フィルタによって実現することによって
、極部な構成で、高精度のＬＳＩ化可能な波形等化器を
実現できる。特にアナログ乗算器を用いることなく簡単
なスイッチドキャパシタの切換えで乗算と同じ機能を実
現し１等方等化フィルタの加算機能と判定帰還自動等化
器の加算機能を共通の回路で実現できるため、回路が簡
単となる。
【図面の簡単な説明】
第１図は本発明による波形等化器の構成図、第２図、第
３図は、前方等化フィルタの原理説明図、第４図は前方
波形等化フィルタの一実施例の回路図、第５図は第４図
の実施例の動作説明のためのタイムチャート図、第６図
は本発明による波形等化器の一実施例の回路図、第７図
は第６図の実施例の動作説明のためのタイムチャート図
、第８図は第６図中の論理回路１４の実施例の回路図で
ある。 １・・・入力端子、２・・・遅延素子、３・・・加算器
、４・・・係数器、５・・・出力端子、６・・・演算増
幅器、７・・・入力キャパシタ、８・・・識別器、９・
・・判定帰還形自動等化器、１０・・・制御回路、１４
・・・論理回路、１５・・・Ｕ／Ｄカウンタ、１６・・
・デコーダ。 第＋潴 小よ 第５創 弔７図 一１ＡＡ− 第ｇ図
３図は、前方等化フィルタの原理説明図、第４図は前方
波形等化フィルタの一実施例の回路図、第５図は第４図
の実施例の動作説明のためのタイムチャート図、第６図
は本発明による波形等化器の一実施例の回路図、第７図
は第６図の実施例の動作説明のためのタイムチャート図
、第８図は第６図中の論理回路１４の実施例の回路図で
ある。 １・・・入力端子、２・・・遅延素子、３・・・加算器
、４・・・係数器、５・・・出力端子、６・・・演算増
幅器、７・・・入力キャパシタ、８・・・識別器、９・
・・判定帰還形自動等化器、１０・・・制御回路、１４
・・・論理回路、１５・・・Ｕ／Ｄカウンタ、１６・・
・デコーダ。 第＋潴 小よ 第５創 弔７図 一１ＡＡ− 第ｇ図
Claims (1)
- 【特許請求の範囲】 １、ｚ＾−＾１−ａ（ｚ＾−＾１＝ｅ＾−＾Ｓ＾Ｔ：Ｔ
は伝送信号の周期、ａ＞１）の伝達関数を持つ前方等化
フィルタと、上記前方等化フィルタの出力を入力とする
判定帰還形自動等化器と、上記判定帰還形自動等化器の
内部にある等化誤差をＴだけ遅延した信号と上記判定帰
還形自動等化器の判定データとの積で上記前方等化フィ
ルタの伝達関数を可変する制御回路とを具備してなるこ
とを特徴とする波形等化器。 ２、第１項記載の波形等化器において、上記前方等化フ
ィルタが等化される信号の伝送速度と同一のクロックレ
ートで動作するスイッチドキャパシタ回路で構成され、
演算増幅器の負入力端子と出力端子間に接続された容量
Ｃ＿０の第１のスイッチドキャパシタと、上記第１のス
イッチドキャパシタに並列に設けられ、上記クロックレ
ートと同一周期を持つクロックφ＿１で動作する第１の
スイッチと、上記第１のスイッチと別位相のクロックφ
＿２で動作し、入力信号をサンプルし上記第１のスイッ
チドキャパシタに充電する容量値Ｃ＿０／ａをもつ第２
のスイッチドキャパシタと、等しい容量値Ｃ＿０をもつ
２つのスイッチドキャパシタと、上記入力信号をサンプ
ルし、これを時間Ｔだけ遅延させた後極性を反転させて
上記第１のスイッチドキャパシタに充電するように、上
記２つのスイッチドキャパシタの接続を切換えるスイッ
チとを有して構成された波形等化器。 ３、第２項記載の波形等化器において、上記第２のスイ
ッチドキャパシタが、複数のキャパシタと、上記判定帰
還形自動等化器から得られた制御信号によって上記複数
のキャパシタから１のキャパシタを選択する回路とから
なる波形等化器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62042880A JP2592449B2 (ja) | 1987-02-27 | 1987-02-27 | 波形等化器 |
| US07/149,021 US4833691A (en) | 1987-02-27 | 1988-01-27 | Line equalizer |
| CA000557722A CA1289198C (en) | 1987-02-27 | 1988-01-29 | Line equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62042880A JP2592449B2 (ja) | 1987-02-27 | 1987-02-27 | 波形等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63211824A true JPS63211824A (ja) | 1988-09-02 |
| JP2592449B2 JP2592449B2 (ja) | 1997-03-19 |
Family
ID=12648352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62042880A Expired - Lifetime JP2592449B2 (ja) | 1987-02-27 | 1987-02-27 | 波形等化器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4833691A (ja) |
| JP (1) | JP2592449B2 (ja) |
| CA (1) | CA1289198C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015507399A (ja) * | 2011-12-21 | 2015-03-05 | インテル コーポレイション | 低電力高速デジタル受信器 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE110507T1 (de) * | 1988-09-29 | 1994-09-15 | Siemens Ag | Schaltungsanordnung zum entzerren von in analoger form empfangener digitalsignale. |
| US5031194A (en) * | 1989-08-11 | 1991-07-09 | Bell Communications Research, Inc. | Wideband digital equalizers for subscriber loops |
| US5039963A (en) * | 1990-01-26 | 1991-08-13 | At&T Bell Laboratories | Method for reducing signal-dependent distortion in switched-capacitor filters or the like |
| CA2047557C (en) * | 1990-07-20 | 1996-12-10 | Mitsuo Kakuishi | Received data adjusting device |
| US5517523A (en) * | 1993-06-16 | 1996-05-14 | Motorola, Inc. | Bridge-tap equalizer method and apparatus |
| GB2355629B (en) * | 1999-10-18 | 2004-02-11 | Mitel Corp | Precursor decision feedback equalizer (PDFE) |
| US20060087287A1 (en) * | 2004-10-27 | 2006-04-27 | Maxwell Technologies, Inc. | Voltage monitoring for connected electrical energy storage cells |
| US9088449B1 (en) * | 2014-02-17 | 2015-07-21 | Ncku Research And Development Foundation | Adaptive switched-capacitor equalizer |
| CN116545813B (zh) * | 2023-06-28 | 2023-09-01 | 山东云海国创云计算装备产业创新中心有限公司 | 一种服务器、通信设备、通信芯片以及前向均衡电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60223256A (ja) * | 1985-03-08 | 1985-11-07 | Hitachi Ltd | 自動等化器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4283788A (en) * | 1976-06-25 | 1981-08-11 | Cselt - Centro Studi E Laboratori Telecomunicazioni S.P.A. | Equalization system with preshaping filter |
| JPS5827475A (ja) * | 1981-08-11 | 1983-02-18 | Hitachi Ltd | ゴ−スト除去装置 |
| US4547888A (en) * | 1982-07-28 | 1985-10-15 | Motorola, Inc. | Recursive adaptive equalizer for SMSK data links |
| JPS60260222A (ja) * | 1984-06-07 | 1985-12-23 | Nec Corp | 適応可変スイツチトキヤパシタフイルタ |
-
1987
- 1987-02-27 JP JP62042880A patent/JP2592449B2/ja not_active Expired - Lifetime
-
1988
- 1988-01-27 US US07/149,021 patent/US4833691A/en not_active Expired - Lifetime
- 1988-01-29 CA CA000557722A patent/CA1289198C/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60223256A (ja) * | 1985-03-08 | 1985-11-07 | Hitachi Ltd | 自動等化器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015507399A (ja) * | 2011-12-21 | 2015-03-05 | インテル コーポレイション | 低電力高速デジタル受信器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4833691A (en) | 1989-05-23 |
| CA1289198C (en) | 1991-09-17 |
| JP2592449B2 (ja) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624688B2 (en) | Filtering variable offset amplifer | |
| US5168459A (en) | Adaptive filter using continuous cross-correlation | |
| US8842722B2 (en) | Decision feedback equalizers with high-order continuous time feedback | |
| US20050190832A1 (en) | Decision feedback equalizer with dynamic feedback control | |
| US4303895A (en) | Automatic equalizer | |
| JPS63211824A (ja) | 波形等化器 | |
| US3553606A (en) | System for providing adjusting signals to a transversal filter equalizer | |
| US3537038A (en) | Transversal-filter equalization circuits | |
| JPH01258511A (ja) | 適応等化装置 | |
| JP3146609B2 (ja) | 自動等化回路 | |
| JPS61152171A (ja) | デイジタル化ゴ−スト除去装置 | |
| US20040091036A1 (en) | Adaptive signal equalizer with adaptive error timing and precursor/postcursor configuration control | |
| EP0042446B1 (en) | Automatic equalizer | |
| JPS59139717A (ja) | 自動等化器 | |
| JP2653371B2 (ja) | 適応形等化器 | |
| US6025750A (en) | Digital filter with long impulse response | |
| JPS6016129B2 (ja) | 適応形自動等化器 | |
| JPS61152169A (ja) | デイジタル化ゴ−スト除去装置 | |
| JP2978513B2 (ja) | 自動等化装置 | |
| US3573668A (en) | System for adaptively equalizing a data signal having a closed data eye | |
| JPS6256686B2 (ja) | ||
| JPH04223611A (ja) | 適応性の巡回形ディジタルフィルタ | |
| JPH0629788A (ja) | 自動等化装置 | |
| JPH01235405A (ja) | 自動等化器 | |
| JPS61152174A (ja) | ディジタル等化回路 |