JPS63217829A - スイツチトキヤパシタ回路 - Google Patents
スイツチトキヤパシタ回路Info
- Publication number
- JPS63217829A JPS63217829A JP5154287A JP5154287A JPS63217829A JP S63217829 A JPS63217829 A JP S63217829A JP 5154287 A JP5154287 A JP 5154287A JP 5154287 A JP5154287 A JP 5154287A JP S63217829 A JPS63217829 A JP S63217829A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- capacitor
- ground potential
- amplifier
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 22
- 230000001052 transient effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はスイツチトキヤパシタ回路に関し、特にスイツ
チトキヤパシタを用いてフィルタ、Ｄ／Ａ変換器等の高
精度化を図るのに有用なスイツチトキヤパシタ回路に関
する。
チトキヤパシタを用いてフィルタ、Ｄ／Ａ変換器等の高
精度化を図るのに有用なスイツチトキヤパシタ回路に関
する。
（従来技術）
従来のスイツチトキヤパシタを用したＤ／Ａ変換器の一
例を第２図に示して説明する。図中、Ａは演算増巾器５
ｃｏ−Ｃｎ、およびＣｔ、Ｃｙは容量。
例を第２図に示して説明する。図中、Ａは演算増巾器５
ｃｏ−Ｃｎ、およびＣｔ、Ｃｙは容量。
Ｓｏ ””−Ｓｎ ＃およびＳｌは２つの接点のうちの
一方を選択するスイッチ、Ｒは抵抗、 Ｖｒｅｆは基準
電圧源である。スイッチＳｌは演算増巾器Ａの反転入力
端子と接地電位端とを交互に選択し、スイッチＳｏは同
じタイミングで演算増巾器Ａの出力端子と接地電位―と
を交互に選択接続している。ここでスイッチＳ！が接地
電位側を選択している時に。
一方を選択するスイッチ、Ｒは抵抗、 Ｖｒｅｆは基準
電圧源である。スイッチＳｌは演算増巾器Ａの反転入力
端子と接地電位端とを交互に選択し、スイッチＳｏは同
じタイミングで演算増巾器Ａの出力端子と接地電位―と
を交互に選択接続している。ここでスイッチＳ！が接地
電位側を選択している時に。
スイッチＳＬ （ｉ＝１ ＋ ２ ＋〜ｎ）が接地電位
側を選選択する動作１回により、 ｖｒｅｆ−Ｃ１＋ｖｏ−ｃ。
側を選選択する動作１回により、 ｖｒｅｆ−Ｃ１＋ｖｏ−ｃ。
の電荷が容量ＣＩに注入され（ただしＶｏは演算増巾器
の出力電位）、前記Ｓ！が接地電位側を選択している時
にＳｉが基準電圧源Ｖｒｅｆ（ｉｌ！Ｉを選択しかつＳ
Ｉが演算増巾器Ａの反転入力端子を選択している時にＳ
ｉが接地電位を選択する動作１回により。
の出力電位）、前記Ｓ！が接地電位側を選択している時
にＳｉが基準電圧源Ｖｒｅｆ（ｉｌ！Ｉを選択しかつＳ
Ｉが演算増巾器Ａの反転入力端子を選択している時にＳ
ｉが接地電位を選択する動作１回により。
Ｖｒｅｆ−Ｃｉ ＋ Ｖｏ−Ｃ。
の電荷が容量Ｃ１に注入される。
したがってＣＩにある電荷の微分の２変換はを得る。こ
れより本回路は、前記スイッチＳｉの２通りの動作の選
択情報をディジタル入力信号とし、スイッチＳｒ、Ｓｏ
の動作の繰り返し周波数よりも充分遅いディジタル入力
信号を のアナログ電圧に変換するＤ／Ａ変換器として動作する
。本回路は一般に階段状の出力波形から高周波の成分を
除去するための低域濾波器（ポストフィルタ）とともに
使用される。
れより本回路は、前記スイッチＳｉの２通りの動作の選
択情報をディジタル入力信号とし、スイッチＳｒ、Ｓｏ
の動作の繰り返し周波数よりも充分遅いディジタル入力
信号を のアナログ電圧に変換するＤ／Ａ変換器として動作する
。本回路は一般に階段状の出力波形から高周波の成分を
除去するための低域濾波器（ポストフィルタ）とともに
使用される。
（発明が解決しようとする問題点）
上述した従来のＤ／Ａ変換器は、ＳＣｕ路が前述ノ第２
の動作（−Ｖｒ６ｆ−Ｃｉ ＋ Ｖｏ’Ｃｏ ｔｌ−Ｃ
ｔ ＩＣ注入する）を選択された時にのみ接地電位の配
線抵抗に電流が流れ、接地電位を変動させること、およ
び演算増巾器Ａが一般に正負の応答速度が異なること等
により、Ｄ／Ａ変換出力が正負非対称となる非線形歪が
発生する欠点があった。
の動作（−Ｖｒ６ｆ−Ｃｉ ＋ Ｖｏ’Ｃｏ ｔｌ−Ｃ
ｔ ＩＣ注入する）を選択された時にのみ接地電位の配
線抵抗に電流が流れ、接地電位を変動させること、およ
び演算増巾器Ａが一般に正負の応答速度が異なること等
により、Ｄ／Ａ変換出力が正負非対称となる非線形歪が
発生する欠点があった。
本発明はこのような欠点をなくシ、非線形歪を軽減でき
、かつポストフィルタの占有面積も減少させ得るスイツ
チトキヤパシタ回路を提供することにある。
、かつポストフィルタの占有面積も減少させ得るスイツ
チトキヤパシタ回路を提供することにある。
（問題点を解決するための手段）
本発明に係るスイツチトキヤパシタ回路は、容量素子お
よび該容量素子の一方の端子を接地電位端と演算増巾器
の反転入力端子とに交互に接続するスイッチから成る少
くとも一組のスイッチトキャパシタと、前記演算増巾器
の出力端子を抵抗素子と容量素子とから成る積分回路の
入力端に周期的に接続するスイッチとを有して構成され
ている。
よび該容量素子の一方の端子を接地電位端と演算増巾器
の反転入力端子とに交互に接続するスイッチから成る少
くとも一組のスイッチトキャパシタと、前記演算増巾器
の出力端子を抵抗素子と容量素子とから成る積分回路の
入力端に周期的に接続するスイッチとを有して構成され
ている。
（実施例）
次に、本発明を図面を参照して実施例について説明する
。
。
第１図は本発明のスイッチトキャパシタ回路をＤ／Ａ変
換器に適用した実施例の回路図であり。
換器に適用した実施例の回路図であり。
第２図の従来例と異なるところは１本実施例では演算増
巾器Ａの出力端と抵抗Ｒおよび容量ＣＦから成る積分回
路Ｂの入力端との間に開閉スイッチＳが設けられている
点である。
巾器Ａの出力端と抵抗Ｒおよび容量ＣＦから成る積分回
路Ｂの入力端との間に開閉スイッチＳが設けられている
点である。
この開閉スイッチＳは前記スイッチＳ！が前記増巾器Ａ
の反転入力端側を選択した時からそれによる該増巾器Ａ
の過渡応答が制定する時間だけ遅れて閉成し、前記スイ
ッチＳ！が次に接地電位側を選択する直前に開成する。
の反転入力端側を選択した時からそれによる該増巾器Ａ
の過渡応答が制定する時間だけ遅れて閉成し、前記スイ
ッチＳ！が次に接地電位側を選択する直前に開成する。
この動作により容量Ｃｙに供給される電荷は前記増巾器
Ａの正負の応答速度の差異の影響を受けることがなくな
り、また容量Ｃ？に与える接地電位をスイッチ８１〜Ｓ
ｎ。
Ａの正負の応答速度の差異の影響を受けることがなくな
り、また容量Ｃ？に与える接地電位をスイッチ８１〜Ｓ
ｎ。
Ｓｒと共通の配線抵抗を持たないように配線することに
より、接地電位の正負非対称な変動の影響が容量Ｃｙに
伝わらないようにできる。
より、接地電位の正負非対称な変動の影響が容量Ｃｙに
伝わらないようにできる。
さらに積分回路Ｂの抵抗Ｒ１容量Ｃ２にょるポストフィ
ルタの時定数はスイッチＳの動作クロックのデユーティ
比の逆数倍されるため、集積化した場合、従来の回路と
同じ時定数を実現するための前記Ｒ，ＣＦの占有面積が
減少する□。
ルタの時定数はスイッチＳの動作クロックのデユーティ
比の逆数倍されるため、集積化した場合、従来の回路と
同じ時定数を実現するための前記Ｒ，ＣＦの占有面積が
減少する□。
（発明の効果）
以上説明したように本発明によれば、スイッチトキャパ
シタを用いたＤ／Ａ変換器において、出力をその過渡応
答が制定した時間だけポストフィルタに伝達することに
より、非線形歪を軽減でき。
シタを用いたＤ／Ａ変換器において、出力をその過渡応
答が制定した時間だけポストフィルタに伝達することに
より、非線形歪を軽減でき。
またポストフィルタの占有面積も減少させることができ
る効果がある。
る効果がある。
第１図は本発明に係るスイッチトキャパシタを用いたＤ
／Ａ変換器の１例を示す回路図、第２図は従来のスイッ
チトキャパシタによるＤ／Ａ変換器の回路図である。 Ｃｏ 〜ＣＨ、ＣＩ、 ＣＦ −容量、Ｓｏ ” Ｓｎ
、Ｓｔ −Ｓ ”’スイッチ、Ｒ・・・抵抗−Ｖ
ｒ ｅ ｆ・・・基準電圧源。 Ａ・・・演算増巾器、 Ｂ・・・積分回路。
／Ａ変換器の１例を示す回路図、第２図は従来のスイッ
チトキャパシタによるＤ／Ａ変換器の回路図である。 Ｃｏ 〜ＣＨ、ＣＩ、 ＣＦ −容量、Ｓｏ ” Ｓｎ
、Ｓｔ −Ｓ ”’スイッチ、Ｒ・・・抵抗−Ｖ
ｒ ｅ ｆ・・・基準電圧源。 Ａ・・・演算増巾器、 Ｂ・・・積分回路。
Claims (1)
- 容量素子および該容量素子の一方の端子を１つの電位側
と演算増巾器の反転入力端子側とに交互に接続するスイ
ッチから成る少くとも一組のスイツチトキヤパシタと、
前記演算増巾器の出力端子を抵抗素子と容量素子とから
成る積分回路の入力端に周期的に接続するスイッチとを
有することを特徴とするスイツチトキヤパシタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154287A JPS63217829A (ja) | 1987-03-06 | 1987-03-06 | スイツチトキヤパシタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154287A JPS63217829A (ja) | 1987-03-06 | 1987-03-06 | スイツチトキヤパシタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63217829A true JPS63217829A (ja) | 1988-09-09 |
Family
ID=12889911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5154287A Pending JPS63217829A (ja) | 1987-03-06 | 1987-03-06 | スイツチトキヤパシタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63217829A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0420017A (ja) * | 1990-05-14 | 1992-01-23 | Matsushita Electric Ind Co Ltd | 変調装置 |
| JP2013038529A (ja) * | 2011-08-05 | 2013-02-21 | Fuji Electric Co Ltd | スイッチトキャパシタ積分器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104532A (en) * | 1980-01-25 | 1981-08-20 | Toshin Prod Kk | Digital-analog converting circuit |
-
1987
- 1987-03-06 JP JP5154287A patent/JPS63217829A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104532A (en) * | 1980-01-25 | 1981-08-20 | Toshin Prod Kk | Digital-analog converting circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0420017A (ja) * | 1990-05-14 | 1992-01-23 | Matsushita Electric Ind Co Ltd | 変調装置 |
| JP2013038529A (ja) * | 2011-08-05 | 2013-02-21 | Fuji Electric Co Ltd | スイッチトキャパシタ積分器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0211173B2 (ja) | ||
| CA1194945A (en) | Switched capacitor filter having a reduced capacitance | |
| JPS60254815A (ja) | フイルタ装置 | |
| US8941438B2 (en) | Bandwidth limiting for amplifiers | |
| JP2795656B2 (ja) | ローパスフィルタ | |
| US4559498A (en) | Symmetrical integrator and application of said integrator to an electric filter | |
| JP3225527B2 (ja) | 遅延回路 | |
| JPH03185915A (ja) | スイッチト・キャパシタ型ヒステリシスコンパレータ回路 | |
| JP2866399B2 (ja) | 振幅減衰器 | |
| JPH05243857A (ja) | オフセット不感型スイッチトキャパシタ増幅回路 | |
| JPH01258188A (ja) | 加算器 | |
| JP2753604B2 (ja) | ソース結合型ｆｅｔ回路 | |
| JPS5952849B2 (ja) | タイミング回路 | |
| JPH0422478Y2 (ja) | ||
| JPH0526813Y2 (ja) | ||
| JPH0695635B2 (ja) | レベルシフト回路 | |
| JPS6340914Y2 (ja) | ||
| JPH0731218B2 (ja) | 抵抗測定装置 | |
| JPS6327114A (ja) | スイツチ制御回路 | |
| JPH05183411A (ja) | アナログスイッチ回路 | |
| JP2001154749A (ja) | 基準電圧発生回路 | |
| JPH0192999A (ja) | サンプルホールド回路 | |
| JPH0429247B2 (ja) | ||
| JPH01184699A (ja) | サンプルホールド回路 | |
| JPH05281266A (ja) | サンプリング回路 |