JPS63219141A - 半導体素子の多層配線形成方法 - Google Patents
半導体素子の多層配線形成方法Info
- Publication number
- JPS63219141A JPS63219141A JP5255087A JP5255087A JPS63219141A JP S63219141 A JPS63219141 A JP S63219141A JP 5255087 A JP5255087 A JP 5255087A JP 5255087 A JP5255087 A JP 5255087A JP S63219141 A JPS63219141 A JP S63219141A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- deposited
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000010410 layer Substances 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体素子の下層配線の表面を平坦化するこ
とにより上層の配線を安定に形成する半導体素子の多層
配線形成方法に関するものである。
とにより上層の配線を安定に形成する半導体素子の多層
配線形成方法に関するものである。
従来の技術
従来、二層配線を形成する方法で最も典型的な例は第２
図（ａ）〜（ｄ）の工程順断面図をもって説明するよう
なものである。まず第２図（ａ）のように、半導体１の
表面にシリコン酸化膜２を形成する。次に、第２図（ｂ
）のように、このシリコン酸化膜２の上に一層目のアル
ミニウム３を蒸着し、パターニングする。次いで、第２
図（Ｃ）のように、層間絶縁膜としての酸化シリコン膜
４を化学蒸着し、その一部にコンタクト窓を形成する。
図（ａ）〜（ｄ）の工程順断面図をもって説明するよう
なものである。まず第２図（ａ）のように、半導体１の
表面にシリコン酸化膜２を形成する。次に、第２図（ｂ
）のように、このシリコン酸化膜２の上に一層目のアル
ミニウム３を蒸着し、パターニングする。次いで、第２
図（Ｃ）のように、層間絶縁膜としての酸化シリコン膜
４を化学蒸着し、その一部にコンタクト窓を形成する。
その後、コンタクト窓から露出した一層目のアルミニウ
ム３の表面を薄く逆スパツタエッチする。最後に、第２
図（ｄ）のように、引き続き二層目のアルミニウム３′
を蒸着し、パターニングして、二層配線構造を完成する
。
ム３の表面を薄く逆スパツタエッチする。最後に、第２
図（ｄ）のように、引き続き二層目のアルミニウム３′
を蒸着し、パターニングして、二層配線構造を完成する
。
この典型的な従来例では、一層目のアルミニウム３の上
に酸化シリコン膜４を蒸着した際に、層間絶縁膜として
の同酸化シリコン膜４がアルミニウム３のある部分は盛
り上り、ない部分との間に段差が生じる。したがってそ
の表面に形成した二層目のアルミニウム３′も段差を有
し、表面が平坦化していない。その結果、段差場所、例
えば第２図（Ｃ）のＳで表示した部分てショートするこ
とがある。
に酸化シリコン膜４を蒸着した際に、層間絶縁膜として
の同酸化シリコン膜４がアルミニウム３のある部分は盛
り上り、ない部分との間に段差が生じる。したがってそ
の表面に形成した二層目のアルミニウム３′も段差を有
し、表面が平坦化していない。その結果、段差場所、例
えば第２図（Ｃ）のＳで表示した部分てショートするこ
とがある。
発明が解決しようとする問題点
本発明は、上記従来例における問題点を回避する半導体
素子の二層配線形成方法を提供するものである。
素子の二層配線形成方法を提供するものである。
問題点を解決するだめの手段
本発明は、下層配線を形成する際に、層間絶縁膜の表面
にフォトレジストを残しておき、その主表面全体に上記
層間絶縁膜と実質的に同一の厚さで配線を蒸着し、その
後不要な配線部分をフォトレジストとともにリフトオフ
するものである。
にフォトレジストを残しておき、その主表面全体に上記
層間絶縁膜と実質的に同一の厚さで配線を蒸着し、その
後不要な配線部分をフォトレジストとともにリフトオフ
するものである。
作用
このようにずれば、下層配線の厚さが層間絶縁膜の厚さ
と実質的に同一であるため、リフトオフによりフォトレ
ジスト膜および同膜上の配線を除去した後の表面はきわ
めて手用なものになる。その結果、その表面に上層の配
線を形成したときに段差のないものが得られる。
と実質的に同一であるため、リフトオフによりフォトレ
ジスト膜および同膜上の配線を除去した後の表面はきわ
めて手用なものになる。その結果、その表面に上層の配
線を形成したときに段差のないものが得られる。
実施例
以下、本発明実施例を第１図（ａ）〜（ｆ）の工程順断
面図を用いて述べる。
面図を用いて述べる。
まず、第１図（ａ）のように、単結晶シリコン（半導体
）１の表面にシリコン酸化膜２を形成する。
）１の表面にシリコン酸化膜２を形成する。
このシリコン酸化膜２の上にプラズマ法により第１の層
間絶縁膜としてのシリコンナイトライド膜５を蒸着し、
さらに、このシリコンナイトライド膜５の表面全域にフ
ォトレジスト膜６を塗布し、通常のフォトリソグラフィ
法によりパターニングする。次いで第１図（ｂ）のよう
に、ドライエッチ法によりシリコンナイトライド膜５に
窓を設け、シリコン酸化膜２の一部を露出させる。その
後、第１図（Ｃ）のように、フォトレジスト６を残した
ままでその表面およびシリコン酸化膜２の露出表面に第
一層配線のアルミニウム３を蒸着する。この場合、第一
層のアルミニウム３の厚さをシリコンナイトライド膜５
の厚さと実質的に同一に選ぶ。次に、第１図（ｄ）のよ
うに、フォトレジスト５を除去するとともに、このフォ
トレジスト５の上のアルミニウム３をリフトオフにより
除去する。それから、第１図（ｅ）のように、第２の層
間絶縁膜となるシリコンナイトライドＩ］Ｉ５’を蒸着
し、つづいて、通常のフォトリソグラフィ法により、こ
のシリコンナイトライド膜５′にコンタクト窓を設ける
。この際、第１図（ｅ）のように、コンタクト窓の周縁
が少しテーパーが形成されるようなトライエッチ法を採
用する。これにより、このコンタクト窓周縁の段差部で
第二層配線が段切れすることを防止できる。それから第
１図（ｆ）のように、第二層のコンタクト配線としてチ
タン層７とアルミニウム３′との二層を蒸着し、通常の
方法でパターニングする。
間絶縁膜としてのシリコンナイトライド膜５を蒸着し、
さらに、このシリコンナイトライド膜５の表面全域にフ
ォトレジスト膜６を塗布し、通常のフォトリソグラフィ
法によりパターニングする。次いで第１図（ｂ）のよう
に、ドライエッチ法によりシリコンナイトライド膜５に
窓を設け、シリコン酸化膜２の一部を露出させる。その
後、第１図（Ｃ）のように、フォトレジスト６を残した
ままでその表面およびシリコン酸化膜２の露出表面に第
一層配線のアルミニウム３を蒸着する。この場合、第一
層のアルミニウム３の厚さをシリコンナイトライド膜５
の厚さと実質的に同一に選ぶ。次に、第１図（ｄ）のよ
うに、フォトレジスト５を除去するとともに、このフォ
トレジスト５の上のアルミニウム３をリフトオフにより
除去する。それから、第１図（ｅ）のように、第２の層
間絶縁膜となるシリコンナイトライドＩ］Ｉ５’を蒸着
し、つづいて、通常のフォトリソグラフィ法により、こ
のシリコンナイトライド膜５′にコンタクト窓を設ける
。この際、第１図（ｅ）のように、コンタクト窓の周縁
が少しテーパーが形成されるようなトライエッチ法を採
用する。これにより、このコンタクト窓周縁の段差部で
第二層配線が段切れすることを防止できる。それから第
１図（ｆ）のように、第二層のコンタクト配線としてチ
タン層７とアルミニウム３′との二層を蒸着し、通常の
方法でパターニングする。
なお、第一層のアルミニウム３やコンタクト用のチタン
層７とアルミニウム３′との二層などの厚さは例として
、それぞれ、１μｍは可能である。
層７とアルミニウム３′との二層などの厚さは例として
、それぞれ、１μｍは可能である。
上記実施例では配線材料としてアルミニウムまたはアル
ミニウムとチタンとを用いたが、アルミニウムの代わり
に金、モリブデン、白金等を用いてもよく、チタンの代
りにクロムやニッケル等を用いてもよい。
ミニウムとチタンとを用いたが、アルミニウムの代わり
に金、モリブデン、白金等を用いてもよく、チタンの代
りにクロムやニッケル等を用いてもよい。
発明の効果
以上の実施例で判るように、本発明によればリフトオフ
法を活用することにより、表面の平坦化が実現される。
法を活用することにより、表面の平坦化が実現される。
この表面手用化により、不本意な多層配線間の段差部で
のショート不良は消失する。その結果、工業生産ベース
でも安定した多層配線を形成することができる。
のショート不良は消失する。その結果、工業生産ベース
でも安定した多層配線を形成することができる。
第１図は本発明実施例の工程順断面図、第２図は従来の
典型的な工程順断面図である。 １・・・・・・半導体、２・・・・・・シリコン酸化膜
、３・・・・・・アルミニウム（下層の配線）、３′・
・・・・・アルミニウム（上層の配線）、４・・・・・
・酸化シリコン膜（層間絶縁膜）、５・・・・・・シリ
コンナイトライド膜（第１の層間絶縁膜）、５゛・・・
・・・シリコンナイトライド膜（第２の層間絶縁膜）、
６・・・・・・フォトレジスト膜、７・・・・・・チタ
ン（コンタクト用の配線）。
典型的な工程順断面図である。 １・・・・・・半導体、２・・・・・・シリコン酸化膜
、３・・・・・・アルミニウム（下層の配線）、３′・
・・・・・アルミニウム（上層の配線）、４・・・・・
・酸化シリコン膜（層間絶縁膜）、５・・・・・・シリ
コンナイトライド膜（第１の層間絶縁膜）、５゛・・・
・・・シリコンナイトライド膜（第２の層間絶縁膜）、
６・・・・・・フォトレジスト膜、７・・・・・・チタ
ン（コンタクト用の配線）。
Claims (1)
- 半導体表面のシリコン酸化膜の表面に第１の層間絶縁膜
を蒸着し、上記第１の層間絶縁膜の表面にフォトレジス
ト膜をパターン形成し、このフォトレジスト膜をマスク
として上記第１の層間絶縁膜を選択エッチし、上記シリ
コン酸化膜を所定のパターンで露出させ、上記フォトレ
ジスト膜を上記第１の層間絶縁膜の表面に残したまま上
記フォトレジスト膜および上記シリコン酸化膜の露出表
面に上記第１の層間絶縁膜と実質的に同じ厚さの第１層
配線を蒸着し、上記フォトレジスト膜およびその表面の
配線をリフトオフにより除去し、ついで、第２の層間絶
縁膜を蒸着し、上記第２の層間絶縁膜に通常のフォトリ
ソグラフィ法によりコンタクト窓を形成し、第２層の配
線を蒸着することを特徴とする半導体素子の多層配線形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5255087A JPS63219141A (ja) | 1987-03-06 | 1987-03-06 | 半導体素子の多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5255087A JPS63219141A (ja) | 1987-03-06 | 1987-03-06 | 半導体素子の多層配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63219141A true JPS63219141A (ja) | 1988-09-12 |
Family
ID=12917908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5255087A Pending JPS63219141A (ja) | 1987-03-06 | 1987-03-06 | 半導体素子の多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63219141A (ja) |
-
1987
- 1987-03-06 JP JP5255087A patent/JPS63219141A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02189981A (ja) | 半導体装置及びその製造法 | |
| JPS63219141A (ja) | 半導体素子の多層配線形成方法 | |
| JPS59141222A (ja) | 半導体装置の製造方法 | |
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| JPH03104127A (ja) | 微細パターンの形成方法 | |
| JPH08306871A (ja) | 誘電体キャパシタの製造方法 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| KR0135142B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH10189739A (ja) | 半導体装置の製造方法 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPS61137345A (ja) | 半導体装置の製造方法 | |
| JPS59117134A (ja) | 半導体装置の製造方法 | |
| JPH03152931A (ja) | 半導体装置の製造方法 | |
| JPS63288020A (ja) | 電極作成方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPH01109749A (ja) | 配線形成方法 | |
| JPS6058586B2 (ja) | 配線形成法 | |
| JPH02113566A (ja) | 半導体集積回路 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPH03201530A (ja) | 微細孔の形成方法 | |
| JPH0324779B2 (ja) | ||
| JPS63219140A (ja) | 半導体素子の多層配線形成方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPS6336547A (ja) | 半導体装置の製造方法 |