JPS6321918B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は音響信号発生回路に関するものであ
る。

従来、例えばアラーム音として電子的なメロデ
イを発生する時計があり、そのメロデイ発生回路
として第１図のようなものが使用されている。こ
の構成について述べると、予めメロデイをプログ
ラムしたメロデイ回路Ｍはクロツクパルス発生器
CLからの出力を受けて出力端子m₁にはメロデイ
を構成する各音の音階に対応した周波数の可聴周
波数信号が第２図Ａのごとく生じ、端子m₂には
各音の発生開始に同期して第２図Ｂのごとくアタ
ツクパルスが生じ、それぞれエンベロープ回路Ｅ
のスイツチング回路Ｓに供給される。なお、スイ
ツチング回路Ｓはアナログスイツチからなるもの
で、これをメロデイ回路Ｍの構成については、本
出願人による特開昭54−158967号にて詳述してあ
るので省略する。

さて、エンベロープ回路Ｅには抵抗R₁および
コンデンサC₁からなる時定数回路を設けてあり、
この時定数によつて第２図Ａの可聴周波数信号が
第２図Ｃのごとく振幅変調される。この変調信号
は音量調整用抵抗R₂を介して増幅回路Ａに供給
され、増幅された信号が端子ａからスピーカ（図
示せず）に供給されて余韻を持つたメロデイが演
奏される。

ところがこれによると、メロデイ回路Ｍ、スイ
ツチング回路Ｓおよび増幅回路ＡのインバータＶ
および電界効果トランジスタf₁，f₂からなる一部
A′については集積化されるが、振幅変調を行な
うための時定数回路および変調信号を増幅するた
めの増幅回路ＡのトランジスタT₁，T₂、抵抗
R₃，R₄およびコンデンサC₂〜C₄を外付けしなけ
ればならず、外付けの部品点数が非常に多くな
る。

また、増幅回路Ａはフイードバツク型であるた
め、素子のばらつきによつて発振や歪みが生じる
ことがある。さらに、アイドル電流が流れるため
消費電流が大きくなる欠点がある。

上記の他に、可聴周波数信号のデユーテイを時
系列的に減少させることにより減衰音を発生させ
るものがあるが、これによると、デユーテイが小
さくなると音圧が低下するとともに音色も変化し
てしまい、不快な音になつてしまうつまり、例え
ば、可聴周波数信号として方形波を使用する場
合、方形波は音質を決定する特定のスペクトル分
布を有しており、可聴周波数信号のデユーテイを
変えると、音量が変化すると同時にスペクトル分
布も変化してしまう。そのため音量が変化すると
ともに音質も変化してしまうのである。これは可
聴周波数信号としてサイン波を用いた場合にも同
様である。

本発明は上記従来の欠点を除去するもので、特
に外付け部品点数を極めて少なくするとともに音
色が一定で音圧のみが変化する快適な音響を生じ
る音響信号発生回路を提供するものである。

以下本発明の一実施例を図面に基づいて説明す
る。第３図において、CT₁は３ビツトのカウンタ
で、本例ではクロツクパルス発生器CLの端子l₀
から256KHzのパルスを受けて端子Q₁₃からパルス
幅変調用の32KHzのパルスを生じる。Ｗはこのパ
ルスの立下りによつて狭幅のパルスを生じるワン
シヨツトパルス発生器、F₁はキヤリアパルスを
生じるフリツプフロツプ回路である。本例ではキ
ヤリアパルスの周波数を32KHzに設定してあり、
このキヤリアパルスを可聴周波数信号と同期して
発生させ、しかもキヤリアパルスのデユーテイを
ほぼ対数的に減少させることによりエンベロープ
機能を持たせるものである。CT₂は上記エンベロ
ープを行なわせる音圧制御情報に基づいてキヤリ
アパルスのデユーテイを指定する４ビツトのカウ
ンタ、Ｂは一致回路、G₁，G₂はゲート回路、Ｄ
は分周回路、SE₁は選択回路で、端子l₁〜l₃から
16Hz、８Hz、４Hzのパルスを受け、いずれかを選
択するものである。以上の構成は１チツプの集積
回路にまとめてあり、外付け素子としては音量調
整用抵抗R₂、増幅用トランジスタT₃およびコン
デンサC₅のみでトランジスタT₃の出力にはスピ
ーカSPを接続してある。

つぎに動作について説明する。メロデイ回路Ｍ
は第１図の同一符号と同じもので、その端子m₁，
m₂からはそれぞれ第２図Ａ，Ｂの可聴周波数信
号およびアタツクパルスが発生するものである。
可聴周波数信号が、“１”のときカウンタCT₁が
リセツトされ、アタツクパルスによつてカウンタ
CT₂および分周回路Ｄがリセツトされる。

そこで、まずカウンタCT₂およびゲート回路
G₁から生じる出力について説明する。これらの
出力はキヤリアパルスのデユーテイを対数的に減
少させるためのものである。第４図Ａのアタツク
パルスＰによつてカウンタCT₂がリセツトされる
と、その端子Q₂₁〜Q₂₄が総て“０”に保持され
る。これによつて、ゲート回路G₁が開くととも
に選択回路SE₁によつて端子l₁からの16Hzのパル
スが選択され、これがゲート回路G₁を介して一
致回路ＢおよびカウンタCT₂に供給される。ゲー
ト回路G₁からの出力パルスを示したのが第４図
Ｂで、これが４パルス供給されて端子Q₂₃が
“１”になると選択回路SE₁によつて端子l₂からの
８Hzのパルスが選択される。これが２パルス供給
されて端子Q₂₂，Q₂₃が“１”になると、選択回
路SE₁によつて端子l₃からの４Hzのパルスが選択
される。したがつて、カウンタCT₂の端子Q₂₁〜
Q₂₃からはそれぞれ第４図Ｃ，Ｄ，Ｅのごとくパ
ルスが生じる。そして、ゲート回路G₁からの出
力をLSBとし、端子Q₂₃からの出力をMSBとする
４ビツトの出力によつて、キヤリアパルスのデユ
ーテイが指定され以下のようにしてキヤリアパル
スが生じるものである。まず、第４図Ａのアタツ
クパルスＰによるリセツトが解除された直後にお
ける時間t₁内の動作について説明する。メロデイ
回路Ｍの端子m₁からの可聴周波数信号が“１”
のときはカウンタCT₁がリセツトされるとともに
ゲート回路G₂が閉じている。そして、可聴周波
数信号が第５図Ａのごとく“０”に反転すると、
カウンタCT₁のリセツトが解除されるとともにゲ
ート回路G₂が開く。そのため、カウンタCT₁は
端子l₀からの256KHzのパルス（第５図Ｂ）をカ
ウントし、その出力端子Q₁₁〜Q₁₃からはそれぞ
れ第５図Ｃ，Ｄ，Ｅのごとくパルスが生じる。端
子l₀，Q₁₁，Q₁₂，Q₁₃が総て“０”のとき一致回
路Ｂから第５図Ｆのごとく一致パルスが生じ、フ
リツプフロツプ回路F₁がセツトされる。また、
端子Q₁₃からのパルスの立下りによつてワンシヨ
ツトパルス発生器Ｗから第５図Ｇのごとく狭幅の
パルスが生じ、フリツプフロツプ回路F₁のリセ
ツト入力に上記一致パルスと同時に供給される。
ところが、一致パルスのパルス幅の方が長いた
め、フリツプフロツプ回路F₁はセツト状態に保
持され、その出力Ｑが“１”に保持される。すな
わち、第５図ＨのごとくキヤリアパルスPcのデ
ユーテイが“１”に保持される。したがつて、可
聴周波数信号を第６図Ａに示すと、時間t₁の間
は、ゲート回路G₂から第６図Ｂのごとくそのレ
ベル反転されたパルスが生じ、スピーカSpから
最大音圧の音が生じる。

つぎに第４図の時間t₂においては、ゲート回路
G₁の出力のみが“１”であるため、端子l₀からの
第５図Ｂのパルスのみが“１”のとき、一致回路
Ｂから第７図Ａのごとく一致パルスが生じてフリ
ツプフロツプ回路F₁がセツトされる。一方、ワ
ンシヨツトパルス発生器Ｗからは上記と同様に第
７図Ｂのごとくパルスが生じ、フリツプフロツプ
回路F₁がリセツトされる。したがつてフリツプ
フロツプ回路F₁の出力Ｑからは第７図Ｃのごと
くデユーテイ15/16のキヤリアパルスPcが生じ、
これが第６図Ｃのごとくゲート回路G₂を通過し、
スピーカSpからの音圧は極く僅か低降する。

以下同様にして、時間t₃〜t₈までキヤリアパル
スPcのデユーテイは第８図示のごとく一定時間
ごとに1/16ずつ減少していき、時間t₉においては
第６図Ｄのごとくデユーテイが1/2となる。そし
て、時間t₉からt₁₂までは上記の２倍の時間間隔
で、キヤリアパルスPcのデユーテイが1/16ずつ
減少していき、時間t₁₃からt₁₆までは、さらにそ
の２倍の時間間隔で1/16ずつデユーテイが減少し
ていく。時間t₁₆においては、キヤリアパルスPc
のデユーテイは第６図Ｅのごとく1/16となる。

以上のように、ゲート回路G₂からは可聴周波
数信号とキヤリアパルスとのアンド出力が生じ、
このキヤリアパルスのデユーテイが第８図示のよ
うに近似対数的に減少していく。したがつて、ス
ピーカSPからは、余韻を持つた良質の音が発生
する。この音は、キヤリアパルスのデユーテイに
応じて音量のみが変化し、音質は変化しないもの
である。その理由を以下に述べる。一般に、この
種のものでは電磁スピーカが使用されるが、その
出力特性は可聴周波数帯域において、フラツトに
なるように設定され、可聴外帯域では出力が生じ
ないように設定される。そこでキヤリアパルスの
デユーテイを変化させると、スペクトル分布の変
化は可聴周波数より高い領域で起こり、可聴領域
内ではスペクトル分布は変化せず、各スペクトル
成分の大きさのみが一様に変化するのである。し
たがつて音質が変わることなく、音量のみが変化
するのである。

ところで、カウンタCT₂の端子Q₂₄が“１”な
ると、ゲート回路G₁，G₂が閉じて上記音の発生
が停止し、つぎのアタツクパルスの到来によつて
上記と同様の動作が行なわれる。

なお上記の例に限らず、デユーテイ指定用のカ
ウンタCT₂の内容をプリセツトカウンタにプリセ
ツトし、このカウンタ内容が総て“０”または総
て“１”になつたとき、これを検出することによ
りデユーテイを制御するようにしてもよい。

ところで、上記の実施例ではカウンタCT₁に供
給するパルスは256KHzと高周波数であるため、
一致回路Ｂにて一致をとる際にカウンタCT₁，
CT₂の桁上げに伴う遅れ時間が、実際の回路設計
上問題となり、誤動作を起こすことが考えられる
が同期カウンタを用いることにより一応の解決は
図れる。しかしながら、1.5V系のＣ−MOS LSI
として構成する場合、最小パルス幅2μsec（256K
Hz）で一致回路などの動作保証することは厳しい
ものである。

そこで、上記の危険性を除去した実施例を以下
に述べる。

第９図において、CT₃，CT₄は４ビツトのカウ
ンタ、G₃〜G₆はゲート回路、F₂〜F₄はフリツプ
フロツプ回路、V₁，V₂はインバータ、WRは再
トリガ可能なワンシヨツトパルス発生器、SE₂は
選択回路である。なお、第３図と同一符号は同一
のものを示す。

以上の構成において、カウンタCT₃には端子l₀
から第１０図Ａの256KHzのパルスを供給してあ
り、その出力端子Q₃₁〜Q₃₄からはそれぞれ第１
０図Ｂ〜Ｅのごとく128、64、32、16KHzのパル
スが発生している。そこで、端子m₂にアタツク
パルスが供給されると、ワンシヨツトパルス発生
器WRから約１秒幅のパルスが生じ、ゲート回路
G₄が開く。

また、上記アタツクパルスによつてフリツプフ
ロツプ回路F₃がリセツトされ、その出力によつ
て選択回路SE₂からは、端子l₁からの16Hzのパル
スが選択されてフリツプフロツプ回路F₂に供給
される。フリツプフロツプ回路F₂は上記16Hzの
パルス立上りおよび立下りを、端子l₀からの
256KHzのパルスの立下りに同期させるためのも
のである。そして上記アタツクパルスの発生が停
止すると、フリツプフロツプ回路F₃のリセツト
が解除されるとともにフリツプフロツプ回路F₄
のＤ入力が“０”になり、カウンタCT₄の端子
Q₃₄からのパルスの立下りによつてフリツプフロ
ツプ回路F₄の出力が“０”に反転し、カウンタ
CT₄のリセツトが解除される。すなわち、カウン
タCT₃の内容が（0000）となると同時にカウンタ
CT₄のリセツトが解除される。しかも、選択回路
SE₂によつて選択された端子l₁からの16Hzのパル
スとアタツクパルスとは同期がとられており、ア
タツクパルスの発生停止直後においては、端子l₁
からのパルスが“０”であるため、フリツプフロ
ツプ回路F₂の出力によつてゲート回路G₃の一入
力が“０”となる。そのため、ゲート回路G₃か
らは端子l₀からのパルスと同じパルスが生じ、カ
ウンタCT₃，CT₄は全く同様にカウントアツプさ
れる。したがつて、各出力端子Q₃₄，Q₄₄からの
パルスが一致しており、ゲート回路G₆の出力は
“１”に保持され、端子m₁からの可聴周波数信号
がそのままゲート回路G₇を通過する。すなわち、
キヤリアパルスのデユーテイは１となつている。

一方、ゲート回路G₅からは第１０図Ｃ，Ｄの
パルスのアンド出力が生じ、そのレベル反転した
パルスが第１０図ＦのごとくインバータV₁から
生じその立下りによつてインバータV₂の出力が
フリツプフロツプ回路F₃に書き込まれる。いま、
インバータV₂の出力は“０”に保持されている
ため、フリツプフロツプ回路F₃は前記の状態を
保持している。

そこで端子l₁からの16Hzのパルスが“１”に反
転し、フリツプフロツプ回路F₂の出力が第１１
図Ａのごとく“１”に反転すると、ゲート回路
G₃からの出力パルスは第１１図Ｂのごとくレベ
ル反転する。したがつて、カウンタCT₄の出力パ
ルスはカウンタCT₃の出力パルスより１／256×１／２ ×10^-3秒だけ遅れ、端子Q₄₄からは第１１図Ｃの
ごとくパルスが生じる。そのため、端子Q₃₄，
Q₄₄からのパルスに上記位相差が生じ、ゲート回
路G₆からは第１１図Ｄのごとく、32KHzでデユー
テイ15/16のキヤリアパルスが生じる。

そして、端子l₁からの上記16Hzのパルスが、
“０”に反転し、フリツプフロツプ回路F₂の出力
が“０”に反転すると、ゲート回路G₃からの出
力パルスが再びレベル反転する。そのため、カウ
ンタCT₄の出力パルスに、上記と同様の位相差が
さらに加えられ、ゲート回路G₆からのキヤリア
パルスのデユーテイは14/16となる。

以下同様にして、端子l₁からの16Hzのパルスの
レベル反転ごとに、キヤリアパルスのデユーテイ
が1/16ずつ減少していく。そしてキヤリアパルス
のデユーテイが4/16になると、インバータV₁か
らの第１０図Ｆのパルスの立下りに同期してイン
バータV₂の出力が“１”に反転するため、フリ
ツプフロツプ回路F₃の出力が反転する。これに
よつて、端子l₃からの４Hzのパルスが選択され、
以後は、この４Hzのパルスのレベル反転ごとにキ
ヤリアパルスのデユーテイが1/16ずつ減少してい
く。

このようにして、ゲート回路G₆からのキヤリ
アパルスのデユーテイは第１２図のように段階的
に変化する。上記アタツクパルスの発生から１秒
が経過すると、ワンシヨツトパルス発生器WRか
らのパルスが停止してゲート回路G₇が閉じる。

なお、短い音符を連続的に演奏する場合には、
上記一動作が終了する前につぎのアタツクパルス
が到来するが、これによつてワンシヨツトパルス
発生器WRからの出力パルスが１秒間延長され、
上記動作が最初から行なわれる。

この実施例によれば、カウンタCT₃，CT₄の最
上位のビツトのみの位相比較を行なうものであり
しかも各カウンタの入力は同期がとられているた
め、先の実施例におけるような危険性はなくな
る。

以上のように本発明によれば、可聴周波数信号
をこれより十分短い周期のパルスに変調するとと
もにこのパルスのデユーテイを段階的に変化させ
るようにしたので、全構成を集積化することがで
き、極て簡単な構成の増幅回路を外付けして、こ
れに出力を供給するだけで、余韻を持つた良質の
音を発音装置から発生させることができる。増幅
回路としては一石のトランジスタですみ、トラン
ジスタの電気定数のバラツキに対する感度が低
い。さらに、従来のように発振や歪みを生じるこ
とがなくなり、しかもアイドル電流が流れないた
め消費電流が少なくてすみ、さらに最大音圧も向
上する。さらに、音圧のみが低下して音色は一定
であるため、極めて良質で快適な減衰音などの音
響が得られる。

【図面の簡単な説明】

第１図は従来例を示した電気回路図、第２図は
ての動作説明のタイムチヤート、第３図は本発明
の一実施例を示した電気回路図、第４〜７図はそ
れぞれ動作説明のためのタイムチヤート、第８図
は第３図の出力パルスのデユーテイ変化を示した
説明図、第９図は他の実施例を示した電気回路
図、第１０，１１図はそれぞれ動作説明のための
タイムチヤート、第１２図は第９図の出力パルス
のデユーテイ変化を示した説明図である。 CT₁，CT₂……カウンタ、Ｂ……一致回路、F₁
……フリツプフロツプ回路、G₁，G₂……ゲート
回路、SE₁……選択回路、Ｗ……ワンシヨツトパ
ルス発生器、CT₃，CT₄……カウンタ、F₂，F₃…
…フリツプフロツプ回路、G₃〜G₇……ゲート回
路、V₁，V₂……インバータ、SE₂……選択回路。

Claims (1)

1. 【特許請求の範囲】 １ 可聴周波数信号をこれより十分短い周期のパ
   ルスに変調する変調回路と、上記パルスのデユー
   テイを音圧制御情報に基づいて制御する制御回路
   とからなる音響信号発生回路。 ２ 上記制御回路は、上記パルスのデユーテイを
   近似対数的に減少させるものである特許請求の範
   囲第１項記載の音響信号発生回路。