JPS63236406A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPS63236406A JPS63236406A JP62070717A JP7071787A JPS63236406A JP S63236406 A JPS63236406 A JP S63236406A JP 62070717 A JP62070717 A JP 62070717A JP 7071787 A JP7071787 A JP 7071787A JP S63236406 A JPS63236406 A JP S63236406A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- pulse
- variable resistors
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
従来のパルス発生回路はパルス幅とデユーティ比を別個
に制御することが困難であった。そこでマルチバイブレ
ークに２個の可変抵抗を挿入し、パルス幅とデユーティ
比を自由に制御できるパルス発生回路の簡略化を図った
ものである。
に制御することが困難であった。そこでマルチバイブレ
ークに２個の可変抵抗を挿入し、パルス幅とデユーティ
比を自由に制御できるパルス発生回路の簡略化を図った
ものである。
本発明は電磁継電器に内蔵される制御回路に係り、特に
パルス幅とデユーティ比を自由に制御できるパルス発生
回路に関する。
パルス幅とデユーティ比を自由に制御できるパルス発生
回路に関する。
電磁継電器は半導体集積回路等からなるスイッチング素
子に比べ、比較的大きい電流を容易に制御できるという
利点があり、各種電子機器の制御回路に組み込まれて使
用されている。しかし半導体集積回路等からなるスイッ
チング素子と異なり、それを制御するための専用の制御
回路を必要とし使い難いという問題がある。そこでかか
る問題を解決する手段として制御回路を内蔵した電磁継
電器の開発が進められている。
子に比べ、比較的大きい電流を容易に制御できるという
利点があり、各種電子機器の制御回路に組み込まれて使
用されている。しかし半導体集積回路等からなるスイッ
チング素子と異なり、それを制御するための専用の制御
回路を必要とし使い難いという問題がある。そこでかか
る問題を解決する手段として制御回路を内蔵した電磁継
電器の開発が進められている。
しかし用途によって動作時間や停止時間が大幅に変わる
電磁継電器を制御する回路は、パルス幅とデユーティ比
を自由に制御できると共に、限られた空間に組み込むた
めに構成が簡単なパルス発生回路を具えていなければな
らない。そこで構成が簡単でパルス幅とデユーティ比を
自由に制御でき、しかも価格の安いパルス発生回路の実
現が望まれている。
電磁継電器を制御する回路は、パルス幅とデユーティ比
を自由に制御できると共に、限られた空間に組み込むた
めに構成が簡単なパルス発生回路を具えていなければな
らない。そこで構成が簡単でパルス幅とデユーティ比を
自由に制御でき、しかも価格の安いパルス発生回路の実
現が望まれている。
第２図は従来のパルス発生回路の一例を示す回路図、第
３図はパルス発生回路の動作を表すタイムチャートであ
る。
３図はパルス発生回路の動作を表すタイムチャートであ
る。
第２図においてパルス幅とデユーティ比を制御できる従
来のパルス発生回路は、３個のＮＡＮＤ回路１１．１２
．１３を用いたマルチバイブレークの、ＲＣ充放電回路
を構成する抵抗の一部に可変抵抗１４を使用し、その両
側に２個のダイオード１５．１６を直列に接続すること
によって、コンデンサ１７に充電する時とコンデンサ１
７が放電する時の時定数を変えている。
来のパルス発生回路は、３個のＮＡＮＤ回路１１．１２
．１３を用いたマルチバイブレークの、ＲＣ充放電回路
を構成する抵抗の一部に可変抵抗１４を使用し、その両
側に２個のダイオード１５．１６を直列に接続すること
によって、コンデンサ１７に充電する時とコンデンサ１
７が放電する時の時定数を変えている。
即ち分割された可変抵抗１４の分抵抗をそれぞれ１４ａ
、１４ｂとすると、コンデンサ１７に充電する時の時定
数は固定抵抗１８と分抵抗１４ａの合計値で決まり、コ
ンデンサ１７が放電する時の時定数は固定抵抗１８と分
抵抗１４ｂの合計値で決まる。
、１４ｂとすると、コンデンサ１７に充電する時の時定
数は固定抵抗１８と分抵抗１４ａの合計値で決まり、コ
ンデンサ１７が放電する時の時定数は固定抵抗１８と分
抵抗１４ｂの合計値で決まる。
その結果先頭のＮＡＮＤ回路１１の入力端子１１ａには
第３図に■で示す信号が入力され、ＮＡＮＤ回路１９の
出力端子１９ａには第３図に■で示すパルス信号が発生
する。
第３図に■で示す信号が入力され、ＮＡＮＤ回路１９の
出力端子１９ａには第３図に■で示すパルス信号が発生
する。
従来のパルス発生回路は上述の如く可変抵抗１４の分抵
抗を変化させることにより、パルス信号のパルス幅とデ
ユーティ比を制御することができる。
抗を変化させることにより、パルス信号のパルス幅とデ
ユーティ比を制御することができる。
しかし分抵抗１４ａと分抵抗１４ｂの合計値は常に一定
であり、発生するパルス信号の幅Ｔ１とパルスの発生間
隔Ｔ２の合計Ｔが一定で、パルス幅とデユーティ比を別
個に制御することができないという問題があった。
であり、発生するパルス信号の幅Ｔ１とパルスの発生間
隔Ｔ２の合計Ｔが一定で、パルス幅とデユーティ比を別
個に制御することができないという問題があった。
第１図は本発明になるパルス発生回路の一実施例を示す
回路図である。
回路図である。
上記問題点は直列に接続された少なくとも１個のＮＡＮ
Ｄ回路２１と２個の反転回路２２．２３を有し、互いに
逆方向に電流の流れるダイオード２４．２５を介して、
２（１１ｉｌの可変抵抗２６．２７の一端を反転回路２
３の出力側にそれぞれ接続すると共に、可変抵抗２６．
２７の他端と反転回路２３の入力側との間をコンデンサ
２８を介して接続し、且つ可変抵抗２６．２７の他端と
ＮＡＮＤ回路２１の入力側との間を、抵抗２９を介して
接続してなる本発明のパルス発生回路によって解決され
る。
Ｄ回路２１と２個の反転回路２２．２３を有し、互いに
逆方向に電流の流れるダイオード２４．２５を介して、
２（１１ｉｌの可変抵抗２６．２７の一端を反転回路２
３の出力側にそれぞれ接続すると共に、可変抵抗２６．
２７の他端と反転回路２３の入力側との間をコンデンサ
２８を介して接続し、且つ可変抵抗２６．２７の他端と
ＮＡＮＤ回路２１の入力側との間を、抵抗２９を介して
接続してなる本発明のパルス発生回路によって解決され
る。
第１図においてＮＡＮＤ回路２１と２個の反転回路２２
．２３で構成された、マルチバイブレータに別個に操作
できる２個の可変抵抗を挿入し、コンデンサ２８に充電
する時とコンデンサ２８が放電する時の時定数を変える
ことによって、パルス幅とデユーティ比を自由に制御で
きる簡略化されたパルス発生回路を形成することができ
る。
．２３で構成された、マルチバイブレータに別個に操作
できる２個の可変抵抗を挿入し、コンデンサ２８に充電
する時とコンデンサ２８が放電する時の時定数を変える
ことによって、パルス幅とデユーティ比を自由に制御で
きる簡略化されたパルス発生回路を形成することができ
る。
以下添付図により本発明の実施例について詳細に説明す
る。
る。
第１図において本発明になるパルス発生回路は、直列に
接続された１個のＮＡＮＤ回路２１と２個の反転回路２
２．２３からなるマルチバイブレークの、ＲＣ充放電回
路を構成する抵抗として可変抵抗２６．２７を使用し、
互いに逆方向に電流の流れるダイオード２４．２５を介
して、２個の可変抵抗２６．２７の一端を反転回路２３
の出力側にそれぞれ接続すると共に、コンデンサ２８を
介して可変抵抗２６．２７の他端を反転回路２３の入力
側に接続することによって、コンデンサ２８に充電する
時とコンデンサ２８が放電する時の、時定数が異なるＲ
Ｃ充放電回路を構成することができる。
接続された１個のＮＡＮＤ回路２１と２個の反転回路２
２．２３からなるマルチバイブレークの、ＲＣ充放電回
路を構成する抵抗として可変抵抗２６．２７を使用し、
互いに逆方向に電流の流れるダイオード２４．２５を介
して、２個の可変抵抗２６．２７の一端を反転回路２３
の出力側にそれぞれ接続すると共に、コンデンサ２８を
介して可変抵抗２６．２７の他端を反転回路２３の入力
側に接続することによって、コンデンサ２８に充電する
時とコンデンサ２８が放電する時の、時定数が異なるＲ
Ｃ充放電回路を構成することができる。
即ちコンデンサ２８に充電する時の時定数は可変抵抗２
６によって決まり、コンデンサ２８が放電する時の時定
数は可変抵抗２７によって決まる。その結果抵抗２９を
介して可変抵抗２６．２７の他端と接続されている、Ｎ
ＡＮＤ回路２１の入力端子２１ａに第３図に■で示す信
号が入力され、反転回路３１の出力端子３１ａには第３
図に■で示すパルス信号が発生する。かかるパルス発生
回路は従来のパルス発生回路とは異なり、二つの可変抵
抗２６．２７をそれぞれ別個に操作できるため、発生す
るパルス信号の幅Ｔ１とパルスの発生間隔Ｔ２、即ちパ
ルス幅とデユーティ比との間に相関関係が無く、パルス
幅とデユーティ比を広い範囲にわたって自由に制御する
ことが可能になる。
６によって決まり、コンデンサ２８が放電する時の時定
数は可変抵抗２７によって決まる。その結果抵抗２９を
介して可変抵抗２６．２７の他端と接続されている、Ｎ
ＡＮＤ回路２１の入力端子２１ａに第３図に■で示す信
号が入力され、反転回路３１の出力端子３１ａには第３
図に■で示すパルス信号が発生する。かかるパルス発生
回路は従来のパルス発生回路とは異なり、二つの可変抵
抗２６．２７をそれぞれ別個に操作できるため、発生す
るパルス信号の幅Ｔ１とパルスの発生間隔Ｔ２、即ちパ
ルス幅とデユーティ比との間に相関関係が無く、パルス
幅とデユーティ比を広い範囲にわたって自由に制御する
ことが可能になる。
なおＮＡＮＤ回路２１の他方の入力側と電源ＶＤＤとの
間に挿入されている反転回路３２．３３は、電源ＶＤＤ
に含まれるノイズ等によってパルス信号が乱れるのを防
止する回路、また反転回路３２の入力側に接続されてい
るスイッチ３４は、パルス信号のレヘルＧＮＤレベルに
固定するためのものである。
間に挿入されている反転回路３２．３３は、電源ＶＤＤ
に含まれるノイズ等によってパルス信号が乱れるのを防
止する回路、また反転回路３２の入力側に接続されてい
るスイッチ３４は、パルス信号のレヘルＧＮＤレベルに
固定するためのものである。
このようにＮＡＮＤ回路と２個の反転回路で構成された
、マルチバイブレークに別個に操作できる２個の可変抵
抗を挿入し、コンデンサに充電する時とコンデンサが放
電する時の時定数を変えることによって、パルス幅とデ
ユーティ比をそれぞれ独立させて自由に制御できる、簡
略化されたパルス発生回路を形成することができる。
、マルチバイブレークに別個に操作できる２個の可変抵
抗を挿入し、コンデンサに充電する時とコンデンサが放
電する時の時定数を変えることによって、パルス幅とデ
ユーティ比をそれぞれ独立させて自由に制御できる、簡
略化されたパルス発生回路を形成することができる。
上述の如く本発明によればパルス幅とデユーティ比をそ
れぞれ独立させて、自由に制御可能なパルス発生回路を
提供することができる。
れぞれ独立させて、自由に制御可能なパルス発生回路を
提供することができる。
第１図は本発明になるパルス発生回路の一実施例を示す
回路図、 第２図は従来のパルス発生回路の一例を示す回路図、 第３図はパルス発生回路の動作を表すタイムチーヤード
、 である。図において ２１はＮＡＮＤ回路、 ２１ａは入力端子、２２．２３
は反転回路、 ２４．２５はダイオード、２６．２７は
可変抵抗、 ２８はコンデンサ、２９は抵抗、
３１．３２．３３は反転回路、３１ａは出力端子、
３４はスイッチ、をそれぞれ表す。 本発明１；なるノでルス肩ｎ回路の一実）セイッリをホ
■ロ路図第１ 因 従来のパルス今生回路の一イ列を示τ巨■各凹第２図
回路図、 第２図は従来のパルス発生回路の一例を示す回路図、 第３図はパルス発生回路の動作を表すタイムチーヤード
、 である。図において ２１はＮＡＮＤ回路、 ２１ａは入力端子、２２．２３
は反転回路、 ２４．２５はダイオード、２６．２７は
可変抵抗、 ２８はコンデンサ、２９は抵抗、
３１．３２．３３は反転回路、３１ａは出力端子、
３４はスイッチ、をそれぞれ表す。 本発明１；なるノでルス肩ｎ回路の一実）セイッリをホ
■ロ路図第１ 因 従来のパルス今生回路の一イ列を示τ巨■各凹第２図
Claims (1)
- 直列に接続された少なくとも１個のＮＡＮＤ回路（２１
）と２個の反転回路（２２、２３）を有し、互いに逆方
向に電流の流れるダイオード（２４、２５）を介して、
２個の可変抵抗（２６、２７）の一端を該反転回路（２
３）の出力側にそれぞれ接続すると共に、該可変抵抗（
２６、２７）の他端と該反転回路（２３）の入力側との
間をコンデンサ（２８）を介して接続し、且つ該可変抵
抗（２６、２７）の他端と該ＮＡＮＤ回路（２１）の入
力側との間を、抵抗（２９）を介して接続してなること
を特徴とするパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62070717A JPS63236406A (ja) | 1987-03-25 | 1987-03-25 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62070717A JPS63236406A (ja) | 1987-03-25 | 1987-03-25 | パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63236406A true JPS63236406A (ja) | 1988-10-03 |
Family
ID=13439595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62070717A Pending JPS63236406A (ja) | 1987-03-25 | 1987-03-25 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63236406A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0410709A (ja) * | 1990-04-27 | 1992-01-14 | Casio Comput Co Ltd | 無安定マルチバイブレータ |
-
1987
- 1987-03-25 JP JP62070717A patent/JPS63236406A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0410709A (ja) * | 1990-04-27 | 1992-01-14 | Casio Comput Co Ltd | 無安定マルチバイブレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0186260A2 (en) | An emitter coupled logic gate circuit | |
| KR910013732A (ko) | 제어 회로 | |
| GB1536623A (en) | Integrated circuits | |
| JPS63236406A (ja) | パルス発生回路 | |
| KR860001361Y1 (ko) | 모노 멀티바이브레이터 | |
| JPH04242412A (ja) | クロックバイアス回路 | |
| JPH01126822A (ja) | プログラマブル入力回路 | |
| JPS6342747Y2 (ja) | ||
| JP2885848B2 (ja) | ヒステリシス回路 | |
| JPS5455346A (en) | Coupling circuit | |
| JPH01194713A (ja) | 半導体集積回路装置 | |
| JPH0119472Y2 (ja) | ||
| SU930594A1 (ru) | Генератор пр моугольных импульсов | |
| SU855951A1 (ru) | Триггер шмидта | |
| SU428556A1 (ru) | Логический элемент на переключателях тока | |
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| SU974581A1 (ru) | Таймер | |
| JPH02264518A (ja) | 半導体集積回路素子の出力回路 | |
| JPH04150218A (ja) | 発振回路 | |
| JPH0611101B2 (ja) | パルス発生回路 | |
| JPS6467027A (en) | Level conversion circuit | |
| JPS62217711A (ja) | シユミツト・トリガ回路 | |
| JPH024002A (ja) | 半導体集積回路装置 | |
| JPH04167556A (ja) | 半導体装置 | |
| JPS59122367A (ja) | Ｄｃ−ｄｃコンバ−タ |