JPS6324355B2 - - Google Patents

Info

Publication number
JPS6324355B2
JPS6324355B2 JP54077331A JP7733179A JPS6324355B2 JP S6324355 B2 JPS6324355 B2 JP S6324355B2 JP 54077331 A JP54077331 A JP 54077331A JP 7733179 A JP7733179 A JP 7733179A JP S6324355 B2 JPS6324355 B2 JP S6324355B2
Authority
JP
Japan
Prior art keywords
circuit
video signal
composite video
transistor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54077331A
Other languages
English (en)
Other versions
JPS561676A (en
Inventor
Mitsuya Masuda
Minoru Myata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7733179A priority Critical patent/JPS561676A/ja
Publication of JPS561676A publication Critical patent/JPS561676A/ja
Publication of JPS6324355B2 publication Critical patent/JPS6324355B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Television Receiver Circuits (AREA)

Description

【発明の詳細な説明】 本発明はテレビジヨン受像機において映像信号
のペデスタルレベルを制御することにより画像の
輝度を制御する装置に関し、ペデスタルレベルの
検出精度を向上した装置を提供しようとするもの
である。
テレビジヨン受像機において画像の輝度を制御
する手段の1つとして、映像信号中のペデスタル
部分をサンプリングホールドし、そのホールドし
たペデスタルレベルと予め手動で調整した制御電
圧とを比較し、両者が所定の関係(たとえば同
一)になるように比較出力を帰還させて映像信号
の直流レベルを制御するものがある。かかる手段
によれば、比較用の制御電圧を可変抵抗器等で調
整することにより輝度を任意に調整することが可
能である。
まず、第1図にそのような輝度調整装置として
従来から用いられている一例の回路図を示して説
明する。
図において、端子1は複合映像信号の入力端子
で映像検波回路からAのような信号が供給され
る。
2は直流カツト用コンデンサ、3,4はその増
幅回路を構成するトランジスタで、ここでコント
ラストおよび画質の調整がなされることも可能で
ある。5は増幅された複合映像信号Bの出力端子
である。6,7はその出力側に相互に逆極性にし
て接続され、端子8から加えられるCのようなペ
デスタルクランプ用サンプリングパルスで導通さ
れる双方向性スイツチング回路を構成するトラン
ジスタで、その出力側サンプリングされて現われ
る複合映像信号のペデスタル部分(バツクポー
チ)のレベルがコンデンサ9にサンプルホールド
される。このサンプリングパルスCは水平同期信
号の後縁を微分する等して作成される。トランジ
スタ10,11は差動アンプを構成し、ここで、
可変抵抗器12からトランジスタ11のベースに
加えられる輝度調整用電圧とコンデンサ9のホー
ルドされたペデスタルレベル電圧とが比較され、
その比較出力がトランジスタ11から取り出さ
れ、トランジスタ13を介してトランジスタ3の
ベースに複合映像信号の直流レベル設定用バイア
スとしてフイードバツクされる。これにより、複
合映像信号のペデスタルレベルが輝度調整用の電
圧と同じになるよう制御がなされる。
かくして、出力端子2から出力される複合映像
信号Bの直流レベルは可変抵抗器12で設定され
る電圧で決定され輝度調整がなされる。
抵抗14は空チヤンネルなどで水平同期信号が
なくなり、入力端子8へのペデスタルクランプ用
サンプリングパルスCがなくなつたとき回路の動
作が異常になるのを防止するためにトランジスタ
6,7に並列に接続されたものである。つまり、
空チヤンネルでペデスタルクランプ用サンプリン
グパルスCがなくなると、トランジスタ6,7が
常に遮断されトランジスタ10が遮断しトランジ
スタ11が導通するためにトランジスタ3のベー
スが異常に高くバイアスされ、トランジスタ4の
エミツタ電位が異常に低くなつて画面があらわれ
なくなる。抵抗14はこのようなときの誤動作を
防止するものである。
ところが、このような従来の装置では抵抗14
が挿入されていることによりトランジスタ6,7
による完全なサンプルホールド動作が行なわれな
くなつて直流再生率が70〜80%位までしか高くで
きなかつたり、また端子1から入力される信号A
が画の内容で垂直レートで変調を受けているよう
な場合には抵抗14によりトランジスタ10のベ
ースに垂直レートでのリツプルが発生し、そのリ
ツプルが少なくても差動アンプの検出感度が高い
ためにそのリツプル分が入力側へフイードバツク
されて出力端子2の出力の複合映像信号Bに垂直
レートでのサグを生じる等々の欠点があつた。
そこで、本発明はかかる従来の欠点を解決して
直流再生率が高く、映像信号の内容によつても出
力に垂直レートでのサグを生じることがなく、し
かも回路動作が空チヤンネル時などでも安定であ
るような装置を提供することを目的とするもので
ある。
以下、本発明の一実施例を第2,3図に示して
説明する。なお、従来と同様の部分には第1図中
と同一符号を付して説明を省略する。
まず、第3図の実施例では抵抗14と直列に、
端子15から加えられるフライバツクパルスDで
導通される双方向性スイツチング回路を構成する
トランジスタ16,17を設けたことに特徴があ
る。
このトランジスタ16,17は空チヤンネルな
どで端子8からのペデスタルクランプ用サンプリ
ングパレスCがなくなつたときに大きく作用し、
空チヤンネル時にはこのフライバツクパルスDで
トランジスタ16,17がオンとなつて抵抗14
を介して水平帰線期間のみコンデンサ9に電圧が
サンプルホールドされ、可変抵抗器12からの電
圧(輝度調整用電圧)と比較されて負帰還がかか
り、回路は安定に動作する。一方正常にサンプリ
ングパルスCが加えられたときはペデスタルクラ
ンプ用サンプリングパルスCでトランジスタ6,
7が導通し、複合映像信号のペデスタル部分がコ
ンデンサ9にサンプリングホールドされる。同時
に、フライバツクパルスDによりトランジスタ1
6,17が導通し、複合映像信号の水平帰線期間
がコンデンサ9にサンプリングホールドされる
が、このとき抵抗14があるので、その水平帰線
期間の影響はペデスタル部分より非常に少なく、
通常はトランジスタ6,7によるペデスタル部分
のみがコンデンサ9にサンプリングホールドされ
ていると考えてよい。
一方、空チヤンネルなどの無信号時にはペデス
タルクランプ用サンプリングパルスCがなくな
り、トランジスタ6,7は遮断される。しかし、
トランジスタ16,17は依然として発生されて
いるフライバツクパルスDにより導通され、トラ
ンジスタ4の出力側にあらわれたノイズ信号がト
ランジスタ16,17と抵抗14とを介してコン
デンサ9に充電され、トランジスタ11のベース
電圧と比較されて負帰還がかかる。
このように、ペデスタルクランプ用サンプリン
グパルスで導通される双方向性スイツチ回路でペ
デスタル部分をサンプルホールドして輝度調整が
なされる。このとき、フライバツクパルスDで導
通するトランジスタ16,17は抵抗14を介し
て水平帰線期間をサンプリングするために複合映
像信号とは無関係に動作し、直流再生率を100%
まで高くすることができる。
また、上記のように、映像信号に無関係に動作
するので複合映像信号が垂直レートで映像部分に
変調があつても垂直レートのサグを発生すること
がなく、空チヤンネル時にも従来と同様に安定に
動作をする。
また、第3図に示した実施例ではフライバツク
パルスで導通する双方向性スイツチング回路を構
成するトランジスタ16,17と抵抗14との直
列回路を差動アンプのトランジスタ10,11の
両ベース間に挿入して直列回路の一端に一定の直
流基準電位を与えるようにした場合のもので、第
2図に示した回路と同様の効果を得ることができ
る。簡単に説明すると、通常はトランジスタ6,
7によつてペデスタル部分がコンデンサ9にサン
プリングホールドされる。空チヤンネルになる
と、トランジスタ6,7がオフにより、フライバ
ツクパルスDでトランジスタ16,17だけが導
通して、トランジスタ10のベースへはトランジ
スタ6と同じベース電位が抵抗14を介して加え
られ、トランジスタ10,11に等しい電流が流
れて、トランジスタ11のコレクタからトランジ
スタ13を介してトランジスタ3のベースに適当
なバイアスが供給される。この動作状態は第2図
の実施例の場合とほとんど変らず、同様の作用効
果を得ることができる。
このように本発明によれば、直流再生率が高
く、映像信号の内容によるサグ等を生じることが
なく、しかも、空チヤンネル時でも安定に動作す
る良好な装置を得ることができるものである。
【図面の簡単な説明】
第1図は従来の輝度調整装置の回路図、第2図
および第3図は本発明の実施例における輝度調整
装置の回路図である。 1……複合映像信号の入力端子、3,4……増
幅回路を構成するトランジスタ、5……複合映像
信号の出力端子、6,7……双方向性スイツチン
グ回路を構成するトランジスタ、8……サンプリ
ングパルスの入力端子、9……ホールド用のコン
デンサ、10,11……差動アンプを構成するト
ランジスタ、12……輝度調整用のトランジス
タ、13……フイードバツク回路を構成するトラ
ンジスタ、14……抵抗、15……フライバツク
パルスの入力端子、16,17……双方向性スイ
ツチング回路を構成するトランジスタ。

Claims (1)

    【特許請求の範囲】
  1. 1 複合映像信号を増幅する増幅回路と、この増
    幅回路の出力側に接続され水平同期信号により作
    成されたペデスタルクランプ用のサンプリングパ
    ルスにより導通される第1の双方向性スイツチン
    グ回路と、第1の双方向性スイツチング回路によ
    りサンプリングされた上記複合映像信号のペデス
    タルレベルをホールドするコンデンサと、このコ
    ンデンサにホールドされた電圧と輝度調整用の基
    準電圧とを比較する差動アンプと、この差動アン
    プの比較出力電圧を前記複合映像信号増幅回路に
    この複合映像信号の直流レベル設定用のバイアス
    としてフイードバツクするフイードバツク回路と
    をそなえるとともに、前記第1の双方向性スイツ
    チング回路と並列にフライバツクパルスにより水
    平帰線期間に導通される第2の双方向性スイツチ
    ング回路と抵抗との直列回路を備えたことを特徴
    とする輝度調整装置。
JP7733179A 1979-06-19 1979-06-19 Luminance adjuster Granted JPS561676A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7733179A JPS561676A (en) 1979-06-19 1979-06-19 Luminance adjuster

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7733179A JPS561676A (en) 1979-06-19 1979-06-19 Luminance adjuster

Publications (2)

Publication Number Publication Date
JPS561676A JPS561676A (en) 1981-01-09
JPS6324355B2 true JPS6324355B2 (ja) 1988-05-20

Family

ID=13630937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7733179A Granted JPS561676A (en) 1979-06-19 1979-06-19 Luminance adjuster

Country Status (1)

Country Link
JP (1) JPS561676A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5158861A (ja) * 1974-11-20 1976-05-22 Hitachi Ltd

Also Published As

Publication number Publication date
JPS561676A (en) 1981-01-09

Similar Documents

Publication Publication Date Title
US3873767A (en) Video signal control circuit including automatic brightness and contrast control responsive to excess crt beam current
CA1171920A (en) Sample and hold circuit particularly for small signals
US4331981A (en) Linear high gain sampling amplifier
US4044375A (en) Brightness control apparatus
JPS6247393B2 (ja)
US3557305A (en) Dc restoration and white clipping circuit for video recorder
JPH0134501B2 (ja)
JPH0432588B2 (ja)
JPS5997281A (ja) 映像表示装置の黒映像電流レベルを自動的に制御する装置
KR910009882B1 (ko) 비데오 신호 처리 시스템
JPH0532948B2 (ja)
US4233629A (en) Sync separator with a look-ahead clamp
US3458652A (en) Gamma correction circuit
JPH0259667B2 (ja)
GB1598591A (en) Brightness control circuit with predictable brightness control range
US4424528A (en) Video circuit
US4484226A (en) Automatic kinescope bias control system compensated for kinescope electron gun conduction dissimilarities
JPS6112429B2 (ja)
JPS6324355B2 (ja)
US4502079A (en) Signal sampling network with reduced offset error
KR910006855B1 (ko) 신호 샘플링 회로
CA1045709A (en) Automatic gain control circuit for a video signal
JPH0130345B2 (ja)
JPS587738Y2 (ja) 映像増幅装置
JPH0779449B2 (ja) ビデオ信号処理装置