JPS63244255A - マルチプロセツサシステム - Google Patents
マルチプロセツサシステムInfo
- Publication number
- JPS63244255A JPS63244255A JP62077740A JP7774087A JPS63244255A JP S63244255 A JPS63244255 A JP S63244255A JP 62077740 A JP62077740 A JP 62077740A JP 7774087 A JP7774087 A JP 7774087A JP S63244255 A JPS63244255 A JP S63244255A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- bus
- register
- data
- transfer means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ホストプロセッサと複数のスレーブプロセッ
サを有するマルチプロセッサシステムのデータ転送に関
するものである。
サを有するマルチプロセッサシステムのデータ転送に関
するものである。
従来の技術
従来の技術によるマルチプロセッサシステムのブロック
図を第２図に示す。ホストプロセッサ２０が接続されて
いる第１のバス２０１にメインメモリ２５の入出力端子
とデータ転送手段２１の第１の入出力端子とレジスタ２
２入力端子とｎビット幅のマスクレジスタ２３の入力端
子が接続され、ｎ個のスレーブプロセッサ２４が接続さ
れている第２のバスにデータ転送手段２１の第２の入出
力端子が接続される。
図を第２図に示す。ホストプロセッサ２０が接続されて
いる第１のバス２０１にメインメモリ２５の入出力端子
とデータ転送手段２１の第１の入出力端子とレジスタ２
２入力端子とｎビット幅のマスクレジスタ２３の入力端
子が接続され、ｎ個のスレーブプロセッサ２４が接続さ
れている第２のバスにデータ転送手段２１の第２の入出
力端子が接続される。
次に従来の技術によるマルチプロセッサシステムにおけ
るデータ転送の制御を説明する。このマルチプロセッサ
システムでは、データ転送の制御はホストプロセッサ２
ｏがすべて行い、スレーブプロセッサ２４１〜２４ｎを
それに従う。まず、ホストプロセッサ２０がレジスタ２
２に転送モードを書き込む。ここで書き込んだ転送モー
ドで転送方向、転送データの種類等が設定され、この内
容に応じて、データ転送手段制御信号２０４とスレーブ
プロセッサ制御信号２０５が設定される。
るデータ転送の制御を説明する。このマルチプロセッサ
システムでは、データ転送の制御はホストプロセッサ２
ｏがすべて行い、スレーブプロセッサ２４１〜２４ｎを
それに従う。まず、ホストプロセッサ２０がレジスタ２
２に転送モードを書き込む。ここで書き込んだ転送モー
ドで転送方向、転送データの種類等が設定され、この内
容に応じて、データ転送手段制御信号２０４とスレーブ
プロセッサ制御信号２０５が設定される。
次にホストプロセッサ２０は、ｎ個のスレープブｏ−ｔ
＝ツサ２４１〜２４ｎのうちどのスレーブプロセッサ２
４１〜２４ｎに対してデータ転送を行うかを示したｎビ
ットのデータをマスクレジスタ２３に書き込む。このｎ
ビットのデータをそのままｎ個のスレーブプロセッサセ
レクト信号２０３として用い、この信号によってセレク
トされたスレーブプロセッサ２４１〜２４ｎとホストプ
ロセッサ２ｏ間でデータ転送手段２１を介してデータ転
送が行なわれる。マスクレジスタ２３に書キ込ムｎビッ
トのデータは第１のバス２０１に接続されたメインメモ
リ２５のある領域に複数個格納されており、転送の度に
任意のｎビットデータ２６をメインメモリ２５より読み
出してきてマスクレジスタ２３に書き込む。以上でデー
タ転送のための初期設定が終わりデータの転送を開始す
る。
＝ツサ２４１〜２４ｎのうちどのスレーブプロセッサ２
４１〜２４ｎに対してデータ転送を行うかを示したｎビ
ットのデータをマスクレジスタ２３に書き込む。このｎ
ビットのデータをそのままｎ個のスレーブプロセッサセ
レクト信号２０３として用い、この信号によってセレク
トされたスレーブプロセッサ２４１〜２４ｎとホストプ
ロセッサ２ｏ間でデータ転送手段２１を介してデータ転
送が行なわれる。マスクレジスタ２３に書キ込ムｎビッ
トのデータは第１のバス２０１に接続されたメインメモ
リ２５のある領域に複数個格納されており、転送の度に
任意のｎビットデータ２６をメインメモリ２５より読み
出してきてマスクレジスタ２３に書き込む。以上でデー
タ転送のための初期設定が終わりデータの転送を開始す
る。
発明が解決しようとする問題点
従来の技術によるマルチプロセッサシステムでは、デー
タ転送を行う度に、メインメモリ２５上にある任意のｎ
ビットデータ２６を読み出してきて、そのデータをマス
クレジスタ２３に書き込む必要があった。従って例えば
第１のバス２０１が３２ビット幅で、スレーブプロセッ
サ２４１〜２４Ｈの個数ｎが２５６の場合を考えると、
マスクレジスタにデータを書き込むためにはメインメモ
リ２５へのアクセスが最低８回は必要となりデータ転送
のための初期設定に時間がかかり、データ転送を高速に
実行する上でのネックとなっていた。また、プログラム
実行中にデータ転送は頻繁に発生するため、データ転送
が高速に行なえないことは、そのまま、プログラムの実
行速度を低下させる原因となっていた。
タ転送を行う度に、メインメモリ２５上にある任意のｎ
ビットデータ２６を読み出してきて、そのデータをマス
クレジスタ２３に書き込む必要があった。従って例えば
第１のバス２０１が３２ビット幅で、スレーブプロセッ
サ２４１〜２４Ｈの個数ｎが２５６の場合を考えると、
マスクレジスタにデータを書き込むためにはメインメモ
リ２５へのアクセスが最低８回は必要となりデータ転送
のための初期設定に時間がかかり、データ転送を高速に
実行する上でのネックとなっていた。また、プログラム
実行中にデータ転送は頻繁に発生するため、データ転送
が高速に行なえないことは、そのまま、プログラムの実
行速度を低下させる原因となっていた。
本発明は、かかる点に鑑みてなされたもので、簡単な処
理でデータ転送を行うマルチプロセッサシステムを提供
するものである。
理でデータ転送を行うマルチプロセッサシステムを提供
するものである。
問題点を解決するための手段
本発明は、ホストプロセッサと、このホストプロセッサ
に結合された第１のバスと、この第１のバスに結合され
たデータ転送手段と、このデータ転送手段に結合された
第２のバスと、この第２のバスに結合されたｎ個のスレ
ーブプロセッサと、このｎ個のスレーブプロセッサにセ
レクト信号全供給し且つｎビットのデータを複数個格納
するマスクメモリと、このマスクメモリ内のデコーダに
アドレス信号を供給するレジスタとを有し、このレジス
タは前記第１のバスに結合され、前記レジスタが前記デ
ータ転送手段にデータ転送手段制御信号を供給し、前記
レジスタが前記ｎ個のスレーブプロセッサにスレーブプ
ロセッサ制御信号を供給することを特徴とするマルチプ
ロセッサシステムである。
に結合された第１のバスと、この第１のバスに結合され
たデータ転送手段と、このデータ転送手段に結合された
第２のバスと、この第２のバスに結合されたｎ個のスレ
ーブプロセッサと、このｎ個のスレーブプロセッサにセ
レクト信号全供給し且つｎビットのデータを複数個格納
するマスクメモリと、このマスクメモリ内のデコーダに
アドレス信号を供給するレジスタとを有し、このレジス
タは前記第１のバスに結合され、前記レジスタが前記デ
ータ転送手段にデータ転送手段制御信号を供給し、前記
レジスタが前記ｎ個のスレーブプロセッサにスレーブプ
ロセッサ制御信号を供給することを特徴とするマルチプ
ロセッサシステムである。
作用
マスクメモリには、ｎビットデータが複数個格納されて
おり、そのアドレスをデータ転送モードとともにレジス
タに書き込むだけで任意のｎビットデータを設定するこ
とができるため、レジスタに必要なデータを書き込むと
いう簡単な操作で、データ転送の初期設定を行うことが
可能である。
おり、そのアドレスをデータ転送モードとともにレジス
タに書き込むだけで任意のｎビットデータを設定するこ
とができるため、レジスタに必要なデータを書き込むと
いう簡単な操作で、データ転送の初期設定を行うことが
可能である。
また、データ転送手段を第１．第２のバス間に設けてい
るので、第１のバスと第２のバスとの間でデータ転送速
度が違っても、それを無視してバス間のデータ転送を行
うことができる。
るので、第１のバスと第２のバスとの間でデータ転送速
度が違っても、それを無視してバス間のデータ転送を行
うことができる。
実施例
第１図は、本発明の一実施例のブロック図である。ホス
トプロセッサ１ｏが接続されている第１のバス１０１に
データ転送手段１１の第１の入出力端子とレジスタ１２
の入出力端子が接続され、ｎ個のスレーブプロセッサ１
４１〜１４ｎが接続する第２のデータバスにデータ転送
手段１１の第２の入出力端子が接続されている。
トプロセッサ１ｏが接続されている第１のバス１０１に
データ転送手段１１の第１の入出力端子とレジスタ１２
の入出力端子が接続され、ｎ個のスレーブプロセッサ１
４１〜１４ｎが接続する第２のデータバスにデータ転送
手段１１の第２の入出力端子が接続されている。
マスクメモリ１３はＲＯＭあるいはＲＡＭで構成され、
ｎビットのデータが複数個格納できるもので、ＲＯＭの
場合であれば、必要とされるようなｎとットデータを任
意の数だけあらかじめコーディングしておき、ＲＡＭの
場合であれば、プログラム実行前に必要なｎビットデー
タを任意の数だけ書き込んでおく。例えばｎビットデー
タ１６の個数を２５６個とした場合でも、マスクメモリ
１３のアドレスは８ビツトしか必要とされず、レジスタ
１２に書き込む情報量の増加は少なくて済む。
ｎビットのデータが複数個格納できるもので、ＲＯＭの
場合であれば、必要とされるようなｎとットデータを任
意の数だけあらかじめコーディングしておき、ＲＡＭの
場合であれば、プログラム実行前に必要なｎビットデー
タを任意の数だけ書き込んでおく。例えばｎビットデー
タ１６の個数を２５６個とした場合でも、マスクメモリ
１３のアドレスは８ビツトしか必要とされず、レジスタ
１２に書き込む情報量の増加は少なくて済む。
次に本発明によるマルチプロセッサシステムにおけるデ
ータ転送制御を説明する。このマルチプロセッサシステ
ムでは、データ転送の制御はホストプロセッサ１０のみ
が行い、スレーブプロセッサ１４１〜１４ｎはそれに従
う。まず、ホストプロセッサ１０がレジスタ１２に転送
モード及びマスクメモリの任意のアドレスを書き込む。
ータ転送制御を説明する。このマルチプロセッサシステ
ムでは、データ転送の制御はホストプロセッサ１０のみ
が行い、スレーブプロセッサ１４１〜１４ｎはそれに従
う。まず、ホストプロセッサ１０がレジスタ１２に転送
モード及びマスクメモリの任意のアドレスを書き込む。
ここで書き込んだ転送モードで、転送方向、転送データ
の種類等が設定され、この内容に応じてデータ転送手段
制御信号１０６とスレーブプロセッサ制御信号１０６が
設定される。同時にマスクメモリ１３からは、レジスタ
１２に書き込まれたアドレスに対するｎビットデータ１
６が読み出され、このｎビットデータ１ｅをそのままス
レーブプロセッサセレクト信号１０４として使用する。
の種類等が設定され、この内容に応じてデータ転送手段
制御信号１０６とスレーブプロセッサ制御信号１０６が
設定される。同時にマスクメモリ１３からは、レジスタ
１２に書き込まれたアドレスに対するｎビットデータ１
６が読み出され、このｎビットデータ１ｅをそのままス
レーブプロセッサセレクト信号１０４として使用する。
以上で、データ転送のための初期設定が終わり、データ
転送を開始する。
転送を開始する。
ここで、例えば、スレーブプロセッサ１４１〜１４ｎの
個数ｎが２６６で、バス幅が３２ビツトの場合、データ
転送のための初期設定を行うのに従来技術では最低８回
メインメモリにアクセスしなければならないが（３２ビ
ット×８回＝２５６ビツト）、本実施例によれば、レジ
スタ１２にアドレスを１回書き込むという操作だけで、
同等のことを行うことができる。また、レジスタ１２に
書き込むアドレスの幅は、２５６個のｎビットデータを
マスクメモリに格納しているとした場合でも、たかだか
８ビツトであり、レジスタ１２に書き込む情報量をあま
り増加きせなくてすむ。
個数ｎが２６６で、バス幅が３２ビツトの場合、データ
転送のための初期設定を行うのに従来技術では最低８回
メインメモリにアクセスしなければならないが（３２ビ
ット×８回＝２５６ビツト）、本実施例によれば、レジ
スタ１２にアドレスを１回書き込むという操作だけで、
同等のことを行うことができる。また、レジスタ１２に
書き込むアドレスの幅は、２５６個のｎビットデータを
マスクメモリに格納しているとした場合でも、たかだか
８ビツトであり、レジスタ１２に書き込む情報量をあま
り増加きせなくてすむ。
従って、本実施によれば、従来技術では、データ転送の
度に何度もメインメモリをアクセスして行なっていた初
期設定を、レジスタ１２にマスクメモリ１３のアドレス
を書き込むだけという簡単な操作で行うことができる。
度に何度もメインメモリをアクセスして行なっていた初
期設定を、レジスタ１２にマスクメモリ１３のアドレス
を書き込むだけという簡単な操作で行うことができる。
なお、データ転送手段にＦＩＦＯメそりあるいはデュア
ルポートメモリを使用すれば、データ転送時に、ホスト
プロセッサ間で同期をとる必要がなく、独立にデータ転
送を行うことができる。また、データ転送手段１１を単
純なバススイッチとすれば第１のバスと第２のバスとを
１つのバスとみることができ、ＤＭムあるいは同期をと
ってデータ転送を行うことができる。
ルポートメモリを使用すれば、データ転送時に、ホスト
プロセッサ間で同期をとる必要がなく、独立にデータ転
送を行うことができる。また、データ転送手段１１を単
純なバススイッチとすれば第１のバスと第２のバスとを
１つのバスとみることができ、ＤＭムあるいは同期をと
ってデータ転送を行うことができる。
発明の効果
以上の説明から明らかなように、本発明によるマルチプ
ロセッサシステムでは、データ転送の際の初期設定を簡
単な処理により行うことができ、データ転送の初期設定
に必要な設定時間が大きいことによる、プログラム実行
速度の低下を防ぐことができる。
ロセッサシステムでは、データ転送の際の初期設定を簡
単な処理により行うことができ、データ転送の初期設定
に必要な設定時間が大きいことによる、プログラム実行
速度の低下を防ぐことができる。
第１図は、本発明の一実施例におけるマルチプロセッサ
システムのブロック図、第２図は従来の技術におけるマ
ルチプロセッサシステムのブロック図である。 １ｏ・・・・・・ホストプロセッサ、１１・・・・・・
データ転送手段、１２・・・・・・レジスタ、１３・・
・・・・マスクメモリ、１６・・・・・・デコーダー、
１６・・・・・・ｎビットデータ、１ｏ１・・・・・・
第１のバス、１０２・・・・・・第２のノ（ス、１０３
・・・・・・マスクメモリアドレス信号、１０５・・・
・・・データ転送手段制御信号、１０６・・・・・・ス
レーブプロセッサセレクト信号、１４１〜１４ｎ・・・
・・・スレーブプロセッサ。
システムのブロック図、第２図は従来の技術におけるマ
ルチプロセッサシステムのブロック図である。 １ｏ・・・・・・ホストプロセッサ、１１・・・・・・
データ転送手段、１２・・・・・・レジスタ、１３・・
・・・・マスクメモリ、１６・・・・・・デコーダー、
１６・・・・・・ｎビットデータ、１ｏ１・・・・・・
第１のバス、１０２・・・・・・第２のノ（ス、１０３
・・・・・・マスクメモリアドレス信号、１０５・・・
・・・データ転送手段制御信号、１０６・・・・・・ス
レーブプロセッサセレクト信号、１４１〜１４ｎ・・・
・・・スレーブプロセッサ。
Claims (1)
- ホストプロセッサと、このホストプロセッサに結合され
た第１のバスと、この第１のバスに結合されたデータ転
送手段と、このデータ転送手段に結合された第２のバス
と、この第２のバスに結合されたｎ個のスレーブプロセ
ッサと、このｎ個のスレーブプロセッサにセレクト信号
を供給し且つｎビットのデータを複数個格納するマスク
メモリと、このマスクメモリ内のデコーダにアドレス信
号を供給するレジスタとを有し、このレジスタは前記第
１のバスに結合され、前記レジスタが前記データ転送手
段にデータ転送手段制御信号を供給し前記レジスタが前
記ｎ個のスレーブプロセッサにスレーブプロセッサ制御
信号を供給することを特徴とするマルチプロセッサシス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62077740A JPS63244255A (ja) | 1987-03-31 | 1987-03-31 | マルチプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62077740A JPS63244255A (ja) | 1987-03-31 | 1987-03-31 | マルチプロセツサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63244255A true JPS63244255A (ja) | 1988-10-11 |
Family
ID=13642302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62077740A Pending JPS63244255A (ja) | 1987-03-31 | 1987-03-31 | マルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63244255A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020273A (ja) * | 1983-07-15 | 1985-02-01 | Fujitsu Ltd | デ−タ転送方式 |
-
1987
- 1987-03-31 JP JP62077740A patent/JPS63244255A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020273A (ja) * | 1983-07-15 | 1985-02-01 | Fujitsu Ltd | デ−タ転送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0081358B1 (en) | Data processing system providing improved data transfer between modules | |
| JPS6334795A (ja) | 半導体記憶装置 | |
| US4775929A (en) | Time partitioned bus arrangement | |
| JPH02132543A (ja) | 情報処理装置 | |
| JPS6326753A (ja) | メモリ−バス制御方法 | |
| JPH03204753A (ja) | Ｄｍａ制御装置 | |
| US4916601A (en) | Means for transferring firmware signals between a control store and a microprocessor means through a reduced number of connections by transfer according to firmware signal function | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPH0414438B2 (ja) | ||
| JP2581144B2 (ja) | バス制御装置 | |
| JPS63307529A (ja) | 演算処理ユニット間の通信制御方式 | |
| RU1835551C (ru) | Устройство дл обработки данных | |
| JPS6220043A (ja) | マルチプロセツサ用非同期同時アクセスの可能なランダムアクセスメモリ− | |
| JPH0214741B2 (ja) | ||
| JPH0652516B2 (ja) | バス・インターフェース装置 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH0642266B2 (ja) | メモリアクセス回路 | |
| JPH03276344A (ja) | メモリヘのデータ書き込み方式 | |
| JPS63201810A (ja) | 情報処理システムの時刻方式 | |
| JPH09128233A (ja) | 中央処理装置 | |
| JPS63259746A (ja) | バンクメモリ間のデ−タ転送方式 | |
| JPH04341994A (ja) | シリアルマスク付きビデオメモリ装置 | |
| JPH04333940A (ja) | データ書き込み方式 | |
| JPS62108341A (ja) | メモリデ−タ転送方式 | |
| JPH0316652B2 (ja) |