JPS63244484A - デ−タ転送方式 - Google Patents

デ−タ転送方式

Info

Publication number
JPS63244484A
JPS63244484A JP62078541A JP7854187A JPS63244484A JP S63244484 A JPS63244484 A JP S63244484A JP 62078541 A JP62078541 A JP 62078541A JP 7854187 A JP7854187 A JP 7854187A JP S63244484 A JPS63244484 A JP S63244484A
Authority
JP
Japan
Prior art keywords
data
destination
read
dynamic ram
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62078541A
Other languages
English (en)
Inventor
Teruhisa Fujimoto
曜久 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62078541A priority Critical patent/JPS63244484A/ja
Publication of JPS63244484A publication Critical patent/JPS63244484A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Memory System (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はイメージデータの転送に用いて好適なデータ転
送方式に関する。
(従来の技術) 高解像度のイメージデータを取扱う場合、そのデータ量
は膨大なものになり高速なデータ転送を可能にするハー
ドウェアが必要となる。データ転送速度は、メモリのア
クセス・タイムとデータのパス幅によりほぼ決まる。イ
メージデータを任意のビット位置に転送する場合の動作
例につき第2図を用いて簡単に説明する。即ち、まず■
に示すデータを読み、データaを書く。次に■のデータ
を読み、■の残シの部分と合成してデータb。
Cを書く、以下同様に■を読みd、aを書く・・・等の
処理を要していた。図中1点線はワード・々ウンダリイ
の位置を示す。
(発明が解決しようとする問題点) 上記従来例に従えばソースデータとディスティネーショ
ンデータのWRITE (書込み)を用いた場合、第3
図に示すタイミングチャートのように。
毎回アドレスを更新する必要があシ、従がってイメージ
等のシーケンシャルな大容量データを転送するには、速
度面で不都合がるシ、無視しえないものとなっていた。
本発明は上記事情に鑑みてなされたものでありダイナミ
ックRAMの被−ジモードを用いることによりシーケン
シャルアクセスを高速に行なうデータ転送方式を提供す
ることを目的とする。
[発明の構成] (問題点を解決するための手段) 本発明は、ダイナミックRAM内のシーケンシャルなブ
ロックデータをソースからディスティネーション位置へ
転送するとき、ダイナミックRAMのページモードを使
用して1ブロック分のソースデータを高速メモリに連続
して読込み、後、ディステイネ−シミ/アドレス位置に
データを連続してライトすることによシ高速データ転送
を実現する構成としたものである。又、上記機能を持つ
ことによ91回のブロック転送に要する時間を短縮し、
更にこのブロック転送を繰返し行なうことにより多次元
配列されたデータを転送可能としたものである。
(作用) 上記構成において、まず、ダイナミックRAMよυペー
ジモードにてデータをリードし、高速メモリに書込む。
そしてこの高速メモリを介して読出されたデータをマス
ク値に応じて選択しシフト回路によってテスティネーシ
ョン側のビット位置と一致する様にシフトする。そして
このデー・夕を連続的にダイナミックRAMに書込む訳
であるが。
始めと終りの1回はリードモデファイライトを行ない、
中間部分k ページモードにてワード単位でライトする
このことによシバス幅を拡張せずに高速転送が可能とな
り、LSI化に適するため、コスト低減のための一助と
なる。
(実施例) 以下、本発明実施例について詳細に説明する。
第1図は本発明の実施例を示すブロック図である。図に
おいて、11.12はバッファ(入出力セル)である。
バッファ11.12は外部データバスと内部デルタバス
を分離する機能を持つ。
13はソースデータを保持するレジスタファイルである
。14はレジスタである。レジスタ14には、後述する
様に、リード・モデファイ・ライトを行なう際、ディス
テイネ−シコンアドレス位tにデータライトを行なう以
前に、ディスティネーションデータをリードしたデータ
が格納される。
15はセレクタである。セレクタ15はレジスタファイ
ル13出力を入力として得、後述するマスクデータ生成
回路18出力に従かいバレルシフタ16に入力するデー
タを選択する。バレルシフタ16はデータを任意長だけ
ローテートできる。
17はセレクタである。セレクタ17には上記バレルシ
フタ16出力及びレジスタ14出力が入力として供給さ
れており、マスクデータ生成回路18が出力するマスク
値に応じ、bずれか一方を選択出力する。即ち、リード
・モデ7アイ・ライトを行なうためソースとディスティ
ネーションのデータを選択する。マスクデータ生成回路
18は有効データのビット位置を指定する。19はダイ
ナミックRAMの転送データのアドレスt 指定するア
ドレス生成回路である。
以下、本発明実施例の動作について詳細に説明する。イ
メージのような2次元データを転送する場合1通常横方
向に走査(スキャン)シ、縦方向は、横方向の繰返しで
転送される。この場合、横方向に対しては連続アドレス
となるため、第4図6一 に示すようなダイナミックRAMのページ・モードが利
用できる。ページ・モードでは、 RAS側アドアドレ
ス回入力すればよいのでサイクル・タイムを短くするこ
とができる。第1図に示した回路の動作ヲページ・モー
ドで、且つ、第2図に示すデータを転送する場合を例示
して説明する。
まず、ダイナミックRAM K接続されているデータバ
スよυページ・モードでデータをリードする。
第2図に示す■、■、■・・・のデータは、データバッ
ファ12 ’に通り、−レジスタ・ファイル13に次次
と蓄えられていく。ソース側の1スキャン分のデータの
リードが終了すると、ディスティネーション側のメモリ
にページ・モードでデータを書込む。これは、レジスタ
ファイル13よシ読出したデータからセレクタ15よシ
マスフ値に応じてライトするデータを選択しく第1図に
おいては、■と■のデータからbとCを選択する)、こ
れをバレルシフタ16によってディスティネーション側
のビット位置と一致するようにシフトする。セレクタ1
7をスルーしたデータは、アウトプットバッファ11を
通して出力され、ダイナミックRAMに書込まれる。
但し、aのデータをライトするときは、aより左側のデ
ータも一緒にライトしてしまうのでリード・モディファ
イ・ライトを行う必要がある。従って、データを連続し
てライトする場合、始めと終シの1回はリード・モディ
ファイ・ライトを行い、中間の部分をページ・モードで
ワード単位にライトする必要がある。リード・モディフ
ァイ・ライトを行う場合は、ディスティネーションアド
レス位置にライトする前にディスティネーションデータ
をリードしてレジスタ14に保持しておく。
そして、ディスティネーションアドレス位置にデータを
ライトするときには、書込むビット位置を示すパターン
をマスク発生回路18から作成し、そのマスクパターン
に応じてライトするビットは。
バレルシフタ16の出力を、ライトしないビットはレジ
スタ14の出力をセレクタ17により選択する。また、
これらの動作を行うためにレジスタファイル13は、1
スキャン分のデータより容量が大きく、アクセスタイム
が十分速い必要がある。
[発明の効果] 以上説明の様に、従来の様にリードとライトを交互に行
なう方式では、ダイナミックRAMのアクセスタイムが
ネックになシパス幅を広げる以外に運送速度を上げる方
法がなかったものが、イメージデータ等矩形領域のデー
タを転送する際1本発明方式を用いることによシ、約2
倍の転送速度が得られる。また本発明方式は、LSI化
に適していてバス幅を従来の半分にすることができるた
め、ハードウェアを小形化することができ、又、コスト
低減に一役かう。
【図面の簡単な説明】
第1図は本発明の実施例を示すブロック図、第2図〜第
4図は本発明実施例の動作を説明するために引用した図
であシ、イメージデータの転送例、毎回アドレス更新を
行なう際のタイミング例、被−ジモードのタイミング例
のそれぞれを示す。 11.12・・・バッファ、13・・・レジスタファイ
ル、14・・・レジスタ% 15.17・・・セレクタ
、16・・・パ:レルシフタ、18・・・マスクデータ
生成回−1〇−

Claims (4)

    【特許請求の範囲】
  1. (1)ダイナミックRAMに記憶されたシーケンシャル
    なブロックデータを転送するに際し、ソースデータをペ
    ージモードを使用することにより連続読出しを行ない、
    後、ディスティネーション位置にそのデータを連続書込
    みすることを特徴とするデータ転送方式。
  2. (2)ページモードにてダイナミックRAMに記憶され
    たソースデータを連続して読出し、これが記憶されるレ
    ジスタファイルと、このレジスタファイルを介して読出
    されたデータをマスク値に応じて選択し、ディスティネ
    ーション側のビット位置と一致させるシフト回路と、こ
    のシフト回路出力をダイナミックRAMに連続書込みを
    行なう書込み制御回路とを具備することを特徴とする特
    許請求の範囲第1項記載のデータ転送方式。
  3. (3)上記書込み制御回路は、ディスティネーションア
    ドレス位置にデータを書込む前にディスティネーション
    データを読出し、得られるデータが格納されるレジスタ
    と、マスクパターンに応じ上記レジスタ出力及びシフト
    回路出力のいずれか一方を選択出力するセレクタとを具
    備することを特徴とする特許請求の範囲第2項記載のデ
    ータ転送方式。
  4. (4)上記ブロック転送を繰返し行なうことにより多次
    元配列データの転送を行うことを特徴とする特許請求の
    範囲第1項記載のデータ転送方式。
JP62078541A 1987-03-31 1987-03-31 デ−タ転送方式 Pending JPS63244484A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62078541A JPS63244484A (ja) 1987-03-31 1987-03-31 デ−タ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62078541A JPS63244484A (ja) 1987-03-31 1987-03-31 デ−タ転送方式

Publications (1)

Publication Number Publication Date
JPS63244484A true JPS63244484A (ja) 1988-10-11

Family

ID=13664771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62078541A Pending JPS63244484A (ja) 1987-03-31 1987-03-31 デ−タ転送方式

Country Status (1)

Country Link
JP (1) JPS63244484A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58224497A (ja) * 1982-06-22 1983-12-26 Nec Corp 記憶装置
JPS6214194A (ja) * 1985-07-11 1987-01-22 日本電気株式会社 ビツトマツプム−バ−

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58224497A (ja) * 1982-06-22 1983-12-26 Nec Corp 記憶装置
JPS6214194A (ja) * 1985-07-11 1987-01-22 日本電気株式会社 ビツトマツプム−バ−

Similar Documents

Publication Publication Date Title
US5929871A (en) Access control apparatus and image processing system
JPH09198862A (ja) 半導体メモリ
JPH04146487A (ja) 画像データのブロック転送装置
JPS63244484A (ja) デ−タ転送方式
JP3596644B2 (ja) 画像処理装置およびその処理方法
JPH028335B2 (ja)
JP2000232623A (ja) 映像メモリ回路
JPH01119823A (ja) 先入れ先出し記憶装置
JPH08202324A (ja) 画像データ記憶制御装置
JPH02108169A (ja) フレームメモリ装置
JPH05144259A (ja) メモリ装置
JPH02125769A (ja) 描画制御回路
JPH03137722A (ja) 二次元メモリ装置
JPH02108171A (ja) フレームメモリ装置
JPS636644A (ja) フレ−ムバツフアメモリ
JPH04278652A (ja) 図形描画装置及びそのメモリアクセス方式
JPS63269393A (ja) 多ポ−ト半導体記憶素子
JPH11212860A (ja) 画像記憶装置
JPH02108174A (ja) フレームメモリ装置
JPH02254696A (ja) 入出力変換バッファメモリ
JPH04321993A (ja) 記憶制御装置
JPH02250183A (ja) 図形描画装置におけるメモリとのインターフェース方法およびその装置
JPH03144778A (ja) 画像メモリ装置
JPH09146825A (ja) 半導体集積回路装置
JPH02108173A (ja) 情報処理装置