JPS6324638A - 微細ホ−ルうめこみ方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、コンタクトホールなどの微細ホールを導体膜
で埋め込む方法に関する。

（従来の技術） 半導体装置において配線を行う場合には、表面を保護す
る絶縁膜にコンタクトホールを開けて、その上に導体膜
を堆積するころとによりなされる。最近のＬＳＩ等にお
けるコンタクトホールの形成は、露光技術やドライエツ
チング技術の進歩により、膜厚的１μｍの絶縁膜に約１
μｍ角程度のものが可能となっている。このような微細
なコンタクトホール上への導体膜堆積において重要なこ
とは、１つは微細なコンタクトホール内に導体膜を密に
埋めること、もう１つは微細なコンタクトホールに導体
膜が堆積された後、表面が平坦になることである。

（発明が解決しようとしている問題点）しかし、ＬＳＩ
でのコンタクトホールは側面が急峻で段差が大きいため
、従来の平行平板型のスパッタ法あるいは蒸着法で導体
膜を堆積させると第２図に示すように、コンタクトホー
ルの段差の肩部分に多くの導体膜自身のシャードー効果
のため段差被覆性が悪くなり、配線が切れたり薄くなっ
たりし易く、ＬＳＩの製造歩留まりや信頼性が著しく低
下していた。こうした欠点を防ぐため、微細なコンタク
トホールの側面をテーパー形状として傾斜を持たせ導体
膜が均一に信頼するような形状が用いられるようになっ
てきているが、微細なコンタクトホールの側面に傾斜を
持たせることはＬＳＩの高集積化を阻害することになり
、好ましい改善法ではない。その為、急峻で高アスペク
ト比の溝あるいはコンタクトホールに対して段差被覆性
の良い状態で導体膜を堆積する方法が提案されており、
そのうちの１つとしてプラネタリ−型の基板ホルダーを
用いるスパッタ法がある。プラネタリ−型のスパッタ法
が平行平板型のスパッタ法に比べて、段差被覆性の良い
事は実験的に検証されている。しかし最近、プラネタリ
−型のスパッタ法による微細で深い溝の段差被覆性につ
いてのシュミレーションと実験との比較がニー・アール
・ノイロイサ−（Ａ、　Ｒ，Ｎｅｕｒｅｕｔｈｅｒ）氏
らによりアイトリプルイートランザクションオブエレク
トロンデバイス（ＩＥＥＥＴｒａｎｓ、　ＥＤ、　２７
．１４４９（１９８０））に報告されている。その報告
によれば輻２１１ｍ、アスペクト比（深さ７幅）０．５
の溝に対してプラネタリ−型のスパッタ法で膜を堆積す
ると、シャドー効果のために段差被覆性が極めて悪化す
ることが述べられている。更に最近、化学的蒸着（ＣＶ
Ｄ）法によって形成されるアルミニウムでは上述のスパ
ッタリング法に比較してコンタクトホール内の側壁への
膜の堆積が改善されることが伊藤（Ｔ、Ｉｔｏ）氏らに
よりシンポジウムオンブイエルニスアイテクノロジ予稿
集（１９８２Ｓｙｍｐ、　ｏｎＶＬＳＩ　Ｔｅｃｈｎｏ
ｌｏｇｙ（Ｓｅｐｔ、１〜３．１９８２，０ｉｓｏ、Ｊ
ａｐａｎ）Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　
Ｐａｐｅｒｓ、　ｐ、２０．）に記載されている。しか
し、形成されたＡ１膜は抵抗率が高く、かつバラツキが
大きい欠点のあることが報告されており、集積回路配線
として用いるには問題点が多い。

さらに最近では、バイアススパッタ法を用いてコンタク
トホール部へ導体膜を堆積することにより、コンタクト
ホール内を導体膜により密に埋めることができ、かつ堆
積導体膜の表面を平坦にできることが知られている。し
かしながら、バイアススパッタ法を用いた場合、コンタ
クトホールの埋め込みにはコンタクトホールのアスペク
ト比（深さｌ直径）に対して限界があり、コンタクトホ
ールのアスペクト比が１以上の場合には埋め込み後にコ
ンタクトホール内の導体膜中に空隙が残り、埋め込み不
完全となることも知られている。

本発明の目的は以上述べたごとき、従来の微細（問題点
を解決する勺−手段） 本発明の方法は、表面に堆積された絶縁膜に微細なホー
ルが形成された基板に対して、イオン化蒸着法を用いて
、前記微細ホール底部での堆積導体膜が均一の膜厚で前
記微細ホール深さの一部を導体膜で埋め込む第１の工程
と、バイアススパッタ法を用いて、前記微細ホールのま
だ埋め込まれていない部分を、導体膜により埋め込む第
２の工程とを含んで構成される。

（作用） 本発明においては、アスペクト比が１以上の微細ホール
において、イオン化蒸着法を用いて予めホール内に導体
膜を堆積すると同時に、ホール部の段差肩部への堆積膜
にイオン化蒸着法特有の傾斜面を形成する。これにより
、ホールの児がけ上のアスペクト比は減少する。アスペ
クト比の減少したホール上に、さらにバイアススパッタ
法を用いて導体膜を堆積することにより、バイアススパ
ッタ法のみでは不完全な埋め込みしか実施できなかった
高アスペクト比の微細ホールを導体膜で完全に埋め込む
ことができ、かつ表面の平坦化も同時に実現できる。

（実施例） 以下、本発明の実施例を図面を参照して説明する。

第１図（ａ）〜（ｃ）は本発明の一実施例を工程を追っ
て順次示した模式的断面図である。

第１図（ａ）は平坦な表面を持つシリコン基板１上に厚
さ約１１１ｍのシリコン酸化膜２をＣＶＤ法で堆積した
後、通常のフォトレジスト工程とドライエツチング工程
により直径１ｐｍのコンタクトホール３を形成した状態
を示す。

次いで第１図（ｂ）に示すようにアーク放電用イオン化
電流２ＯＡ、基板バイアス電圧−３ｋＶなる条件下にお
いて、アルミニウムソースを用いてアーク放電型イオン
ブレーティング法によりアルミニウム膜４を基板１表面
全体に、厚さ約０．５１Ｊ、ｍ堆積する。当該条件下で
堆積するアルミニウム膜は、コンタクトホール底部には
均一な膜厚で堆積し、かつコンタクトホール段差肩部に
は傾斜角４０°〜６０°の傾斜面を形成するように堆積
する。

次いで第１図（Ｃ）に示すように、アルミニウムターゲ
ット電力１．ＯｋＷ、基板バイアス電圧−６００ｖ、ア
ルゴン圧３ｍＴｏｒｒなる条件下においてバイアススパ
ッタ法によりアルミニウム膜４をさらに約０．５μｍ堆
積する。当該条件下では、コンタクトホール底部に堆積
するアルミニウム膜の膜厚はシリコン酸化膜２の上に堆
積するアルミニウム膜の膜厚の２倍となり、コンタクト
ホールを有するシリコン酸化膜上のアルミニウム膜はほ
ぼ平坦になる。

前記実施例においては、アルミニウム膜な被着したが何
もこれに限る必要はなく、モリブデン等の他の金属、不
純物をドープした多結晶シリコンやシリサイド等の合金
も用いることができる。

また前記実施例では基板とそのすぐ上の配線（第−層配
線）を接続するコンタクト電極を形成したが、これに限
らず第−層とその上の第二層配線あるいは更にその上の
配線とを接続する微細なスールーホールに導体膜を良好
にうめこむ場合などに適用できる。

（発明の効果） 以上説明したように、本発明はアスペクト比が１以上の
微細なホールに導体膜をうめこむ場合に、アーク放電型
イオンブレーティング法とバイアススパッタ法とを組み
合わせて用いることにより、バイアススパッタ法のみで
は不可能であったアスペクト比１以上の微細なホールの
埋め込みを実現できる。

【図面の簡単な説明】

第１図（ａ）〜（ｃ）は本発明の一実施例を工程を追っ
て順次示した模式的断面図、第２図は、従来のスパッタ
法あるいは蒸着法により導体膜を急峻な側面を有するコ
ンタクトホールの形成された基板上に堆積した場合のコ
ンタクトホール部の模式的断面国費ある。 図中の番号は以下のものを示す。 １・・・シリコン基板 ２・・・シリコン酸化月莫 ３・・・コンタクトホール ４・・・アルミニウム膜 第　　１　　図

Claims (1)

【特許請求の範囲】
1. 表面に堆積された絶縁膜に微細ホールが形成された基板
   に対して、イオン化蒸着法を用いて、前記微細ホール底
   部での堆積導体膜が均一の膜厚で前記微細ホール深さの
   一部を導体膜で埋め込む第１の工程と、バイアススパッ
   タ法を用いて、前記微細ホールのまだ埋め込まれていな
   い部分を導体膜により埋め込む第２の工程とを含むこと
   を特徴とする微細ホールうめこみ方法。