JPH01174977A - 動作検出装置 - Google Patents
動作検出装置Info
- Publication number
- JPH01174977A JPH01174977A JP62334393A JP33439387A JPH01174977A JP H01174977 A JPH01174977 A JP H01174977A JP 62334393 A JP62334393 A JP 62334393A JP 33439387 A JP33439387 A JP 33439387A JP H01174977 A JPH01174977 A JP H01174977A
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- circuit
- signal
- output
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、回転体もしくは直進移動体のごとき可動体の
動作検出装置に関するものである。
動作検出装置に関するものである。
従来の技術
第３図、第４図（Ａ）〜（Ｃ）に従来の動作検出装置（
回転体の場合には回転検出装置、直進移動体の場合には
移動検出装置）の構成及び動作波形を示す。動作検出装
置の働きは、可動体における動作方向情報の信号と動作
速度に伴う動作パルス信号を出力することである。
回転体の場合には回転検出装置、直進移動体の場合には
移動検出装置）の構成及び動作波形を示す。動作検出装
置の働きは、可動体における動作方向情報の信号と動作
速度に伴う動作パルス信号を出力することである。
可動体の動作に同期した位相の異なる２相のパルス信号
ｓ２（第２相）及びパルス信号ｓ１（第１相）がそれぞ
れフリップ・フロップ回路１００のデータ端子り及びク
ロック端子ＣＫに入力され、入力信号ｓ１の立ち上がり
エツジでの入力信号Ｓ２の状態を検出して出力端子Ｑよ
り動作方向出力ｙを出力する。動作方向出力ｙは、第１
相のパルス信号Ｓ１が第２相のパルス信号Ｓ２よりも進
んだ状態ではロー・レベルとなり、第１！のパルス信号
Ｓ１が第２相のパルス信号Ｓ２よりも遅れた状態ではハ
イ・レベルとなる。動作パルス信号ｐは、入力信号の第
１相（Ｓｌ）を用いている。
ｓ２（第２相）及びパルス信号ｓ１（第１相）がそれぞ
れフリップ・フロップ回路１００のデータ端子り及びク
ロック端子ＣＫに入力され、入力信号ｓ１の立ち上がり
エツジでの入力信号Ｓ２の状態を検出して出力端子Ｑよ
り動作方向出力ｙを出力する。動作方向出力ｙは、第１
相のパルス信号Ｓ１が第２相のパルス信号Ｓ２よりも進
んだ状態ではロー・レベルとなり、第１！のパルス信号
Ｓ１が第２相のパルス信号Ｓ２よりも遅れた状態ではハ
イ・レベルとなる。動作パルス信号ｐは、入力信号の第
１相（Ｓｌ）を用いている。
発明が解決しようとする問題点
しかしながら従来の動作検出装置では、動作方向出力を
入力信号の第１相の立ち上がりエツジのみで検出してい
るため実際の反転位置より反転検出位置が遅れる場合が
ある。また動作方向出力ｙは、フリップ・フロップ１０
０のゲート遅延のため動作パルス信号よりも僅かに遅れ
る。このため例えば動作検出装置の次段に正方向の動作
の場合はアップカウント、逆方向の動作では、ダウンカ
ウント動作をするアップダウン方式のカウンタを動作さ
せる場合カウント誤差を生じるという問題を有していた
。
入力信号の第１相の立ち上がりエツジのみで検出してい
るため実際の反転位置より反転検出位置が遅れる場合が
ある。また動作方向出力ｙは、フリップ・フロップ１０
０のゲート遅延のため動作パルス信号よりも僅かに遅れ
る。このため例えば動作検出装置の次段に正方向の動作
の場合はアップカウント、逆方向の動作では、ダウンカ
ウント動作をするアップダウン方式のカウンタを動作さ
せる場合カウント誤差を生じるという問題を有していた
。
本発明は上記問題点に鑑み、動作方向検出精度を高めか
つ次段のカウンタにおいて動作パルス数のカウント誤差
を発生しない動作検出装置を提供するものである。
つ次段のカウンタにおいて動作パルス数のカウント誤差
を発生しない動作検出装置を提供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明の動作検出装置は、
可動体の動作に同期した第１のパルス信号を発生する第
１のパルス発生器と、前記可動体の動作に同期して前記
第１のパルス信号と位相の異なる第２のパルス信号を発
生する第２のパルス発生器と、前記第１のパルス信号の
立ち上がりエツジにおいて変化する所定の時間幅の第３
のパルス信号及び前記第１のパルス信号の立ち下がりエ
ツジにおいて変化する所定の時間幅の第４のパルス信号
を得る両エツジ検出回路と、前記第１のパルス信号の立
ち上がりエツジ発生時に前記第２のパルス信号をラッチ
する第１のフリップ・フロップ回路及び前記第１のパル
ス信号の立ち下がりエツジ発生時に記録筒２のパルス信
号をラッチする第２のフリップ・フロップ回路を含んで
構成された信号ラッチ回路と、前記信号ラッチ回路の前
記第１のフリップ・フロップ回路及び前記第２のフリッ
プ・フロップ回路の出力信号を前記第３のパルス信号と
前記第４のパルス信号に応じて選択され入力される第３
のフリップ・フロップ回路を含んで構成される方向検出
回路と、前記両エツジ検出回路の第３のパルス信号及び
第４のパルス信号を合成した動作パルス信号を得る動作
パルス発生回路を具備するという構成を備えたものであ
る。
可動体の動作に同期した第１のパルス信号を発生する第
１のパルス発生器と、前記可動体の動作に同期して前記
第１のパルス信号と位相の異なる第２のパルス信号を発
生する第２のパルス発生器と、前記第１のパルス信号の
立ち上がりエツジにおいて変化する所定の時間幅の第３
のパルス信号及び前記第１のパルス信号の立ち下がりエ
ツジにおいて変化する所定の時間幅の第４のパルス信号
を得る両エツジ検出回路と、前記第１のパルス信号の立
ち上がりエツジ発生時に前記第２のパルス信号をラッチ
する第１のフリップ・フロップ回路及び前記第１のパル
ス信号の立ち下がりエツジ発生時に記録筒２のパルス信
号をラッチする第２のフリップ・フロップ回路を含んで
構成された信号ラッチ回路と、前記信号ラッチ回路の前
記第１のフリップ・フロップ回路及び前記第２のフリッ
プ・フロップ回路の出力信号を前記第３のパルス信号と
前記第４のパルス信号に応じて選択され入力される第３
のフリップ・フロップ回路を含んで構成される方向検出
回路と、前記両エツジ検出回路の第３のパルス信号及び
第４のパルス信号を合成した動作パルス信号を得る動作
パルス発生回路を具備するという構成を備えたものであ
る。
作用
本発明は、上記の構成によって動作方向出力を位相の異
なる２つの入力パルス−信号の一方のパルス信号の立ち
上がりエツジ及び立ち下がりエツジで検出し出力するこ
とができる。又動作パルス信号は、動作方向出力よりも
必ず遅れて出力されることとなる。
なる２つの入力パルス−信号の一方のパルス信号の立ち
上がりエツジ及び立ち下がりエツジで検出し出力するこ
とができる。又動作パルス信号は、動作方向出力よりも
必ず遅れて出力されることとなる。
実施例
以下、本発明の動作検出装置の一実施例について、図面
を参照しながら説明する。第１図は、本発明の一実施例
の回路構成図である。第２図（Ａ）〜（１）は、第１図
に於ける要部信号波形図である。１は第１のパルス発生
器であり、可動体の動作に同期した第１相のパルス信号
Ｓ１を発生する。
を参照しながら説明する。第１図は、本発明の一実施例
の回路構成図である。第２図（Ａ）〜（１）は、第１図
に於ける要部信号波形図である。１は第１のパルス発生
器であり、可動体の動作に同期した第１相のパルス信号
Ｓ１を発生する。
２は第２のパルス発生器であり、前記可動体の動作に同
期して前記第１相のパルス信号Ｓ１と位相の異なる第２
相のパルス信号Ｓ２を発生する。３は両エツジ検出回路
であり、Ｄフリップ・フロップ３０．３１とアンド回路
３２．３３により構成されている。Ｄフリップ・フロッ
プ３０は、第１相のパルス信号Ｓ１を基準クロックＣＬ
Ｋ （但し、基準クロックＣＬＫの周波数は、第１相の
パルス信号Ｓ１及び第２相のパルス信号Ｓ２の周波数よ
りも十分に高い。）の立ち上がりエツジによって同期化
して出力する。Ｄフリップ・フロップ３１は、Ｄフリッ
プ・フロップ３０の出力端子Ｑ１からの出力信号を基準
クロックＣＬＫの立ち上がりエツジによって同期化して
出力する。アンド回路３２は、Ｄフリップ・フロップ３
０の出力端子Ｑ１からの出力信号及びＤフリップ・フロ
ップ３１の出力端子Ｑ２からの出力信号を入力して、第
１相のパルス信号Ｓ１の立ち上がりエツジを検出したパ
ルス信号ａを出力する。アンド回路３３は、Ｄフリップ
・フロップ３０の出力端子Ｑ１からの出力信号及びＤフ
リップ・フロップ３１の出力端子Ｑ２からの出力信号を
入力して、第１相のパルス信号Ｓ１の立ち下がりエツジ
を検出したパルス信号すを出力する。４はラッチ回路で
あり、Ｄフリップ・フロップ４０及び４１によって構成
される。Ｄフリップ・フロップ４０は、第１相のパルス
信号Ｓ１の立ち上がりエツジ時に第２相のパルス信号Ｓ
２をラッチし、Ｄフリップ・フロップ４１は、第１相の
パルス信号Ｓ１の立ち下がりエツジ時に第２相のパルス
信号Ｓ２をラッチする。５は方向検出回路であり、アン
ド回路５０゜５１、５２．５３とオア回路５４．５５及
びノア回路５６．５７によって構成される。第１相のパ
ルス信号Ｓ１の立ち上がりエツジを検出したパルス信号
ａは、第１相のパルス信号Ｓ１が第２相のパルス信号Ｓ
２よりも進んだ状１！（第１の状態）ではアンド回路５
１より出力され、第１相のパルス信号Ｓ１が第２相のパ
ルス信号Ｓ２よりも遅れた状態（第２の状態）では、ア
ンド回路５０より出力される。第１相のパルス信号Ｓ１
の立ち下がりエツジを検出したパルス信号すは、第１の
状態ではアンド回路５２より出力され、第２の状態では
アンド回路５３より出力される。ノア回路５４はアンド
回路５０及び５３の出力信号を入力して、合成した出力
信号Ｃを出力する。ノア回路５５はアンド回路５１及び
５２の出力信号を入力して、合成した出力信号ｄを出力
する。よって第１相のパルス信号Ｓ１の立ち上がり及び
立ち下がりエツジを検出したパルス信号は、第１相のパ
ルス信号Ｓ１が第２相のパルス信号Ｓ２よりも進んだ状
態（第１の状態）ではオア回路５５より出力され、第１
相のパルス信号Ｓｌが第２相のパルス信号Ｓ２よりも遅
れた状態（第２の状態）では、オア回路５４より出力さ
れる。オア回路５４の出力信号Ｃはノア回路５６に入力
され、オア回路５５の出力信号ｄはノア回路５７に入力
される。ノア回路５６、５７によって構成されるフリッ
プ・フロップ回路によってノア回路５７が出力する動作
方向出力Ｙは、第１の状態のときにはロー・レベルとな
り、第２の状態のときにはハイ・レベルとなる。この動
作方向出力Ｙは、第１相のパルス信号Ｓ１の立ち上がり
及び立ち下がりエツジで検出が行われているために従来
例で示されている第１相のパルス信号Ｓ１の立ち上がり
エツジでのみ検出する場合よりも精度が高い。６は動作
パルス発生回路で、Ｄフリップ・フロップ６０とフリッ
プ・フロップ６１によって構成されでいる。ノア回路６
０は両エツジ検出回路３の出力信号ａ、ｂを入力して論
理和を出力する。Ｄフリップ・フロップ６１は、ノア回
路６０の出力信号を基準クロックＣＬＫの立ち下がりエ
ツジにおいて同期化して動作パルス信号Ｐを出力する。
期して前記第１相のパルス信号Ｓ１と位相の異なる第２
相のパルス信号Ｓ２を発生する。３は両エツジ検出回路
であり、Ｄフリップ・フロップ３０．３１とアンド回路
３２．３３により構成されている。Ｄフリップ・フロッ
プ３０は、第１相のパルス信号Ｓ１を基準クロックＣＬ
Ｋ （但し、基準クロックＣＬＫの周波数は、第１相の
パルス信号Ｓ１及び第２相のパルス信号Ｓ２の周波数よ
りも十分に高い。）の立ち上がりエツジによって同期化
して出力する。Ｄフリップ・フロップ３１は、Ｄフリッ
プ・フロップ３０の出力端子Ｑ１からの出力信号を基準
クロックＣＬＫの立ち上がりエツジによって同期化して
出力する。アンド回路３２は、Ｄフリップ・フロップ３
０の出力端子Ｑ１からの出力信号及びＤフリップ・フロ
ップ３１の出力端子Ｑ２からの出力信号を入力して、第
１相のパルス信号Ｓ１の立ち上がりエツジを検出したパ
ルス信号ａを出力する。アンド回路３３は、Ｄフリップ
・フロップ３０の出力端子Ｑ１からの出力信号及びＤフ
リップ・フロップ３１の出力端子Ｑ２からの出力信号を
入力して、第１相のパルス信号Ｓ１の立ち下がりエツジ
を検出したパルス信号すを出力する。４はラッチ回路で
あり、Ｄフリップ・フロップ４０及び４１によって構成
される。Ｄフリップ・フロップ４０は、第１相のパルス
信号Ｓ１の立ち上がりエツジ時に第２相のパルス信号Ｓ
２をラッチし、Ｄフリップ・フロップ４１は、第１相の
パルス信号Ｓ１の立ち下がりエツジ時に第２相のパルス
信号Ｓ２をラッチする。５は方向検出回路であり、アン
ド回路５０゜５１、５２．５３とオア回路５４．５５及
びノア回路５６．５７によって構成される。第１相のパ
ルス信号Ｓ１の立ち上がりエツジを検出したパルス信号
ａは、第１相のパルス信号Ｓ１が第２相のパルス信号Ｓ
２よりも進んだ状１！（第１の状態）ではアンド回路５
１より出力され、第１相のパルス信号Ｓ１が第２相のパ
ルス信号Ｓ２よりも遅れた状態（第２の状態）では、ア
ンド回路５０より出力される。第１相のパルス信号Ｓ１
の立ち下がりエツジを検出したパルス信号すは、第１の
状態ではアンド回路５２より出力され、第２の状態では
アンド回路５３より出力される。ノア回路５４はアンド
回路５０及び５３の出力信号を入力して、合成した出力
信号Ｃを出力する。ノア回路５５はアンド回路５１及び
５２の出力信号を入力して、合成した出力信号ｄを出力
する。よって第１相のパルス信号Ｓ１の立ち上がり及び
立ち下がりエツジを検出したパルス信号は、第１相のパ
ルス信号Ｓ１が第２相のパルス信号Ｓ２よりも進んだ状
態（第１の状態）ではオア回路５５より出力され、第１
相のパルス信号Ｓｌが第２相のパルス信号Ｓ２よりも遅
れた状態（第２の状態）では、オア回路５４より出力さ
れる。オア回路５４の出力信号Ｃはノア回路５６に入力
され、オア回路５５の出力信号ｄはノア回路５７に入力
される。ノア回路５６、５７によって構成されるフリッ
プ・フロップ回路によってノア回路５７が出力する動作
方向出力Ｙは、第１の状態のときにはロー・レベルとな
り、第２の状態のときにはハイ・レベルとなる。この動
作方向出力Ｙは、第１相のパルス信号Ｓ１の立ち上がり
及び立ち下がりエツジで検出が行われているために従来
例で示されている第１相のパルス信号Ｓ１の立ち上がり
エツジでのみ検出する場合よりも精度が高い。６は動作
パルス発生回路で、Ｄフリップ・フロップ６０とフリッ
プ・フロップ６１によって構成されでいる。ノア回路６
０は両エツジ検出回路３の出力信号ａ、ｂを入力して論
理和を出力する。Ｄフリップ・フロップ６１は、ノア回
路６０の出力信号を基準クロックＣＬＫの立ち下がりエ
ツジにおいて同期化して動作パルス信号Ｐを出力する。
動作パルス信号Ｐは両エツジ検出回路３の出力信号ａ、
ｂよりも基準クロックＣＬＫの半周期分遅れたパルス信
号となる。動作方向の検出は、両エツジ検出回路３の出
力信号ａ、ｂの立ち上がりエツジで行われるため動作パ
ルス信号Ｐは、動作方向出力Ｙよりも必ず遅れて発生す
る。
ｂよりも基準クロックＣＬＫの半周期分遅れたパルス信
号となる。動作方向の検出は、両エツジ検出回路３の出
力信号ａ、ｂの立ち上がりエツジで行われるため動作パ
ルス信号Ｐは、動作方向出力Ｙよりも必ず遅れて発生す
る。
また動作パルス信号Ｐは、第１相のパルス信号Ｓ１の立
ち上がり及び立ち下がりエツジを検出したパルス信号で
あるため従来例に示された動作パルス信号の２倍の周波
数すなわち２逓倍していることになる。
ち上がり及び立ち下がりエツジを検出したパルス信号で
あるため従来例に示された動作パルス信号の２倍の周波
数すなわち２逓倍していることになる。
以上のように本実施例によれば、可動体の動作に同期し
た第１相のパルス信号と第２相のパルス信号の位相関係
を、第１相の入力パルス信号の立ち上がり及び立ち下が
りの両エツジで検出することによって精度の高い動作方
向出力を得ることが出来る。また、両エツジ検出部の出
力パルス信号を所定の時間幅遅らせて動作パルス信号と
することにより動作方向出力よりも必ず遅れて出力する
動作パルス信号を得ることが出来る。また本発明の動作
検出装置の具体的な実施例は、上述の実施例に限定され
るものではなく、本発明の主旨を変えずに種々の変形が
可能である。
た第１相のパルス信号と第２相のパルス信号の位相関係
を、第１相の入力パルス信号の立ち上がり及び立ち下が
りの両エツジで検出することによって精度の高い動作方
向出力を得ることが出来る。また、両エツジ検出部の出
力パルス信号を所定の時間幅遅らせて動作パルス信号と
することにより動作方向出力よりも必ず遅れて出力する
動作パルス信号を得ることが出来る。また本発明の動作
検出装置の具体的な実施例は、上述の実施例に限定され
るものではなく、本発明の主旨を変えずに種々の変形が
可能である。
発明の効果
以上のように本発明の動作検出装置によれば、動作方向
出力を可動体の動作に同期した位相の異なる２相のパル
ス信号の一方のパルス信号の両エツジで検出出来るため
方向検出の精度を高めるユとができる。また、動作パル
ス信号は、動作方向出力よりも必ず遅れて出力するため
次段のカラ。
出力を可動体の動作に同期した位相の異なる２相のパル
ス信号の一方のパルス信号の両エツジで検出出来るため
方向検出の精度を高めるユとができる。また、動作パル
ス信号は、動作方向出力よりも必ず遅れて出力するため
次段のカラ。
夕においてカウント誤差を生じないといった優れた効果
が得られる。
が得られる。
第１図は本発明の一実施例における動作検出装置の回路
構成図、第２図卒左丼冨＃キ≠は第１図に於ける要部信
号波形図、第３図は従来の動作検出装置の回路構成図、
第４図キｇ≠は第３図に於ける信号波形図である。 １・・・・・・第１のパルス発生器、２・・・・・・第
２のパルス発生器、３・・・・・・両エツジ検出回路、
４・・・・・・信号ラッチ回路、５・・・・・・方向検
出回路、６・・・・・・動作パルス発生回路。 代理人の氏名 弁理士 中尾敏男 はか１名第２図
構成図、第２図卒左丼冨＃キ≠は第１図に於ける要部信
号波形図、第３図は従来の動作検出装置の回路構成図、
第４図キｇ≠は第３図に於ける信号波形図である。 １・・・・・・第１のパルス発生器、２・・・・・・第
２のパルス発生器、３・・・・・・両エツジ検出回路、
４・・・・・・信号ラッチ回路、５・・・・・・方向検
出回路、６・・・・・・動作パルス発生回路。 代理人の氏名 弁理士 中尾敏男 はか１名第２図
Claims (1)
- 可動体の動作に同期した第１のパルス信号を発生する
第１のパルス発生器と、前記可動体の動作に同期して前
記第１のパルス信号と位相の異なる第２のパルス信号を
発生する第２のパルス発生器と、前記第１のパルス信号
の立ち上がりエッジにおいて変化する所定の時間幅の第
３のパルス信号及び前記第１のパルス信号の立ち下がり
エッジにおいて変化する所定の時間幅の第４のパルス信
号を得る両エッジ検出回路と、前記第１のパルス信号の
立ち上がりエッジ発生時に前記第２のパルス信号をラッ
チする第１のフリップ・フロップ回路及び前記第１のパ
ルス信号の立ち下がりエッジ発生時に前記第２のパルス
信号をラッチする第２のフリップ・フロップ回路を含ん
で構成された信号ラッチ回路と、前記信号ラッチ回路の
前記第１のフリップ・フロップ回路及び前記第２のフリ
ップ・フロップ回路の出力信号を前記第３のパルス信号
と前記第４のパルス信号に応じて選択され入力される第
３のフリップ・フロップ回路を含んで構成される方向検
出回路と、前記両エッジ検出回路の第３のパルス信号及
び第４のパルス信号を合成した動作パルス信号を得る動
作パルス発生回路を具備する動作検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334393A JPH01174977A (ja) | 1987-12-29 | 1987-12-29 | 動作検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334393A JPH01174977A (ja) | 1987-12-29 | 1987-12-29 | 動作検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01174977A true JPH01174977A (ja) | 1989-07-11 |
Family
ID=18276866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62334393A Pending JPH01174977A (ja) | 1987-12-29 | 1987-12-29 | 動作検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01174977A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010524122A (ja) * | 2007-04-11 | 2010-07-15 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 電子装置のロッキングシステム |
| JP2010198591A (ja) * | 2009-02-24 | 2010-09-09 | Compal Electronics Inc | 係合機構 |
-
1987
- 1987-12-29 JP JP62334393A patent/JPH01174977A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010524122A (ja) * | 2007-04-11 | 2010-07-15 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 電子装置のロッキングシステム |
| JP2010198591A (ja) * | 2009-02-24 | 2010-09-09 | Compal Electronics Inc | 係合機構 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH088738A (ja) | Ｐｌｌ回路装置 | |
| KR930000695B1 (ko) | 비트 동기를 위한 아날로그 및 디지틀 위상 검출기 | |
| JPH01174977A (ja) | 動作検出装置 | |
| JPH02124637A (ja) | 同期検出回路 | |
| JP2660769B2 (ja) | 同期デジタルクロック用スケーラ | |
| US5315183A (en) | Synchronous phase detector circuit | |
| JPH01174981A (ja) | 動作検出装置 | |
| JPH01174971A (ja) | 動作検出装置 | |
| JPH01174979A (ja) | 動作検出装置 | |
| JPH01174974A (ja) | 動作検出装置 | |
| JPH01174973A (ja) | 方向検出装置 | |
| JPH01174975A (ja) | 方向検出装置 | |
| JPH01174978A (ja) | 方向検出装置 | |
| JPH0820462B2 (ja) | 方向検出装置 | |
| JPH01113670A (ja) | 回転検出器 | |
| JPH0529891A (ja) | 同期クロツク発生装置 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JPS6324665Y2 (ja) | ||
| JPH01174976A (ja) | 方向検出装置 | |
| JP3132583B2 (ja) | 位相検出回路 | |
| JPH088892A (ja) | 位相制御回路 | |
| JPS5846743A (ja) | 位相同期装置 | |
| JPH0318773B2 (ja) | ||
| JPS62136174A (ja) | 周波数制御回路 | |
| JPS60223224A (ja) | 位相同期回路 |