JPS63246840A - 半導体装置の製造装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数のチップを半導体集積回路パッケージある
いは各種の配線基板（以下、配線基板という。）に実装
する半導体装置の製造装置に関する。

（従来の技術〕 半導体集積回路（以下、ＩＣという。）は高速化、高機
能化の要請に対応して、マルチチップ化する傾向にある
。同一のパッケージに複数のチップを実装したマルチチ
ップＩＣは、小形化と高速化のために高密度実装化が進
められている。そして従来から、マルチチップＩＧの製
造に際しては、コレットによりチップを１個づつ装着し
て配線基板上の所定の位置に搬送し、チップを配線基板
上にダイボンドしたのち順次にこれを繰返し、最終的に
所定の数のチップを同一の配線基板上に実装するように
していた。

〔発明が解決しようとする問題点〕

しかしながら上記の従来技術では、次のような問題点が
あった。

第１に、多数のチップを同一の配線基板上に実装するマ
ルチチップＩＣでは、高密度実装に伴う高効率な熱放散
を図るため、チップのダイボンドに際しては共晶合金法
が用いられる。このため、配線基板上にチップを順次に
ダイボンドする際に従前の実装されているチップが移動
し、これが数１０ｕｍ程度の位置ズレを招くことがある
。その結果、ダイボンドの後に行われるワイヤボンドの
作業性を劣悪にし、あるいはフェースダウンボンディン
グにおける不良率を高めてしまうという問題点があった
。

第２に、チップを吸着して各別に配線基板上の所定の位
置に位置決めして配置するコレットは、チップを安定に
吸着するためチップ面より外側に大きく張り出した構造
になっているのが通常である。このため、配線基板上に
チップを配置する際には、隣接するチップの間に充分な
スペースを設けなければならず、結果的に高密度なチッ
プ実装ができず、従って高周波特性を改善できないとい
う問題点があった。

そこで本発明は、半導体装置を小型かつ高密度に製造し
、かつ優れた高周波特性を付与することのできる製造装
置を提供することを目的とする。

（問題点を解決するための手段〕 本発明に係る半導体装置の製造装置は、配線基板上での
各チップの装着位置に対応してチップの各々を、第１の
コレットによりあらかじめ位置決めして載置しておく中
間テーブルを備え、ざらにこの中間テーブル上のチップ
を一括して吸着することにより、同時に配線基板上に装
着する第２のコレットを備えることを特徴とする。

〔作用〕

本発明に係る半導体装置の製造装置によれば、第１のコ
レットは配線基板上における複数のチップの各々の所定
の位置に対応して、各チップを位置決めして一時的に中
間テーブルに載置するように働き、第２のコレットは一
括してこれら複数のチップを配線基板上に搬送し、はぼ
同時に各々のチップを配線基板の所定の位置に装着する
よう作用する。

〔実施例〕

以下、添付図面を参照して、本発明の詳細な説明する。

なお、図面の説明において同一要素には同一符号を付し
、重複する説明を省略する。

第１図（Ａ＞は実施例に係るコレットの一例の構造を示
す断面図であり、同図（Ｂ）は他の例の構造を示す断面
図である。図示の通り、コレット１には図示されない配
線基板上での各チップの配設位置に対応して、各々のチ
ップ形状に適合する吸着口２が形成され、これらがバリ
ヤ２１によって互いに隔てられている。そして、各吸着
口２には排気孔３が連通して設けられている。

コレット１の吸着口２には、それぞれに対応するチップ
４が各別に吸着される。すなわち、第１図（Ａ＞コレッ
ト１では同一寸法の３個のチップ４が各別に吸着されて
いるが、それぞれの間隔は異なっている。これに対して
、第１図（Ｂ）のコレット１では異なる寸法の２個のチ
ップが各別に吸着されている。

次に、第２図を参照して、上記コレットを適用した半導
体装置の￥Ａ造装置の一例の構成と動作を説明する。

第２図は実施例の構成および動作を示す説明図である。

図示の如く、チップ４の寸法が個々に異なる半導体ウェ
ハ５は公知のダイシング技術、スクライビング技術によ
り分割される。このとき、第２図では模式的に示されて
いるが、各チップはいったんエキスパンドテープあるい
はチップトレイ上に載置されていてもよい。

次に、各チップ４は真空ピンセット（コレット）などに
より吸着され、配線基板７上の配設位置に対応して中間
テーブル６の上に載置される。このとき、中間テーブル
６にガイドラインを設けたり、あるいは位置決め誘導ピ
ンを設けるなどにより、各チップ４の間の相対的位置関
係が適正になるようにすることも可能でおる。

その後、第１図に図示したコレット１は中間テーブル６
上に移動し、各チップ４をコレット１の各吸着口２に吸
着する。そして、コレット１は各チップ４を吸着したま
ま、配線基板７の上方に各チップ４を搬送し、配線基板
７の所定の位置に位置決めをしながら載置する。

その後、公知の技術により各チップ４の裏面と配線基板
７の表面とは共晶溶着される。このとき、各チップ４は
配線基板７上に所定の位置関係を保って配置されている
ので、隣接するチップ４同志が位置を移動して接近しす
ぎたり離れすぎたりすることはない。また、コレット１
は幅の狭いバリア２１を介して隣接する各チップ４を各
吸着口２に吸着できるので、配線基板７上での隣接チッ
プ４間の間隔を従来以上に狭く設定することができる。

次いで、配線基板７への各チップ４のダイボンディング
の終了をよって、各チップ４上の電極パターンと配線基
板７上の電極パターン８が、ワイヤ９によってボンディ
ング接続される。このようにして、高密度に複数のチッ
プを実装したマルチチップＩＣが製造される。

本発明は上記実施例に限られるものではなく、種々の変
形が可能でおる。

例えば、各チップを配線基板上にダイボンディングする
ものに限らず、各チップを配線基板上にフェイスダウン
ボンディングすることも可能である。また、半導体チッ
プに限られず、チップ抵抗やチップコンデンサなどのチ
ップマウント可能な電子部品とすることも可能でおる。

〔発明の効果〕

以上、詳細に説明した通り本発明によれば、配線基板上
への各チップの配設位置に対応して、コレットが撹散の
チップの各々を一括して保持し、配線基板上に搬送して
同時に装着するようにしたので、装着に際して各チップ
が配線基板上で移動することがなく、所定の位置に正確
に装着される。

また、各チップは隣接するチップとの間隔を狭めて配線
基板上に配設されるので、各チップ間の接続導体の長さ
や接続パターンの長さを可及的に短縮でき、従って高周
波信号伝送における遅れ時間や波形歪を最小に抑えるこ
とができる。

その結果、本発明によれば高密度で高周波特性にも優れ
たマルチチップＩＣ＠製造することができる効果がある
。

【図面の簡単な説明】

第１図は実施例に係るコレットの構造を示す断面図、第
２図は第１図のコレットを適用した実施例の構成および
動作を説明する説明図である。 １・・・コレット、２・・・吸着口、３・・・排気孔、
４・・・チップ、６・・・中間テーブル、２１・・・バ
リア。

Claims (1)

1. 【特許請求の範囲】 １、少なくとも２個の半導体チップを単一の配線基板に
   装着する半導体装置の製造装置において、 前記半導体チップを一時的に載置するための中間テーブ
   ルと、前記配線基板における前記半導体チップの装着位
   置と対応する前記中間テーブル上の位置に前記半導体チ
   ップを載置する第１のコレットと、前記中間テーブル上
   の半導体チップの載置位置に対応する位置に吸着口を有
   し、この吸着口で前記半導体チップを一括して吸着し、
   これらを前記配線基板に同時に装着する第２のコレット
   とを備えることを特徴とする半導体装置の製造装置。 ２、前記半導体チップは外形寸法が互いに異なり、前記
   第１のコレットはこれら外形寸法の異なる半導体チップ
   のそれぞれに対応した寸法の吸着口を有する複数のコレ
   ットを含む特許請求の範囲第１項記載の半導体装置の製
   造装置。