JPS63248223A - 復号装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えばＭ　Ｈ（Ｍｏｄｉｆｉｅｄ　Ｈｕｆｆ
ｍａｎ）、Ｍ　Ｒ（Ｍｏｄｉｆｉｅｄ　Ｒｅａｄ）等の
符号化コードの復号する復号回路に関する。

［従来の技術］ 従来、ＭＨ％ＭＲ，ＭＭＲ等で符号化された画像データ
の圧縮コードを復号化する装置は、ＲＯＭ、ＲＡＭ、マ
イクロプロセッサ等により構成され、復号化時のエラー
処理もソフトウェアで行われるため、エラー処理のため
の時間がかかりすぎるという問題があった。

［発明が解決しようとする問題点］ 本発明は上記従来例に鑑みなされたもので、復号化時の
エラー処理を実時間で実行できる復号回路を提供するこ
とを目的とする。

［問題点を解決するための手段］ 上記目的を達成するために本発明の復号化装置は以下の
様な構成からなる。即ち、 ライン同期信号とともに符号化データを人力し実時間で
復号する復号回路であって、前記符号化データを人力し
てシフト出力するシフト手段と、シフトされた符号化デ
ータを人力して復号する復号手段と、１ライン分の入力
終了時、前記復号手段による復号が終了しているかを検
知する検知手段と、ラインの先頭で直前のラインのライ
ン同期符号を検知して記憶する記憶手段と、該記憶手段
と前記検知手段のいずれかで検知がなされないときにエ
ラー信号を出力する手段と、エラー発生時、前記シフト
手段により１ビットずつ前記符号化データをシフト出力
させる手段と、前記符号化データ中のライン同期符号に
より前記エラー信号を解除する手段とを備える。

［作用］ 以上の構成において、１ライン分の入力終了時、復号手
段による復号が終了していないか、あるいはラインの先
頭で直前のラインのライン同期符号が検知されていない
ときにエラー信号を出力する。エラー発生時、シフト手
段により１ビットずつ符号化データをシフト出力させ、
符号化データ中のライン同期符号によりエラー信号を解
除する様に動作する。

［実施例］ 以下、添付図面を参照して本発明の実施例を詳細に説明
する。

［復号装置とエラー処理回路の説明 （第２図、第３図）］ 第２図は本実施例の復号回路におけるエラー処理回路２
５と復号装置２１との接続を示す図である。

図中、２０はＲＡＭやＦＩＦＯ等により構成され、ＭＨ
あるいはＭＲ符号化されたコードを入力して記憶してい
る記憶装置である。２１は復号装置で、記憶装置２０よ
り送られてくる符号化コードをラッチして逐次出力する
シフト回路２２、シフト回路２２よりのコードをデコー
ドするデコード回路２３、シフト回路２２のデータシフ
トを制御するシフト制御回路２４等を含んでいる。２５
はエラー処理回路で、デコード回路２３よりの各種信号
を入力して、後述する様に復号されたデータのエラーチ
ェックを行う。

記憶装置２０より出力された符号化コードは、レジスタ
やビットシフタ等で構成されたシフト回路２２に格納さ
れる。シフト回路２２のデータはシフト制御回路２４の
制御により順次デコード回路２３に出力されて復合され
る。デコード回路２３で復号されたデータは、もとの圧
縮されるまえのデータに戻され、２６として出力される
。２７はデコード回路２３よりの、シフト量を示すシフ
トデータ、２８はエラー処理回路２５よりのエラー信号
である。シフト制御回路２４はＯＲ回路２９を介してシ
フトデータ２７を入力すると、そのシフト量を信号線３
０によりシフト回路２２に知らせる。

第３図（Ａ）は記憶装置２０に記憶されているコードデ
ータを示し、記憶装置２０より３００〜３０３の順に送
出され、シフト回路２２に順次格納されているものとす
る。ここで３５は白ランレングスが“０”　（ＷＯ）、
３６は黒ランレングスが１”　（Ｂｌ）、３７は白ラン
レングスが“１″　（Ｗｌ）というように、ＭＨ符号コ
ードで表わされている。

第３図（Ｂ）はシフト回路２２よりデコード回路２３に
送られるデータを示したもので、データ３００〜３０３
が３０４〜３１２の順に送出される。これはまずデータ
３００がシフト回路２２よリゾコード回路２３に送られ
ると、デコード回路２３はデータのビット列をチェック
し、ＭＨ符号に該当するコードを検出する。ここではま
ず最初に白ランレングス“０″のコード３５が検知され
る。

デコード回路２３は白のランレングス“０″を復号する
とともに、コード３５のビット数に相当する“８″を、
シフトデータ２７としてシフト制御回路２２に送る。シ
フト制御回路２４はシフト回路２２に、このシフト量”
　８　”を信号線３０により送出する。これによりシフ
ト回路２２はデータ３００を８ビットシフトして、コー
ド３５をシフトアウトしたデータ３０５を作成してデコ
ード回路２３に送出する。尚、データ３０５においてデ
ータ３００のコード３５がシフトアウトされた分、デー
タ３０１のデータ８ビットがシフトインされている。

以下同様にして、順次シフト回路２２内でコードデータ
がシフトされ３０６〜３１２という様にデータが出力さ
れていく。このようにしてコードにエラーがなければ復
号処理が順次実行され、復合されたデータ２６が出力さ
れる。

［エラー処理回路の説明 （第１図、第２図、第４図、第５図）〕第１図は本実施
例のエラー処理回路の構成及びデコード回路２３との信
号接続を示すブロック図である。

図中、１００は垂直コード格納回路で、人力した符号化
データがＭＲ符号コードの時、シフト回路２２より出力
されるコードデータ３１に垂直コードが検出されると、
そのコードを格納する。

１０１は垂直コードの復号回路で、入力された垂直コー
ドを復号し、そのコードに対する復号が終了すると信号
１０２をハイレベルにする。１０３は水平方向のランレ
ングス処理回路で、水平コードあるいはＭＨ符号化コー
ドを検出すると、そのコードに対応するランレングスを
検知し、ランレングス量に相当するコードデータ３１の
ビット数をカウントし、カウントが終了すると信号１０
４をハイレベルにする。

１０５は復号するラインの最終ビットでハイレベルにな
る信号である。従ってＡＮＤ回路１０６の出力は、ライ
ンの最終ビット到達時、ランレングスに相当するコード
データ３１のビット数が計数されていないか、あるいは
垂直コードの復号が終了していない時にハイレベルとな
る。これによりフリップフロップ１０フの５人力がハイ
レベルとなるため、ＣＬＫ入力に同期してフリップフロ
ップ１０７がセットされ、エラー信号２８をハイレベル
にする。

１０８はＭＨ符号化コードを入力した時にハイレベルと
なる信号、１０９はＭＲ符号化コードを入力するとハイ
レベルとなる信号である。ＮＡＮＤ回路１１０の出力は
ＭＨ符号化コードのＥＯＬコードを検知するとロウレベ
ルになり、ＮＡＮＤ回路１１１の出力はＭＲ符号化コー
ドの１次元のＥＯＬコードを検知するとロウレベルとな
り、ＮＡＮＤ回路１１２の出力はＭＲ符号化コードの２
次元のＥＯＬコードを検出するとロウレベルになる。

ＮＡＮＤ回路１１０と１１１のいずれかの出力がロウレ
ベルになると、ＮＡＮＤ回路１１３の出力がハイレベル
になる。この時、フリップフロップ１０７がセットされ
ていると（エラー信号２８が出力されていると）、フリ
ップフロップ１０７はＣＬＫのタイミングでリセットさ
れる。

ＥＯＬコードが全く検出されないと３人力のＮＡＮＤ回
路１１４の出力がハイレベルにならないため、ライン同
期信号（ＨＳＹＮＣ）１１５がラインの開始時にハイレ
ベルとなった時、フリップフロップ１１７がセットされ
ていないため、ＡＮＤ回路１１６の出力がハイレベルと
なる。これによりフリップフロップ１０７のＪ入力がハ
イレベルになり、ＣＬＫ信号に同期してセットされる。

こうしてラインの終了時にＥＯＬコードが検出されなか
った時には、次のラインの開始時にエラー信号２８が出
力され、前ラインにエラーが発生したことが分る。

フリップフロップ１１７はＥＯＬコードを検知するとセ
ットされ、ライン同期信号（ＨＳＹＮＣ）１１５がハイ
レベルになると、ＣＬＫ信号の立下りタイミングでリセ
ットされる。

第４図（Ａ）はＭｌ（符号化コードのフォーマットを示
し、第４図（Ｂ）はＭＲ符号化コードのフォーマットを
示している。図の如く、ＭＨ符号化コードでは各ライン
の最初にＥＯＬコードがあり、ＭＲ符号化コードの１次
元コードのラインの最初に（ＥＯＬ＋　１　）コードが
、２次元コードのラインの最初には（ＥＯＬ＋Ｏ）コー
ドが存在している。これらのライン同期符号（ＥＯＬコ
ード等）が検出されなければ、次のラインの開始時にＡ
ＮＤ回路１１６の出力がハイレベルとなってエラー信号
２８がハイレベルになる。

以上の様にしてエラーが発生してフリップフロップ１０
７がセットされ、エラー信号２８がハイレベルになると
、シフト制御回路２４はＯＲ回路２９の出力がハイのま
まであるため、シフト回路２２に記憶装置より入力した
データを１ビットずつシフトして、コードデータ３１と
して出力させる信号を送る。こうして、ＭＨ符号の場合
はＥＯＬコードを、ＭＲ符号の場合はＥＯＬ＋　１コー
ドを検出するまで前述の動作が実行される。

そしてライン同期符号であるＥＯＬコード等を検出する
と、そのライン同期符号に続く圧縮コードは正しいもの
として、次のラインからの復号処理を再開できる。この
ようにしてエラーが発生しても前ラインの復号化エラー
にかかわらず、正常に復号処理が再開できる。参考とし
て簡単なタイムチャートを第５図に示す。

第５図は正常な場合のタイミングチャートで、１ライン
の終了時信号１０５が出力された時（タイミングＴＩ）
に、復号回路１０１よりのラインの復号終了信号１０２
が出力されていると、ＡＮＤ回路１０６の出力はロウの
ままでフリップフロップ１０７はセットされず、エラー
信号２８は出力されない。

もしタイミングＴ１で復号終了信号１０２が出力されて
いなければ、タイミングＴ２でＣＬＫ信号に同期してフ
リップフロップ１０７がセットされ、エラー信号２８が
ハイレベルになる。信号２６は復号されたコードデータ
である。

以上に述べたように本実施例によれば、ＭＨ。

ＭＲ符号の復号時にエラーが生じても、ライン同期符号
を利用して正常な復号処理を再開することができる復号
化回路が提供できる。

［発明の効果］ 以上述べた如く本発明によれば、復号化時のエラー処理
を実時間で実行でき、正常な復号処理を再開できるとい
う効果がある。

【図面の簡単な説明】

第１図は本実施例のエラー処理回路の構成とデコード回
路の１部構成及びそれら回路の接続を示す図、 第２図は本実施例の復号装置の構成とエラー処理回路の
接続を示す図、 第３図はシフト回路に人力されるコードと出力コードと
を示す図で、第３図（Ａ）は入力した符号化データの一
例を示す図、第３図（Ｂ）はシフト回路のコード出力の
一例を示す図、 第４図（Ａ）はＭＨ符号のフォーマットの一例を示す図
、 第４図（Ｂ）はＭＲ符号のフォーマットの一例を示す図
、 第５図はエラー処理回路における正常の動作タイミング
を示す図である。 図中、２０・・・記憶装置、２１・・・復号装置、２２
・・・シフト回路、２３・・・デコード回路、２４・・
・シフト制御回路、２５・・・エラー処理回路、２７・
・・シフトデータ、２８・・・エラー信号、３１・・・
コードデータ、１００・・・垂直コード格納回路、１０
１・・・復号回路、１０３・・・ランレングス処理回路
、１１５・・・ライン同期信号である。 第３図 （Ｂ）

Claims (1)

【特許請求の範囲】
1. ライン同期信号とともに符号化データを入力し実時間で
   復号する復号回路であって、前記符号化データを入力し
   てシフト出力するシフト手段と、シフトされた符号化デ
   ータを入力して復号する復号手段と、１ライン分の入力
   終了時、前記復号手段による復号が終了しているかを検
   知する検知手段と、ラインの先頭で直前のラインのライ
   ン同期符号を検知して記憶する記憶手段と、該記憶手段
   と前記検知手段のいずれかで検知がなされないときにエ
   ラー信号を出力する手段と、エラー発生時、前記シフト
   手段により１ビットずつ前記符号化データをシフト出力
   させる手段と、前記符号化データ中のライン同期符号に
   より前記エラー信号を解除する手段とを備えたことを特
   徴とする復号回路。