JPS6325423B2 - - Google Patents
Info
- Publication number
- JPS6325423B2 JPS6325423B2 JP23279082A JP23279082A JPS6325423B2 JP S6325423 B2 JPS6325423 B2 JP S6325423B2 JP 23279082 A JP23279082 A JP 23279082A JP 23279082 A JP23279082 A JP 23279082A JP S6325423 B2 JPS6325423 B2 JP S6325423B2
- Authority
- JP
- Japan
- Prior art keywords
- head
- data
- write current
- write
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
- G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、磁気デイスク装置等のランダム・ア
クセス・デイスク・フアイルにおいて、電源投
入／切断時に全ヘツドをノー・セレクト状態に制
御し、電源投入／切断時の記録データの破壊又は
消去を防止するようにしたデイスク・フアイルの
データ保護方式に関するものである。
クセス・デイスク・フアイルにおいて、電源投
入／切断時に全ヘツドをノー・セレクト状態に制
御し、電源投入／切断時の記録データの破壊又は
消去を防止するようにしたデイスク・フアイルの
データ保護方式に関するものである。
〔従来技術と問題点〕
第１図は従来のデイスク・フアイルのデータ保
護回路の例を示す図である。第１図において、
Tr１ないしTr３はトランジスタ、R1ないしR5は
抵抗、ZDはツエナーダイオードを示す。
護回路の例を示す図である。第１図において、
Tr１ないしTr３はトランジスタ、R1ないしR5は
抵抗、ZDはツエナーダイオードを示す。
磁気デイスク装置等のランダム・アクセス・デ
イスク・フアイルにおいて、電源投入／切断時の
ロジツク回路の乱れや例えばライト電流を供給す
るアナログ回路の乱れにより、デイスク・フアイ
ルの記録データが破壊されたり、又は消去（デー
タ・イレーズ）されたりすることがある。
イスク・フアイルにおいて、電源投入／切断時の
ロジツク回路の乱れや例えばライト電流を供給す
るアナログ回路の乱れにより、デイスク・フアイ
ルの記録データが破壊されたり、又は消去（デー
タ・イレーズ）されたりすることがある。
従来のデイスク装置の電源投入／切断時の記録
データ保護は、ライト回路におけるライト電流源
のオン／オフを行うのが一般的であり、又理想的
でもある。しかしながら、ライト電流源のオン／
オフは、そのための回路が特別に必要となるとい
う欠点がある。即ち、従来のデイスク・フアイル
のデータ保護回路は、例えば第１図に示すように
３石のトランジスタTr１ないしTr３、抵抗R1な
いしR5及びツエナーダイオードZDを使用したも
のとなり、回路素子数の多いものとなる。これ
は、データ電流源のオン／オフを行うことから出
力の大きいトランジスタTr１を使用するためで
ある。第１図において、ロジツク用の電源5Vが
所定の電圧、例えば4V程度になるとツエナーダ
イオードZDがオンするように設定される。ツエ
ナーダイオードZDがオンすると、続いてトラン
ジスタTr３，Tr２，Tr１の順にオンする。トラ
ンジスタTr１のコレクタ出力がライト電流源の
オン／オフのための信号として使用される。この
ようなデータ保護のために必要とされる回路で
は、特に小型の装置で限られたスペースしかない
ものにおいては、非常に大きな割合のスペースを
くつてしまうという問題がある。
データ保護は、ライト回路におけるライト電流源
のオン／オフを行うのが一般的であり、又理想的
でもある。しかしながら、ライト電流源のオン／
オフは、そのための回路が特別に必要となるとい
う欠点がある。即ち、従来のデイスク・フアイル
のデータ保護回路は、例えば第１図に示すように
３石のトランジスタTr１ないしTr３、抵抗R1な
いしR5及びツエナーダイオードZDを使用したも
のとなり、回路素子数の多いものとなる。これ
は、データ電流源のオン／オフを行うことから出
力の大きいトランジスタTr１を使用するためで
ある。第１図において、ロジツク用の電源5Vが
所定の電圧、例えば4V程度になるとツエナーダ
イオードZDがオンするように設定される。ツエ
ナーダイオードZDがオンすると、続いてトラン
ジスタTr３，Tr２，Tr１の順にオンする。トラ
ンジスタTr１のコレクタ出力がライト電流源の
オン／オフのための信号として使用される。この
ようなデータ保護のために必要とされる回路で
は、特に小型の装置で限られたスペースしかない
ものにおいては、非常に大きな割合のスペースを
くつてしまうという問題がある。
本発明は、上記の問題を解決するものであつ
て、ライト電流源のオン／オフを行うことなく、
簡単な構成により電源投入／切断時のデータ保護
が行い得るようにしたデイスク・フアイルのデー
タ保護方式を提供することを目的とするものであ
る。
て、ライト電流源のオン／オフを行うことなく、
簡単な構成により電源投入／切断時のデータ保護
が行い得るようにしたデイスク・フアイルのデー
タ保護方式を提供することを目的とするものであ
る。
そのために本発明のデイスク・フアイルのデー
タ保護方式は、ヘツド・セレクト手段によりヘツ
ドが選択され、ライト・データによりスイツチン
グされるスイツチング手段とダイオード・マトリ
ツクス回路とを通してライト電流源からヘツドに
ライト電流が供給されてデータの書込みが行わ
れ、ヘツドからダイオード・マトリツクス回路を
通してデータの読出しが行われるように構成され
たデイスク・フアイルにおいて、ライト電流源を
含む電源の全電圧がほぼ所定の電圧の値に確立し
ているか否かを示す電圧検出信号をヘツド・セレ
クト手段のイネーブル端子に加え、該ヘツド・セ
レクト手段は上記電圧検出信号が所定の電圧に確
立してないことを示していることを条件に全ての
ヘツドが選択されないように制御し、ライト電流
源を含む電源の投入／切断時、ヘツドにライト電
流が流れることによりデータの破壊や消去が発生
することのないように構成されたことを特徴とす
るものである。
タ保護方式は、ヘツド・セレクト手段によりヘツ
ドが選択され、ライト・データによりスイツチン
グされるスイツチング手段とダイオード・マトリ
ツクス回路とを通してライト電流源からヘツドに
ライト電流が供給されてデータの書込みが行わ
れ、ヘツドからダイオード・マトリツクス回路を
通してデータの読出しが行われるように構成され
たデイスク・フアイルにおいて、ライト電流源を
含む電源の全電圧がほぼ所定の電圧の値に確立し
ているか否かを示す電圧検出信号をヘツド・セレ
クト手段のイネーブル端子に加え、該ヘツド・セ
レクト手段は上記電圧検出信号が所定の電圧に確
立してないことを示していることを条件に全ての
ヘツドが選択されないように制御し、ライト電流
源を含む電源の投入／切断時、ヘツドにライト電
流が流れることによりデータの破壊や消去が発生
することのないように構成されたことを特徴とす
るものである。
以下、本発明の実施例を図面を参照しつつ説明
する。
する。
第２図は本発明が適用される電圧検出信号の例
を示すタイム・チヤート、第３図は本発明の１実
施例を示す図である。第３図において、Tr４な
いしTr６はトランジスタ、D1ないしD4はダイオ
ード、１はライト・ゲート回路、２はフリツプ・
フロツプ、３はヘツド・セレクト回路、４はヘツ
ド、５はダイオード・マトリツクス回路、６はリ
ード・アンプ回路を示す。
を示すタイム・チヤート、第３図は本発明の１実
施例を示す図である。第３図において、Tr４な
いしTr６はトランジスタ、D1ないしD4はダイオ
ード、１はライト・ゲート回路、２はフリツプ・
フロツプ、３はヘツド・セレクト回路、４はヘツ
ド、５はダイオード・マトリツクス回路、６はリ
ード・アンプ回路を示す。
第３図において、トランジスタTr４は、ライ
ト電流源用として使用されるものであり、ライ
ト・ゲート回路１により制御される。ライト・ゲ
ート回路１は、コントローラ（図示せず）から送
られてくるライト・ゲート指令WGTによりライ
ト電流を流すようにトランジスタTr４を制御す
るもので、このときライト・フオールト状態でな
いことが条件とされる。トランジスタTr５とTr
６は、トランジスタTr４からのライト電流をス
イツチングするものである。フリツプ・フロツプ
２は、Ｔタイプのものが用いられ、図示しないコ
ントローラから送られてくるライト・クロツク
WCLKを書込みデータに直すものであり、その
出力によつてトランジスタTr５とTr６がスイツ
チング制御される。ヘツド・セレクト回路３は、
図示しないコントローラから送られてくるバイナ
リ値（HSOないしHS2）をデコードするもので
あり、そのデコード出力とダイオード・マトリツ
クス回路５により複数個のヘツド４の中から１個
のセレクト・ライトがセレクトされる。このヘツ
ド・セレクト回路３を用いてセレクトされた１個
のヘツド４に対し、トランジスタTr４とTr５又
はTr６の出力によりデータの書込みが行われ、
或いはリード・アンプ回路６を通してデータの読
出しが行われる。このように構成されたデイス
ク・フアイルのリード／ライト回路において、本
発明は、ヘツド・セレクト回路３のヘツド・セレ
クト用デコードのイネーブル信号として、例えば
使用電源の全電圧が所定の値になつたことを条件
に論理「１」になる電圧検出信号（VRDY）を
加えるものである。ヘツド・セレクト回路３は、
一般に周知のデコーダ（例えばTI7445、LS42、
LS145など）が用いられ、イネーブル信号印加端
子は従来クランプして用いられていたものであ
る。又は、従来接地電位に接続されていた上位ビ
ツト（第３図の場合にはビツト３）の端子を制御
するように構成される。このような構成によつ
て、電源投入／切断の際、ヘツド・セレクト回路
３が全ヘツド・ノーセレクト状態に制御されヘツ
ド４がセレクトされることがなくなるので、ロジ
ツク回路が乱れてもヘツドにライト電流が流れて
データ・イレーズが発生するということが防止で
きる。なお、電圧検出信号（VRDY）は、使用
電源の全電圧が所定値になつている間以外は全ヘ
ツドをノーセレクト状態にするものであるから、
先に述べたように電圧を実際に検出する手段によ
る外、電源投入時は、電源投入後所定値の電圧に
確立する時間を見込んで遅延手段により判断して
得られる信号でもよく、又、電源切断時は、電源
切断指令により直ちに全ヘツド・ノーセレクトに
するような信号でもよい。電源切断時の電源電圧
は、電源切断指令により切断されても実際の電圧
は回路の容量によつて遅延して落ちるので、先に
述べたような手段によつて電圧検出信号
（VRDY）を発生させてもデータ保護の目的は充
分達成し得るものであることは勿論である。この
ような電圧検出信号（VRDY）と電源5V、電源
12V（Vcc）の例をタイム・チヤートで示したの
が第２図である。
ト電流源用として使用されるものであり、ライ
ト・ゲート回路１により制御される。ライト・ゲ
ート回路１は、コントローラ（図示せず）から送
られてくるライト・ゲート指令WGTによりライ
ト電流を流すようにトランジスタTr４を制御す
るもので、このときライト・フオールト状態でな
いことが条件とされる。トランジスタTr５とTr
６は、トランジスタTr４からのライト電流をス
イツチングするものである。フリツプ・フロツプ
２は、Ｔタイプのものが用いられ、図示しないコ
ントローラから送られてくるライト・クロツク
WCLKを書込みデータに直すものであり、その
出力によつてトランジスタTr５とTr６がスイツ
チング制御される。ヘツド・セレクト回路３は、
図示しないコントローラから送られてくるバイナ
リ値（HSOないしHS2）をデコードするもので
あり、そのデコード出力とダイオード・マトリツ
クス回路５により複数個のヘツド４の中から１個
のセレクト・ライトがセレクトされる。このヘツ
ド・セレクト回路３を用いてセレクトされた１個
のヘツド４に対し、トランジスタTr４とTr５又
はTr６の出力によりデータの書込みが行われ、
或いはリード・アンプ回路６を通してデータの読
出しが行われる。このように構成されたデイス
ク・フアイルのリード／ライト回路において、本
発明は、ヘツド・セレクト回路３のヘツド・セレ
クト用デコードのイネーブル信号として、例えば
使用電源の全電圧が所定の値になつたことを条件
に論理「１」になる電圧検出信号（VRDY）を
加えるものである。ヘツド・セレクト回路３は、
一般に周知のデコーダ（例えばTI7445、LS42、
LS145など）が用いられ、イネーブル信号印加端
子は従来クランプして用いられていたものであ
る。又は、従来接地電位に接続されていた上位ビ
ツト（第３図の場合にはビツト３）の端子を制御
するように構成される。このような構成によつ
て、電源投入／切断の際、ヘツド・セレクト回路
３が全ヘツド・ノーセレクト状態に制御されヘツ
ド４がセレクトされることがなくなるので、ロジ
ツク回路が乱れてもヘツドにライト電流が流れて
データ・イレーズが発生するということが防止で
きる。なお、電圧検出信号（VRDY）は、使用
電源の全電圧が所定値になつている間以外は全ヘ
ツドをノーセレクト状態にするものであるから、
先に述べたように電圧を実際に検出する手段によ
る外、電源投入時は、電源投入後所定値の電圧に
確立する時間を見込んで遅延手段により判断して
得られる信号でもよく、又、電源切断時は、電源
切断指令により直ちに全ヘツド・ノーセレクトに
するような信号でもよい。電源切断時の電源電圧
は、電源切断指令により切断されても実際の電圧
は回路の容量によつて遅延して落ちるので、先に
述べたような手段によつて電圧検出信号
（VRDY）を発生させてもデータ保護の目的は充
分達成し得るものであることは勿論である。この
ような電圧検出信号（VRDY）と電源5V、電源
12V（Vcc）の例をタイム・チヤートで示したの
が第２図である。
以上の説明から明らかなように、本発明によれ
ば、電源の投入／切断時に電圧検出信号VRDY
を用いてヘツド・セレクト回路を制御し全ヘツ
ド・ノーセレクト（ヘツドを全てセレクトしな
い）状態にし、全電源が安定したときにヘツドを
セレクト可能にするので、従来のライト電流源を
オン／オフするものに比し簡単な回路でデータ保
護が実現でき、装置の小型化を図ることができ
る。
ば、電源の投入／切断時に電圧検出信号VRDY
を用いてヘツド・セレクト回路を制御し全ヘツ
ド・ノーセレクト（ヘツドを全てセレクトしな
い）状態にし、全電源が安定したときにヘツドを
セレクト可能にするので、従来のライト電流源を
オン／オフするものに比し簡単な回路でデータ保
護が実現でき、装置の小型化を図ることができ
る。
第１図は従来のデイスク・フアイルのデータ保
護回路の例を示す図、第２図は本発明が適用され
る電圧検出信号の例を示すタイム・チヤート、第
３図は本発明の１実施例を示す図である。 Tr１ないしTr６…トランジスタ、R1ないしR5
…抵抗、ZD…ツエナーダイオード、D1ないしD4
…ダイオード、１…ライト・ゲート回路、２…フ
リツプ・フロツプ、３…ヘツド・セレクト回路、
４…ヘツド、５…ダイオード・マトリツクス回
路、６…リード・アンプ回路。
護回路の例を示す図、第２図は本発明が適用され
る電圧検出信号の例を示すタイム・チヤート、第
３図は本発明の１実施例を示す図である。 Tr１ないしTr６…トランジスタ、R1ないしR5
…抵抗、ZD…ツエナーダイオード、D1ないしD4
…ダイオード、１…ライト・ゲート回路、２…フ
リツプ・フロツプ、３…ヘツド・セレクト回路、
４…ヘツド、５…ダイオード・マトリツクス回
路、６…リード・アンプ回路。
Claims (1)
- １ ヘツド・セレクト手段によりヘツドが選択さ
れ、ライト・データによりスイツチングされるス
イツチング手段とダイオード・マトリツクス回路
とを通してライト電流源からヘツドにライト電流
が供給されてデータの書込みが行われ、ヘツドか
らダイオード・マトリツクス回路を通してデータ
の読出しが行われるように構成されたデイスク・
フアイルにおいて、ライト電流源を含む電源の全
電圧がほぼ所定の電圧の値に確立しているか否か
を示す電圧検出信号をヘツド・セレクト手段のイ
ネーブル端子に加え、該ヘツド・セレクト手段は
上記電圧検出信号が所定の電圧に確立してないこ
とを示していることを条件に全てのヘツドが選択
されないように制御し、ライト電流源を含む電源
の投入／切断時、ヘツドにライト電流が流れるこ
とによりデータの破壊や消去が発生することのな
いように構成されたことを特徴とするデイスク・
フアイルのデータ保護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23279082A JPS59124064A (ja) | 1982-12-29 | 1982-12-29 | デイスク・フアイルのデ−タ保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23279082A JPS59124064A (ja) | 1982-12-29 | 1982-12-29 | デイスク・フアイルのデ−タ保護方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59124064A JPS59124064A (ja) | 1984-07-18 |
| JPS6325423B2 true JPS6325423B2 (ja) | 1988-05-25 |
Family
ID=16944787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23279082A Granted JPS59124064A (ja) | 1982-12-29 | 1982-12-29 | デイスク・フアイルのデ−タ保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59124064A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61178548U (ja) * | 1985-04-23 | 1986-11-07 | ||
| JPH0827882B2 (ja) * | 1990-06-22 | 1996-03-21 | 富士通株式会社 | 磁気ディスク装置のデータ保護回路 |
-
1982
- 1982-12-29 JP JP23279082A patent/JPS59124064A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59124064A (ja) | 1984-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5408369A (en) | Power saving system for rotating disk data storage apparatus | |
| KR100261737B1 (ko) | 불휘발성 반도체 기억 장치 | |
| KR100246873B1 (ko) | 데이터 보호회로 | |
| US5799199A (en) | Memory device in which electrical power consumption of power circuit thereof is reduced during an idle state | |
| WO2002013199A1 (fr) | Memoire a semiconducteurs non volatile et procede de lecture des donnees | |
| KR20140019881A (ko) | 페이지 삭제 기능내의 어드레스 천이 검출을 갖춘 디코딩 제어 | |
| JPH0522983B2 (ja) | ||
| US6215717B1 (en) | Semiconductor memory device for reducing a time needed for performing a protecting operation | |
| JPS6325423B2 (ja) | ||
| US5218504A (en) | Disc-drive apparatus having function of preventing destruction of data | |
| US6115293A (en) | Non-volatile semiconductor memory device | |
| GB2428121A (en) | Semiconductor device and semiconductor device control method | |
| JP2538373B2 (ja) | マイクロコンピュ―タの機密保持回路 | |
| US6819515B1 (en) | Method and circuit for eliminating glitches in a disk drive read head | |
| US6157567A (en) | Unlock bypass program mode for non-volatile memory | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| KR0179110B1 (ko) | 데이터 기록/재생 메모리카드의 구조 | |
| US4037258A (en) | Read/write apparatus for magnetic recorders | |
| JP2994011B2 (ja) | 半導体記憶装置 | |
| JPS59140695A (ja) | 半導体集積回路装置 | |
| KR20030056396A (ko) | 읽기/쓰기 방지 기능이 있는 비휘발성 메모리 장치 | |
| JPS6325404B2 (ja) | ||
| KR900010751Y1 (ko) | 타이머 동작 재생회로 | |
| JPH0638099U (ja) | 不揮発メモリ装置 | |
| JPS5829111A (ja) | 磁気記録装置に於けるデ−タ保護回路 |