JPS6325426B2

JPS6325426B2 -

Info

Publication number: JPS6325426B2
Application number: JP719980A
Authority: JP
Inventors: Kentaro Odaka
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1980-01-24
Filing date: 1980-01-24
Publication date: 1988-05-25
Also published as: JPS56105316A

Description

【発明の詳細な説明】本発明は、PCM信号処理装置に関する。

PCM信号記録再生装置の一例として、PCM信
号をテレビジヨン信号と同様の信号形態に変換
し、VTR（ビデオテープレコーダ）を利用して
PCM信号を記録再生するものが知られている。
第１図において、１はVTRを示し、２はアダプ
タ構成とされたPCM信号処理装置を示す。VTR
１は、例えば２個の回転ヘツドを有するヘリカル
スキヤン形のもので、ビデオ入力端３からのビデ
オ信号を記録系４を介して図示せずも回転ヘツド
に供給し、磁気テープに記録し、また、磁気テー
プからの再生信号を再生系５に供給し、切替スイ
ツチ６の一方の入力端子７ａ及び出力端子７ｃを
介してビデオ出力端８に再生ビデオ信号を発生す
るようになされている。切替スイツチ６は、再生
時にのみ入力端子７ａ及び出力端子７ｃが接続さ
れ、それ以外の記録時、停止時には、出力端子７
ｃが他方の入力端子７ｂに接続されるように、
VTR１の動作状態と関連して切替えられる。こ
のスイツチ６の他方の入力端子７ｂは、ビデオ入
力端３と接続されている。

PCM信号処理装置２は、VTR１のビデオ入力
端３及びビデオ出力端８の夫々と接続されるビデ
オ出力端９及びビデオ入力端１０とを備えてい
る。アナログ入力端１１とビデオ出力端９との間
には、A/D変換器１３とエンコーダ１４とビデ
オアンプ１５とが挿入され、ビデオ入力端１０と
アナログ出力端１２との間には、同期分離回路１
６とデコーダ１７とD/A変換器１８とが挿入さ
れている。アナログ出力端１２に対してアンプ１
９を介してモニター用スピーカ２０が接続されて
いる。実際には、ステレオオーデイオ信号を
PCM変調及びPCM復調するので、A/D変換器１
３及びD/A変換器１８の夫々から構成される
PCM変調部及びPCM復調部は、２チヤンネル分
設けられている。

エンコーダ１４は、左右のチヤンネルに関する
PCMデータを誤り訂正可能な符号構成に変換し、
またビデオ信号における垂直ブランキング期間に
相当するデータ休止区間を形成するための時間軸
圧縮処理を行ない、更に垂直同期信号及び水平同
期信号に相当する同期信号を付加する処理を行な
うものである。この例では、誤り訂正可能な符号
構成として後述するようにパリテイコード及びイ
ンターリーブを用いている。デコーダ１７は、誤
り訂正処理及び時間軸伸長処理を行なうもので、
誤り訂正のためにデインターリーブを行なつてい
る。

第２図は、エンコーダ１４の一例を示し、入力
端２１から左右のチヤンネルのステレオ信号に関
するPCMデータが供給され、分配器２２に供給
され、左チヤンネル及び右チヤンネルに関する
PCMデータ系列SL及びSRに分けられる。左チ
ヤンネルに関するPCMデータは、例えば14ビツ
トの長さの１ワードLiの系列であり、同様に右チ
ヤンネルに関するPCMデータも14ビツトの長さ
の１ワードRiの系列である。これら左右のチヤ
ンネルのPCMデータ系列から夫々１ワードずつ
取り出されて（mod.2）の加算器２３に供給さ
れ、14ビツトのパリテイワードPi（＝LiRi）か
らなるパリテイデータ系列SPが形成される。第
４図Ａは、分配器２２及び加算器２３から現れる
PCMデータ及びパリテイデータの系列を示して
いる。この３個の系列が互いに相異なる時間、遅
延処理されることによつてインターリーブされ
る。左チヤンネルのPCMデータ系列は、そのま
ま合成器２５に供給され、右チヤンネルのPCM
データ系列は、遅延回路２４ａを介して合成器２
５に供給され、パリテイデータ系列は、遅延回路
２４ｂを介して合成器２５に供給される。遅延回
路２４ａ，２４ｂの各遅延量が夫々Ｄ、2D（ブロ
ツク時間）とＤなる差の遅延量をもつように選定
されている。一例として（Ｄ＝２ブロツク時間）
とすると、インターリーブされた各データ系列の
時間関係は、第４図Ｂに示すものとなる。このイ
ンターリーブされた各データ系列に関して、同一
タイミングを占める３ワードがCRC発生器２６
に供給され、誤り検出符号としてのCRCコード
C₀、C₁、C₂……からなるCRCコード系列SCが形
成される。このCRCコード系列SCも合成器２５
に供給される。CRC（Cyclic Redundancy
Check）は、巡回符号により誤り検出の一種で、
検出の対象とするコードの各ビツトを係数とする
GF２上の多項式を生成多項式で割つてその剰余
をCRCコードとして伝送コードに付加し、受信
（又は再生）側では、伝送コード及びCRCコード
を生成多項式で割ることにより、誤りの有無をチ
エツクするものである。

合成器２５の出力端子２７には、第４図Ｃに示
すように各伝送ブロツク毎に直列化されたPCM
信号（誤り訂正用のパリテイコード及び誤り検出
用のCRCコードを含む）が現れ、図示せずも、
同期混合回路にてテレビジヨン信号と同様の同期
信号が付加される。テレビジヨン信号における垂
直ブランキング期間に相当するデータ休止区間が
設けられるが、その時間軸圧縮と上述のインター
リーブ処理のための遅延との両者をRAM（ラン
ダムアクセスメモリー）によつて行なうようにし
ても良い。

また、デコーダ１７は、第３図に示すように構
成される。同期分離回路１６からのPCMデータ
が入力端子２８から分配器２９に供給され、各伝
送ブロツクが４つの系列SL，SR₁₁，SP₁，SCに
分けられる。各伝送ブロツクの２ワードのPCM
データと１ワードのパリテイデータとCRCコー
ドとがCRCチエツカ３０に供給され、その伝送
ブロツクに関する誤りの有無が検出され、その検
出結果である１ビツトのポインタが破線図示の経
路のように各ワード毎に付加される。分配回路２
９の出力側における再生データの時間関係は、第
４図Ｂに示すのと同様のものとなり、次に遅延回
路３１ａ，３１ｂによつて左チヤンネルに関する
再生PCMデータが2D（ブロツク時間）遅延され、
右チヤンネルに関する再生PCMデータがＤ（ブロ
ツク時間）遅延される。再生パリテイデータは、
遅延されず、このデインターリーブによつて、誤
り訂正回路３２の入力側における再生データの時
間関係は、第４図Ａに示すものと同様となる。誤
り訂正回路３２では、シンドロームの形成とこれ
に基づく訂正動作が行なわれる。あるパリテイワ
ードPiを形成する２ワードLi、Riを考えると、
Piが誤つてない場合には、この２ワードLi、Ri
の何れか１ワードのみが誤つている場合には、シ
ンドロームによつてその誤りを訂正することがで
きる。そして誤り訂正回路３２からの左右のチヤ
ンネルに関するデータが補正回路３３に供給さ
れ、補正回路３３の出力が合成回路３４に供給さ
れ、１チヤンネルとなされて出力端子３５に導か
れる。

インターリーブ及びデインターリーブは、２ワ
ード誤りが生じることをなるべく少なくできる利
点があり、バーストエラーに対して有効である。
一例として、再生されたデータに関し、〔L₀、
R_-2、P_-4〕及び〔L₁、R_-1、P_-3〕の連続する２
つの伝送ブロツクがCRCコードC₀及びC₁によつ
て誤つているものと検出されたとすると、デイン
ターリーブ処理の結果、これらの誤りワードが分
散化され、他に誤りがないとすれば、全て１ワー
ド誤りとなつて訂正することが可能となる。第２
図及び第３図に夫々示すエンコーダ及びデコーダ
を用いたときのバースト訂正可能長は、Ｄ（ブロ
ツク時間）となる。また、補正回路３３は、誤り
訂正回路３２において訂正することができない誤
つたワードを補正するもので、補正方法として
は、前後に位置する正しい２ワードの平均値を形
成する平均値補間又は前に位置する正しいワード
のレベルをそのまま用いる前値ホールドなどがあ
る。

上述のように、VTR１とPCM信号処理装置２
とを結合して動作させている場合において、
VTR１からの再生PCM信号をPCM信号処理装
置２に供給している状態からVTR１を停止状態
とすると、切替スイツチ６の接続状態が自動的に
切替わり、その入力端子７ｂ及び出力端子７ｃが
接続される。PCM信号処理装置２のA/D変換器
１３、エンコーダ１４、ビデオアンプ１５が動作
しているために、例えばアナログ入力端１１にマ
イク出力が供給されている場合には、このマイク
出力がPCM変調され、また正規の信号形態とさ
れてデジタル出力端９に現れているので、切替ス
イツチ６の端子７ｂ，７ｃが接続された後には、
この異種のビデオ信号がビデオ出力端８に現れて
PCM信号処理装置２のビデオ入力端１０に供給
される。この切替スイツチ６の切替トランジエン
トによつて異種のPCM信号が信号消失時間を経
てつながることになる。そしてデコーダにおける
デインターリーブされると、この異種のPCM信
号が混在する区間が生じる。したがつてこの区間
内で異種のPCMデータを用いた誤り訂正動作が
なされてしまうと、もとのPCMデータと全く異
なる異常データが発生し、これに伴なう耳障りな
異音が発生するおそれがある。

また、VTR１によつて再生されるビデオ信号
を＃１とし、エンコーダ１４を介して発生してい
るビデオ信号を＃２とすると、このビデオ信号の
両者の位相関係は、何等規制されていないので、
それに原因する異常データも発生する。

これらのインターリーブ及びデインターリーブ
を用いているために生じる異常データの発生につ
いて第５図及び第６図を参照して説明する。第５
図Ａは、VTR１により再生された＃１のビデオ
信号を示しており、同図Ｂは、PCM信号処理装
置２のエンコーダ１４を介して発生している＃２
のビデオ信号を示している。これらのビデオ信号
の信号形態は、１フイールド（1V）中に垂直同
期信号VD、等化パルス（図示せず）、パイロツ
ト信号PS（実線の斜線領域で示す）等を含むデー
タ休止期間TBLとデータ期間TDTとを含むもの
である。しかし、ビデオ信号＃１及び＃２の位相
は、図示のように同期してない。パイロツト信号
PSは、１フイールド中のデータ期間TDTの始ま
りを示すもので、１水平区間内に第４図Ｃに示す
データと同一の信号形態とされて挿入されてい
る。

今、t₀で示すタイミングにおいて切替スイツチ
６が切替わると、PCM信号処理装置２のビデオ
入力端１０には、第５図Ｃに示すビデオ信号が供
給されることになる。デインターリーブ用の遅延
回路３１ａ，３１ｂをRAMでもつて構成してい
る場合、このRAMには、第５図Ｄに示すような
書込みゲートパルスWGPが供給され、入力PCM
データが順次書込まれる。そして、RAMから
PCMデータが順次読出され、その場合に、所定
のアドレス制御が行なわれることでもつてデイン
ターリーブがなされる。書込みゲートパルス
WGPは、データ期間TDTと対応して“１”とな
り、データ休止期間TBLと対応して“０”とな
るものである。この書込みゲートパルスWGPは、
入力ビデオ信号から分離された水平同期信号及び
垂直同期信号にもとずいて形成されている。仮に
ドロツプアウトにより正しい同期信号が抽出され
ない時は等価信号が発生される。したがつて、t₀
で切替スイツチ６が切替わつても、t₀以前に供給
されていた＃１のビデオ信号に同期して発生した
等価信号により書込みゲートパルスWGPが“０”
又は“１”となり、t₁で示すタイミング以降で
＃２のビデオ信号に同期することになる。

この第５図Ｄに示す書込みゲートパルスWGP
によつて同図Ｂ及びＣにおいて破線の斜線領域で
示すS₁〜S₅の部分がRAMに書込まれることにな
る。つまり、S₁とS₂との間並びにS₄とS₅との間の
一部で信号が欠如し、これと共にデータ休止期間
の部分S₃（パイロツト信号PSを含む）もRAMに
書込まれることになる。

第４図Ｂと同様にデインターリーブされる前の
各データ系列として上述の信号関係を示すと第６
図Ａに示すようになる。同図において〔S₁〕〜
〔S₅〕の部分は、S₁〜S₅の部分に含まれており、
各データ系列として処理されるものを示してい
る。同様にパイロツト信号PSのデータを〔PS〕
として表わしている。そしてデインターリーブさ
れると、各データ系列SP₁，SR₁₁₁，SL₁₁は、第
６図Ｂに示すものとなる。スイツチ６が切替わ
り、異種のPCM信号の接続点をt₀として示すと、
t₀から2Dの区間TD₁は、＃１及び＃２のビデオ信
号に含まれていた異種のPCMデータが混在する
区間となり、この区間内には、スイツチ６のトラ
ンジエントなどによつて信号消失が生じ、誤り訂
正の結果、異音が発生するおそれがある。また、
〔S₁〕及び〔S₂〕の部分（データ）が重なり合う
2Dの区間TD₂でも、同様に異音が発生するおそ
れがある。即ち〔S₁〕〔S₂〕のデータは共に＃２
のビデオ信号に含まれていたものであるが、S₁と
S₂の間は書込みゲートパルスWGPが“０”とな
るためその間のデータはRAMに書込まれず、信
号の欠如となり、データの連続性が失なわれる。
従つてこの部分TD₂に異音が発生するおそれがあ
る。このことは、〔S₄〕及び〔S₅〕の部分が重な
り合う区間TD₆についても全く同様に成立する。
また、〔S₂〕及び〔S₃〕の部分もTD₃で示すよう
に2Dの区間にわたつて重なり合う。しかし、
〔S₃〕は、もともとデータ休止期間TBLに対応す
るものであり、パイロツト信号PSを除けば、
CRCチエツクの結果、当然誤りとして検出され、
然もパリテイデータのみの誤りの場合には、誤り
訂正がされないので、異音が発生しない。

パイロツト信号PSは、データと同一の信号形
態とされているので、伝送時に誤りが生じなけれ
ば、CRCチエツクの結果、正しいものとして検
出される。したがつてパイロツト信号PSのデー
タ〔PS〕がパリテイデータ系列SP₁に含まれる
TD₄の区間では、問題ないが、これがPCMデー
タ系列SR₁₁₁又はSL₁₁として含まれるTD₅の区間
では、誤り訂正用又は補正用としてこのデータ
〔PS〕が用いられる可能性がある。パイロツト信
号PSは、PCMデータと全く無相関で所定のビツ
トパターンを有するものであるから、かかるデー
タ〔PS〕が誤り訂正用又は補正用として用いら
れると、異音が発生するおそれがある。

本発明は、上述のように所定の周期でデータ休
止期間を有する信号形態の異種のPCM信号が非
同期で接続されることにより、デインターリーブ
された後の誤り訂正或いは補正の結果、異常デー
タが発生すること（TD₂，TD₃，TD₆の各区間が
そのおそれがある場合に該当する）を防止するよ
うにしたものである。

以下、本発明の一実施例について第７図を参照
して説明する。この実施例では、種々の誤りの態
様によつて発生する異常データの発生を防止する
ために、破線で囲んで示すように、４個の検出回
路３６，３７，３８，３９を設けている。この検
出回路３６〜３９で異常データの発生を検出する
のに所定の時間を要するので、分配回路２９から
発生するデータ系列SL，SR₁₁，SP₁の夫々をバ
ツフアメモリ４０ａ，４０ｂ，４０ｃによつてＤ
だけ遅延させ、その後にデインターリーブ処理を
行なうようにしている。このバツフアメモリ４０
ａ，４０ｂ，４０ｃ及びデインターリーブ用の遅
延回路３１ａ，３１ｂは、RAMによつて構成さ
れており、このRAMに対するデータの書込み又
は読出しがタイミングパルス発生器４１で形成さ
れるタイミングパルスによつて制御される。タイ
ミングパルス発生器４１は、同期分離回路１６で
分離された水平同期信号及び垂直同期信号に基い
てクロツクパルス、種々の制御パルスなどデコー
ダ１７及びD/A変換器１８にとつて必要なパル
スを発生する。ここでは、本発明の要旨と関連す
る書込みゲートパルスWGPのみを問題とする。

また、CRCチエツカ３０の出力（ポインタ）
は、誤りが検出されるときに“１”となり、そう
でないときに“０”となるもので、１ブロツクの
データ期間の終わりで発生するパルス的な信号で
ある。このCRCチエツカ３０の出力は、後述の
ように発生する擬似ポインタPPと共にオアゲー
ト４２に供給され、バツフアメモリ４０ａ〜４０
ｃの出力側においてデータの対応する各ワードに
対して付加される。ポインタは、デインターリー
ブされた後には、対応する各ワードの１ワード期
間“０”（誤りがない場合）、又は“１”（誤りが
ある場合）となる。

デインターリーブされたデータ系列SL₁₁，
SR₁₁₁，SP₁がミユーテイング回路４３に供給さ
れる。ミユーテイング回路４３は、単安定マルチ
バイブレータ（以下、モノマルチと略称する）４
４の出力に得られるミユーテイング信号が“１”
の場合にデータの伝送を遮断するものである。こ
の遮断の場合、データに付随するポインタを強制
的に“１”に変化するようになされる。ミユーテ
イング回路４３の後段に誤り訂正回路３２が設け
られる。シンドローム形成回路４５は、各データ
系列から得られた３ワードを（mod.2）の加算器
に供給し、その出力に得られるシンドロームを誤
り訂正回路３２に供給する。したがつてシンドロ
ームの１ワードは、データの１ワードと等しいビ
ツト数となり、もし誤りが含まれなければ、その
全ビツトが“０”となり、逆に誤りがあれば、少
なく共１ビツトが“１”となる。このシンドロー
ムの１ビツトでも“１”となるときに、“１”と
なるシンドローム信号SSが形成されている。

まず、検出回路３６は、（WGP＝“１”）のデー
タ区間中に、データ休止期間と思われる信号があ
ることを検出して検出信号Pm₁を発生するための
ものである。データ休止期間TBLには、垂直同
期信号VD、等化パルスEQ、パイロツト信号PS
が挿入されているので、ビデオ入力端１０からの
ビデオ信号からこれらの信号を検出する検出回路
４６，４７，４８が設けられ、その検出時に
“１”となる各検出出力がアンドゲート４９に供
給されている。検出回路４６，４７，４８を設け
ているのは、単なる信号消失区間をデータ休止期
間として検出することを防止するためであつて、
３個の検出出力のアンドをとる以外に、そのうち
の２個が“１”となることをデータ休止期間とし
て判断する構成であつても良い。このアンドゲー
ト４９の出力と書込みゲートパルスWGPがアン
ドゲート５０に供給され、アンドゲート５０の出
力に発生する検出信号Pm₁がオアゲート５１に供
給される。この検出回路３６の検出信号Pm₁は、
第５図におけるS₃の部分を検出するときに“１”
となる。

次に、検出回路３７は、（WGP＝“０”）のデー
タ休止区間中に、データが取り出されることを検
出し、検出信号Pm₂を発生するものである。
CRCチエツカ３０から現れるポインタが“０”
となるのは、伝送時に誤りを生じていないデータ
又はパイロツト信号PSだけである。したがつて
ポインタをインバータ５２で反転してカウンタ５
３により計数し、これが２個以上連続することを
検出し、そのときに“１”となる検出出力と
WGPとをアンドゲート５４に供給し、アンドゲ
ート５４の出力に発生する検出信号Pm₂がオアゲ
ート５１に供給される。この検出回路３７で形成
される検出信号Pm₂は、第５図における信号S₁と
S₂との間のデータ欠如を検出するときに“１”と
なる。

このオアゲート５１の出力によつてモノマルチ
４４がトリガーされることになる。モノマルチ４
４の時定数と関連する遅延時間は、検出信号Pm₁
又はPm₂が“１”となつてから所定の区間、ミユ
ーテイング信号を“１”とするように選ばれてい
る。したがつて第５図に示す場合では、信号S₁の
やや後において検出信号Pm₂が“１”となつて、
この立上りから“１”となるミユーテイング信号
がモノマルチ４４から発生し、ミユーテイング回
路４３が動作してデータの伝送が遮断される。し
たがつて第６図ＢにおけるTD₂の区間における異
常データの発生を防止することができる。また、
第５図の場合におけるデータ休止区間と対応する
部分S₃内において検出信号Pm₁が“１”となる。
前述の第６図Ｂについて説明したように、TD₃，
TD₄の区間では、異常データが発生するおそれが
ないため、特に検出回路３６を設けなくても良
い。しかし、インターリーブの単位遅延量Ｄがか
なり大きいような場合には、デインターリーブし
た後で１ワード誤りとなる区間が生じるおそれが
あるので、そのような場合に必要である。パイロ
ツト信号PSと対応するデータ〔PS〕が誤り訂正
又は補正に用いられるおそれがあるTD₅の区間
は、ミユーテイングする必要がある。また検出回
路３６が有効な他の場合は、後述するように誤り
訂正符号が２ワード誤りも訂正可能とされている
場合である。更に、信号S₄のやや後においても、
検出信号Pm₂が“１”となり、第６図Ｂにおいて
TD₆の区間における異常データの発生を防止する
ことができる。

また、検出回路３８は、異種のビデオ信号の接
続位置t₀の近傍において生じる信号エラーによつ
て異常データが発生することを防止しようとする
ものである。この信号エラーの区間をｄとする
と、（Ｄ≦ｄ＜2D）の場合のバーストエラー、或
いは接続点の前後に生じるランダム的なエラーに
よつて、＃１及び＃２のビデオ信号に含まれてい
たPCMデータを用いた訂正動作がなされ、異常
データが発生するおそれがある。（Ｄ＞ｄ）のバ
ーストエラーが接続点t₀の後において発生する場
合も、同様のおそれがあるが、これは、他の検出
回路３９によつて防止されている。

検出回路３９は、各データ系列に附随するポイ
ンタ（これは、１ワード期間継続する信号とされ
ている）が供給されるノアゲート５５と、ノアゲ
ート５５からの検出出力とシンドローム信号
SSとが供給されるアンドゲート５６と、アンド
ゲート５６の出力でトリガーされるモノマルチ５
７とから構成されている。このモノマルチ５７か
ら検出信号Pc₁が発生し、オアゲート５８に供給
される。オアゲート５８の出力は、誤り訂正回路
３２及び補正回路３３に供給される。オアゲート
５８の出力が“１”の期間では、誤り訂正動作が
禁止されると共に、補正動作を行なうようになさ
れる。（Ｄ＞ｄ）なる長さのデータエラーが接続
点t₀の後で生じると、第６図ＢにおいてTD₁で示
す区間の一部で１ワード誤りとなる場合が生じ、
その場合に、異種のPCMデータを用いた誤り訂
正動作がなされ、その結果、異常データが発生す
るおそれがある。しかし、この場合の前の時点に
おいて、異種のPCMデータであるため、シンド
ローム信号SSが“１”となり、また３ワードの
ポインタが全て“０”であるため、ノアゲート５
５からの検出出力が“１”となる状態が存在
するので、アンドゲート５６の出力が“１”とな
り、略々2Dの区間TD₁で“１”となる検出信号
Pc₁が発生する。この検出信号Pc₁が“１”の区
間で誤り訂正動作の禁止と補正動作とがなされ、
異常データの発生が防止される。

検出回路３９によると、（Ｄ≦ｄ＜2D）の長さ
のデータエラーが発生するときには、検出信号
SDが“０”のままとなり、異常データの発生す
るおそれを検出することができない。そのため
に、検出回路３８が設けられている。CRCチエ
ツカ３０の出力でトリガーされる再トリガー形の
モノマルチ５９と、モノマルチ５９の出力が
“１”の区間でCRCチエツカ３０の出力をカウン
タ６１に与えるためのアンドゲート６０と、モノ
マルチ６２とによつて検出回路３８が構成されて
いる。カウンタ６１は、連続してCRCチエツカ
３０の出力（誤りであることを示す）がＤ個発生
することを検出してキヤリー出力を発生するもの
で、連続しないときには、モノマルチ５９の出力
でクリアされる。このカウンタ６１のキヤリー出
力によつてモノマルチ６２がトリガーされ、検出
信号Pc₂が略々2Dの区間“１”となる。この検出
信号Pc₂は、オアゲート５８に供給され、検出信
号Pc₁によると同様の制御が行なわれる。

上述の検出回路３６は、パイロツト信号PSと
対応するデータ〔PS〕を誤り訂正又は補正のた
めに用い、その結果、異常データが発生すること
を防止している。しかし、信号消失によつてビデ
オ入力端１０に供給されるビデオ信号からデータ
休止区間TBLであることを検出できないおそれ
がある。特にデータ休止区間TBLの直前或いは
その区間内に接続点t₀が位置する場合には、その
おそれが強い。かかる場合の対策として、オアゲ
ート５８の出力が“１”であり、補正動作を行な
う状態において、パイロツト信号PSが検出回路
４８により検出されるときには、アンドゲート６
３の出力を“１”とし、これを擬似ポインタPP
としてオアゲート４２に供給する。したがつてバ
ツフアメモリ４０ａ，４０ｂ，４０ｃの出力に現
れる各チヤンネルのデータが全て誤りワードと強
制的になされる。パイロツト信号PSを検出する
のに必要な遅れ、分配回路２９で生じる遅れ等に
よつては、バツフアメモリ４０ａ，４０ｂ，４０
ｃの入力側において擬似ポインタPPを付加して
も良い。このようにすれば、たとえ検出回路３６
で検出もれがおきても、パイロツト信号PSのデ
ータを用いて誤り訂正や補正が行なわれることを
確実に防止することができる。

上述の一実施例の説明から理解されるように、
本発明に依れば、非同期で異種のPCM信号が接
続され、これによつてPCMデータの連続性が失
なわれて、異常データが誤り訂正の結果、発生す
ることを防止することができる。本発明と異な
り、ビデオ入力端に供給されるビデオ信号中の垂
直同期信号VDを検出することによつても、ビデ
オ信号が非同期で接続されたことを検出すること
が可能である。しかし、垂直同期信号VDは、１
フイールド周期で挿入されているため、検出する
までに、最悪の場合、１フイールド（＝１／60秒）経過するおそれがあり、第６図Ｂの例では、TD₂
の区間で異常データが発生してしまう。また、信
号消失によつて垂直同期信号VDを検出できない
おそれもある。本発明によれば、このような欠点
がなく、確実に異常データの発生を防止すること
ができる。更に、VTRのシステムコントロール
信号などを別個にPCM処理装置に供給すること
ができれば、異音の発生を同様に防止することは
可能である。しかし、そのような信号伝送ライン
を別個に必要とすることは、VTRに対してアダ
プタ構成でPCM信号処理装置を簡単付加できる
利点を損なうなどの不都合を生じる。本発明に依
れば、再生PCM信号だけを用いて異音の発生を
防止できる利点がある。

第８図以下を参照して本発明を適用しうる他の
符号化方法について説明する。第８図は、エンコ
ーダを示し、分配回路２２ａにより左右のチヤン
ネルのPCMデータ系列SL及びSRに分配され、
この左右のチヤンネルが夫々３チヤンネルずつの
計６チヤンネルに分配回路２２ｂによつて分割さ
れる。例えばL_-2、L_-1、L₀、L₁、L₂、L₃……と
続くPCMデータ系列SLとR_-2、R_-1、R₀、R₁、
R₂、R₃、……と続くPCMデータ系列SRとが、
（L_-2、L₁、L₄……）と続く第１番目のチヤンネ
ルのPCMデータ系列SL₁と、（R_-2、R₁、R₄……）
と続く第２番目のチヤンネルのPCMデータ系列
SR₁と、（L_-1、L₂、L₅……）と続く第３番目のチ
ヤンネルのPCMデータ系列SL₂と、（R_-1、R₂、
R₅……）と続く第４番目のチヤンネルのPCMデ
ータ系列SR₂と、（L₀、L₃、L₆……）と続く第５
番目のチヤンネルのPCMデータ系列SL₃と、
（R₀、R₃、R₆……）と続く第６番目のチヤンネル
のPCMデータ系列SR₃とに分配される。

各チヤンネルのPCMデータ系列の１ワードず
つが（mod.2）の加算器２３に供給されることに
よつて第１のパリテイデータ系列SPが形成され
ると共に、隣接符号器６４に各チヤンネルの
PCMデータ系列の１ワードずつが供給されるこ
とによつて第２のパリテイデータ系列SQが形成
される。

PCMデータ系列SL₁を除く他のチヤンネルの
PCMデータ系列SR₁，SL₂，SR₂，SL₃，SR₃が
夫々遅延回路２４ａ〜２４ｅに供給され、第１の
パリテイ信号系列SPが遅延回路２４ｆに供給さ
れ、第２のパリテイ信号系列SQが遅延回路２４
ｇに供給される。遅延回路２４ａ〜２４ｇは、
PCMデータ系列と第１及び第２のパリテイデー
タ系列を時間的にインターリーブするためのもの
で、単位遅延量をＤ（ブロツク時間）としたとき
に、遅延回路２４ａ〜２４ｇは、夫々Ｄ、2D、
3D、4D、5D、6D、7D（ブロツク時間）の遅延量
を有するものとされている。遅延回路２４ａ〜２
４ｅの夫々から遅延されたPCMデータ系列SR₁₁，
SL₁₂，SR₁₂，SL₁₃，SR₁₃が生じ、遅延回路２４
ｆ及び２４ｇの夫々から遅延されたパリテイデー
タ系列SP₁及びSQ₁が生じる。このようにして得
られる６チヤンネル分のPCMデータ系列SL₁〜
SR₁₃とパリテイデータ系列SP₁，SQ₁とから８ワ
ードを取り出してCRC発生器２６に供給し、こ
の８ワードに対するCRCコードを発生させ、こ
のCRCコードからなるCRCコード系列SCを形成
する。

以上のPCMデータ系列SL₁〜SR₁₃とパリテイ
データ系列SP₁，SQ₁とCRCコード系列SCとが合
成回路２５に供給されることによつて１チヤンネ
ルのPCM信号系列とされ、更に図示せずも時間
軸圧縮回路に供給される。時間軸圧縮回路の出力
端子には、同期信号の付加される期間に対応する
データ休止期間を有する信号系列が現れる。この
場合、１水平区間内に６ワードのPCMデータと
２ワードのパリテイデータとCRCコードとが位
置するようになされる。一例として各遅延回路２
４ａ〜２４ｇに（R₁、L₂、R₂、L₃、R₃）のPCM
データとP₁及びQ₁のパリテイデータとが供給さ
れているタイミングでは、それより前のタイミン
グの（R_1-3d、L_2-6d、R_2-9d、L_3-12d、R_3-15d）の
PCMデータとP_1-18d及びQ_1-21dのパリテイデータ
とが遅延回路２４ａ〜２４ｇの出力に発生する。
これらの遅延回路２４ａ〜２４ｇの出力信号と
L₁との計８ワードに対するCRCコードC₁が形成
される。

上述のエンコーダにより発生するPCM信号は、
第１０図Ａに示すように水平同期信号で規定され
る１水平区間内のデータ期間に６ワードのPCM
データと２ワードのパリテイデータとCRCコー
ドとが順次位置する形態とされる。この例では、
１ワードが14ビツトの長さとされている。

第１０図Ｂは、VTRによつて記録再生される
信号波形を示し、水平同期信号HDで規定される
１水平区間内にデータ同期信号６５、第１０図Ａ
に示すデータ６６、白レベル基準信号６７が挿入
された波形となされる。

第９図に上述のエンコーダと対応するデコーダ
が示されており、入力端子２８からのデータが分
配回路２９によつて６チヤンネルのPCMデータ
系列SL₁，SR₁₁，SL₁₂，SR₁₂，SL₁₃，SR₁₃，
SP₁，SQ₁とCRCコード系列SCとに分けられ、各
伝送ブロツク毎にCRCチエツカ３０によつて誤
り検出がなされ、その検出結果（ポインタ）が各
ワード毎に付加され、遅延回路３１ａ〜３１ｇを
用いてデインターリーブ処理がなされる。このデ
インターリーブの後に誤り訂正回路３２によつて
誤り訂正がなされ、更に補正回路３３で補正され
てから、合成回路３４によつて１チヤンネルに戻
されたPCMデータ系列が出力端子３５に現れる。

上述の例の誤り訂正について説明する。一例と
して分配回路２２ｂからL₁、R₁、L₂、R₂、L₃、
R₃の６ワードが発生するときでは、加算器２３
から発生する第１のパリテイデータP₁は P₁＝L₁R₁L₂R₂L₃R₃ となり、第２のパリテイデータQ₁は Q₁＝T⁶L₁T⁵R₁T⁴L₂T³R₂T²L₃TR₃ となる。生成マトリツクスＴは、上式において
Ｔ，T²，T³，T⁴，T⁵，T⁶の夫々で同一のものが
現れないようなｄ次の生成多項式Ｇ（ｘ）により
形成されたものである。

また、デコーダの誤り訂正回路３２では、第１
のパリテイデータによるシンドロームと、第２の
パリテイデータによるシンドロームとを形成し、
この第１及び第２のパリテイデータによるシンド
ロームを用いることによつて誤り訂正が行なわれ
る。誤つたワードをCRCによつて特定すること
により、同一ブロツク内の２ワード誤りの訂正も
可能となる。したがつて第８図及び第９図に示す
ようなエンコーダ及びデコーダを用いた場合のバ
ースト訂正可能長は、2D（ブロツク時間）とな
る。

上述のようにPCMデータ系列を６チヤンネル
に分割すると共に、第１及び第２のパリテイ信号
を用いる符号化方法に対しても前述と同様に本発
明を適用することができ、異種のPCM信号が非
同期で接続されることに起因する異常データの発
生を確実に防止することができる等の利点があ
る。

なお、誤り検出符号としてパリテイチエツクを
用いたり、誤り訂正符号として全加算コードを用
いる他の方法に対して本発明を適用しても良い。

【図面の簡単な説明】

第１図は本発明を適用しうるPCM信号処理装
置の全体のブロツク図、第２図及び第３図はその
エンコーダ及びデコーダの一例のブロツク図、第
４図はエンコーダ及びデコーダの動作説明に用い
る略線図、第５図及び第６図は異種のPCM信号
が非同期で接続された場合の説明に用いるタイム
チヤート、第７図は本発明の一実施例のブロツク
図、第８図及び第９図は本発明を適用しうるエン
コーダ及びデコーダの他の例のブロツク図、第１
０図はこのエンコーダ及びデコーダの他の例の伝
送波形を示す略線図である。１はVTR、２はPCM信号処理装置、６は切替
スイツチ、１４はエンコーダ、１７はデコーダ、
２３は（mod.2）の加算器、２４ａ〜２４ｇはイ
ンターリーブ用の遅延回路、２６はCRC発生器、
３０はCRCチエツカ、３１ａ〜３１ｇはデイン
ターリーブ用の遅延回路、３２は誤り訂正回路、
３３は補正回路、３６，３７，３８，３９は検出
回路、４３はミユーテイング回路である。

Claims

【特許請求の範囲】

１ PCMデータとこのPCMデータに対する誤り
訂正符号とを相異なる時間遅延させるインターリ
ーブ処理を行ないブロツクに形成して伝送し、こ
の伝送信号が所定の周期毎のデータ休止区間を有
し、受信（又は再生）側において誤り検出を行な
い、上記遅延を打ち消すデインターリーブ処理を
施すと共に誤り訂正を行なうPCM信号処理装置
において、第１のPCM信号に接続して第２の異
種のPCM信号が非同期で供給される受信（又は
再生）側に、デインターリーブ処理を行なうため
のメモリと、入力されたPCMデータを上記メモ
リへの書込みを制御する書込みタイミング信号を
形成する書込みタイミング信号形成手段と、各ブ
ロツクの誤りを検出する誤り検出手段と、上記誤
り検出手段の出力と上記書込みタイミング信号形
成手段の出力が供給される第１の論理手段と、入
力されたPCM信号の休止区間を示す信号を発生
するデータ休止区間信号発生手段と、上記書込み
タイミング信号形成手段の出力と上記データ休止
区間信号発生手段の出力が供給される第２の論理
手段と、上記第１と第２の論理手段の出力に応じ
て誤り訂正を行なうPCM信号を阻止する手段と
を備え、第１及び第２のPCM信号が非同期で接
続されるために生じる異常データの発生を防止す
るようにしたPCM信号処理装置。