JPS6329348B2

JPS6329348B2 -

Info

Publication number: JPS6329348B2
Application number: JP719880A
Authority: JP
Inventors: Kentaro Odaka
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1980-01-24
Filing date: 1980-01-24
Publication date: 1988-06-13
Also published as: JPS56105315A

Description

【発明の詳細な説明】本発明は、PCM信号処理装置に関する。

PCM信号記録再生装置の一例として、PCM信
号をテレビジヨン信号と同様の信号形態に変換
し、VTR（ビデオテープレコーダ）を利用して
PCM信号を記録再生するものが知られている。
第１図において、１はVTRを示し、２はアダプ
タ構成とされたPCM信号処理装置を示す。VTR
１は、例えば２個の回転ヘツドを有するヘリカル
スキヤン形のもので、ビデオ入力端３からのビデ
オ信号を記録系４を介して図示せずも回転ヘツド
に供給し、磁気テープに記録し、また、磁気テー
プからの再生信号を再生系５に供給し、切替スイ
ツチ６の一方の入力端子７ａ及び出力端子７ｃを
介してビデオ出力端８に再生ビデオ信号を発生す
るようになされている。切替スイツチ６は、再生
時にのみ入力端子７ａ及び出力端子７ｃが接続さ
れ、それ以外の記録時、停止時には、出力端子７
ｃが他方の入力端子７ｂに接続されるように、
VTR１の動作状態と関連して切替えられる。こ
のスイツチ６の他方の入力端子７ｂは、ビデオ入
力端３と接続されている。

PCM信号処理装置２は、VTR１のビデオ入力
端３及びビデオ出力端８の夫々と接続されるビデ
オ出力端９及びビデオ入力端１０とを備えてい
る。アナログ入力端１１とビデオ出力端９との間
には、Ａ／Ｄ変換器１３とエンコーダ１４とビデ
オアンプ１５とが挿入され、ビデオ入力端１０と
アナログ出力端１２との間には、同期分離回路１
６とデコーダ１７とＤ／Ａ変換器１８とが挿入さ
れている。アナログ出力端１２に対してアンプ１
９を介してモニター用スピーカ２０が接続されて
いる。実際には、ステレオオーデイオ信号を
PCM変調及びPCM復調するので、Ａ／Ｄ変換器
１３及びＤ／Ａ変換器１８の夫々から構成される
PCM変調部及びPCM復調部は、２チヤンネル分
設けられている。

エンコーダ１４は、左右のチヤンネルに関する
PCMデータを誤り訂正可能な符号構成に変換し、
またビデオ信号における垂直ブランキング期間に
相当するデータ欠如期間を形成するための時間軸
圧縮処理を行ない、更に垂直同期信号及び水平同
期信号に相当する同期信号を付加する処理を行な
うものである。この例では、誤り訂正可能な符号
構成として後述するようにパリテイコード及びイ
ンターリーブを用いている。デコーダ１７は、誤
り訂正処理及び時間軸伸長処理を行なうもので、
誤り訂正のためにデインターリーブを行なつてい
る。

第２図は、エンコーダ１４の一例を示し、入力
端２１から左右のチヤンネルのステレオ信号に関
するPCMデータが供給され、分配器２２に供給
され、左チヤンネル及び右チヤンネルに関する
PCMデータ系列SL及びSRに分けられる。左チ
ヤンネルに関するPCMデータは、例えば14ビツ
トの長さの１ワードLiの系列であり、同様に右チ
ヤンネルに関するPCMデータも14ビツトの長さ
の１ワードRiの系列である。これら左右のチヤ
ンネルのPCMデータ系列から夫々１ワードずつ
取り出されて（mod.2）の加算器２３に供給さ
れ、14ビツトのパリテイワードPi（＝LiRi）か
らなるパリテイデータ系列SPが形成される。第
４図Ａは、分配器２２及び加算器２３から現れる
PCMデータ及びパリテイデータの系列を示して
いる。この３個の系列が互いに相異なる時間、遅
延処理されることによつてインターリーブされ
る。左チヤンネルのPCMデータ系列は、そのま
ま合成器２５に供給され、右チヤンネルのPCM
データ系列は、遅延回路２４ａを介して合成器２
５に供給され、パリテイデータ系列は、遅延回路
２４ｂを介して合成器２５に供給される。遅延回
路２４ａ，２４ｂの各遅延量が夫々Ｄ，2D（ブロ
ツク時間）とＤなる差の遅延量をもつように選定
されている。一例として（Ｄ＝２ブロツク時間）
とすると、インターリーブされた各データ系列の
時間関係は、第４図Ｂに示すものとなる。このイ
ンターリーブされた各データ系列に関して、同一
タイミングを占める３ワードがCRC発生器２６
に供給され、誤り検出符号としてのCRCコード
C₀，C₁，C₂……からなるCRCコード系列SCが形
成される。このCRCコード系列SCも合成器２５
に供給される。CRC（Cyclic Redundancy
Check）は、巡回符号による誤り検出の一種で、
検出の対象とするコードの各ビツトを係数とする
GF２上の多項式を生成多項式で割つてその剰余
をCRCコードとして伝送コードに付加し、受信
（又は再生）側では、伝送コード及びCRCコード
を生成多項式で割ることにより、誤りの有無をチ
エツクするものである。

合成器２５の出力端子２７には、第４図Ｃに示
すように各伝送ブロツク毎に直列化されたPCM
信号（誤り訂正用のパリテイコード及び誤り検出
用のCRCコードを含む）が現れ、図示せずも、
同期混合回路にてテレビジヨン信号と同様の同期
信号が付加される。テレビジヨン信号における垂
直ブランキング期間に相当するデータ欠如期間が
設けられるが、その時間軸圧縮と上述のインター
リーブ処理のための遅延との両者をRAM（ラン
ダムアクセスメモリー）によつて行なうようにし
ても良い。

また、デコーダ１７は、第３図に示すように構
成される。同期分離回路１６からのPCMデータ
が入力端子２８から分配器２９に供給され、各伝
送ブロツクが４つの系列SL，SR₁₁，SP₁，SCに
分けられる。各伝送ブロツクの２ワードのPCM
データと１ワードのパリテイデータとCRCコー
ドとがCRCチエツカ３０に供給され、その伝送
ブロツクに関する誤りの有無が検出され、その検
出結果である１ビツトのポインタが破線図示の経
路のように各ワード毎に付加される。分配回路２
９の出力側における再生データの時間関係は、第
４図Ｂに示すのと同様のものとなり、次に遅延回
路３１ａ，３１ｂによつて左チヤンネルに関する
再生PCMデータが2D（ブロツク時間）遅延され、
右チヤンネルに関する再生PCMデータがＤ（ブロ
ツク時間）遅延される。再生パリテイデータは、
遅延されず、このデインターリーブによつて、誤
り訂正回路３２の入力側における再生データの時
間関係は、第４図Ａに示すものと同様となる。誤
り訂正回路３２では、シンドロームの形成とこれ
に基づく訂正動作が行なわれる。あるパリテイワ
ードPiを形成する２ワードLi，Riを考えると、
Piが誤つていない場合には、この２ワードLi，
Riの何れか１ワードのみが誤つている場合には、
シンドロームによつてその誤りを訂正することが
できる。そして誤り訂正回路３２からの左右のチ
ヤンネルに関するデータが補正回路３３に供給さ
れ、補正回路３３の出力が合成回路３４に供給さ
れ、１チヤンネルとなされて出力端子３５に導か
れる。

インターリーブ及びデインターリーブは、２ワ
ード誤りが生じることをなるべく少なくできる利
点があり、バーストエラーに対して有効である。
一例として、再生されたデータに関し、〔L₀，
R_-2，P_-4〕及び〔L₁，R_-1，P_-3〕の連続する２
つの伝送ブロツクがCRCコードC₀及びC₁によつ
て誤つているものと検出されたとすると、デイン
ターリーブ処理の結果、これらの誤りワードが分
散化され、他に誤りがないとすれば、全て１ワー
ド誤りとなつて訂正することが可能となる。第２
図及び第３図に夫々示すエンコーダ及びデコーダ
を用いたときのバースト訂正可能長は、Ｄ（ブロ
ツク時間）となる。また、補正回路３３は、誤り
訂正回路３２において訂正することができない誤
つたワードを補正するもので、補正方法として
は、前後に位置する正しい２ワードの平均値を形
成する平均値補間又は前に位置する正しいワード
のレベルをそのまま用いる前値ホールドなどがあ
る。

上述のように、VTR１とPCM信号処理装置２
とを結合して動作させている場合において、
VTR１からの再生PCM信号をPCM信号処理装
置２に供給している状態からVTR１を停止状態
とすると、切替スイツチ６の接続状態が自動的に
切替わり、その入力端子７ｂ及び出力端子７ｃが
接続される。PCM信号処理装置２のＡ／Ｄ変換
器１３、エンコーダ１４、ビデオアンプ１５が動
作しているために、例えばアナログ入力端１１に
マイク出力が供給されている場合には、このマイ
ク出力がPCM変調され、また正規の信号形態と
されてデジタル出力端９に現れているので、切替
スイツチ６の端子７ｂ，７ｃが接続された後に
は、この異種のPCM信号がビデオ出力端８に現
れてPCM信号処理装置２のビデオ入力端１０に
供給される。第５図Ａに示すように、t₀で示すタ
イミングまでVTR１の再生ビデオ信号＃１がビ
デオ入力端１０に供給されており、t₀から斜線で
示す信号消失区間を経てから切替スイツチ６が切
り替わり、破線で示すような他のビデオ信号＃２
がビデオ入力端１０に供給される。

この斜線で示す信号消失のために、（Ｄ＞ｄ）
なる関係のｄブロツクの長さのデータエラーが生
じた場合、遅延回路３１ａ，３１ｂによつてデイ
ンターリーブされることによつて第５図Ｂに示す
ような関係のPCMデータ系列SL₁₁，SR₁₁₁及びパ
リテイデータ系列SP₁が得られ、これが誤り訂正
回路３２に供給される。したがつて接続位置に相
当するタイミングt₀から2Dの期間では、＃１の
データと＃２のデータとが混在することになる。
この場合、信号消失以外に誤りがなければ、
CRCチエツカ３０の誤り検出の結果（ポインタ）
は、誤りがあるときに“１”となるので、各チヤ
ンネルのポインタのオア出力としての検出出力
SDが第５図Ｃに示すものとなる。その反転した
検出出力が第５図Ｄに示すものとなる。

また、誤り訂正回路３２と関連して訂正のため
にシンドロームを発生させている。シンドローム
は、デインターリーブされた結果の同一ブロツク
に含まれる２ワードのPCMデータと１ワードの
パリテイデータとを（mod.2）の加算を行なうこ
とで求められる。誤りがなければ、シンドローム
の全ビツトが“０”となる。また、前述のように
異種のPCMデータ及びパリテイデータが混在す
る区間では、シンドロームの全ビツトが“０”と
なることは、殆ど生じない。この１ビツトでも
“１”のときに“１”となるシンドローム信号SS
は、第５図Ｅに示すものとなる。そして、検出出
力及びシンドローム信号SSのアンド出力を得
ると、第５図Ｆに示すものとなる。

第５図において（t₁〜t₂）で示す期間は、PCM
データ系列SR₁₁₁だけが誤る１ワード誤りとなる
ので、他のPCMデータ系列SL₁₁及びパリテイデ
ータ系列SP₁に含まれる正しいワードによつて誤
り訂正動作が行なわれようとする。t₀より後でt₁
より前の区間におけるデータエラーは、パリテイ
データの誤りであるので、訂正が行なわれない。
ところが、パリテイデータ系列SP₁は、＃２のビ
デオ信号に含まれていたものであるのに対し、
PCMデータ系列SR₁₁₁及びSL₁₁は、＃１のビデオ
信号に含まれていたものであるので、この異種の
データを用いて誤り訂正動作がなされると、もと
のものとかけ離れた異常データが誤り訂正回路３
２から発生し、これがＤ／Ａ変換されると、耳障
りな異音となる。このような異種のPCMデータ
を用いた誤り訂正のために異常データが発生する
ことが、第５図Ｆに示すアンド出力の立上りによ
つて検出でき、したがつて（t₁〜t₂）の区間にお
ける誤り訂正動作を禁止したり、PCMデータの
伝送を遮断することで防止できる。

ところが、接続点以前にもデータエラーが重な
つた場合などでは、上述の方法のみによつては、
異音の発生を防止することができない。第６図
は、このような例を示すもので、第６図Ａに示す
ように接続点の前後の夫々において信号消失が生
じ、接続点t₀より後で前述と同様に（Ｄ＞d₂）な
るバーストエラーが生じると共に、接続点t₀より
前でd₁なるバーストエラーが生じる場合である。
このバーストエラーを含むデータ系列をデインタ
ーリーブすると、第６図Ｂに示すような関係とな
る。したがつて検出出力のSD及びの夫々は、
第６図Ｃ及びＤに示すものとなり、シンドローム
信号SSは、同図Ｅに示すものとなり、アンド出
力（・SS）が同図Ｆに示すものとなる。ここ
で、接続点t₀より後において、アンド出力が
“１”となる前の（t₁〜t₂）の区間では、PCMデ
ータ系列SR₁₁₁のみの誤りとなつて訂正動作が行
なわれ、異常データが現れてしまう。

また、信号消失がランダム的に発生し、デイン
ターリーブした場合に、これによるデータエラー
が互いに重なり合うときにも、上述の方法による
と異常データの発生を防止することができなくな
る。第７図Ａは、接続点t₀の前後の夫々に信号消
失がランダム的に発生し、デインターリーブした
場合に、各データ系列が同図Ｂに示すものとなる
場合を示している。斜線領域で示すデータエラー
区間が互いに重なり合うことになり、検出出力
SD及びが第７図Ｃ及びＤに夫々示すように
“１”又は“０”のままとなり、同図Ｅに示すシ
ンドローム信号SSと検出出力とが同様の波形
となる。このため接続点t₀からt₃までの区間でア
ンド出力（・SS）が“１”とならず、異常デ
ータの発生を防止することができない。

また、第８図Ａに示すように接続点以降の信号
消失によつて（Ｄ≦ｄ＜2D）の条件を満たす長
さｄのデータエラーが発生すると、デインターリ
ーブされたデータ系列が第８図Ｂに示すものとな
り、各系列のデータエラー区間が連続してしま
い、第８図Ｅに示すシンドローム信号SSと同様
の波形と検出出力SD及びがなる。このため、
（t₁〜t₂）における訂正動作によつて異音が発生
してしまう。これを検出出力及びシンドロー
ム信号SSのアンド出力でもつて検出し、防止す
ることができない。なお、データエラー区間が
2D以上となると、２ワード誤りとなつて訂正不
能となるため、異常データが発生することはな
い。

本発明の目的は、上述の原因によつて発生する
異音を確実に防止するようにしたPCM信号処理
装置を提供せんとするものである。また、本発明
は、第１図の構成のように、既存のVTRに対し
てアダプタとして結合される場合に使用して好適
なものである。つまり、本発明は、VTR側から
別ラインでもつてシステムコントロール信号或い
は特別の判別信号を受け取る必要がなく、再生
PCM信号それだけを利用して異音の発生を防止
できるようにしたものである。

なお、前述の説明では、切替スイツチ６のトラ
ンジエントによつて信号消失が生じるものと説明
したが、それと共に、異常のPCM信号が接続さ
れる位相が全く規制されていないことによつても
データエラーが生じることになる。

以下、本発明の一実施例について第９図を参照
して説明する。この例では、前述のようにVTR
１に対して接続されるPCM信号処理装置２に含
まれるデコーダ１７に対して本発明を適用したも
のである。CRCチエツカ３０の出力に現れるポ
インタは、左チヤンネルのPCMデータ系列SL、
右チヤンネルのPCMデータ系列SR₁₁、パリテイ
データ系列SP₁の各１ブロツク毎の終わりに発生
し、誤りが検出されるときに“１”となり、検出
されないときに“０”となるものである。第９図
では、データとポインタとの伝送路を別個に示し
ているが、CRCチエツカ３０の出力に現れるポ
インタは、各ブロツクの終端側に位置するパルス
的なもので、次にデインターリーブされた後で
は、各１ブロツク期間の長さ毎に継続するように
ポインタが変換されて伝送される。

CRCチエツカ３０の出力がアンドゲート３６
及び再トリガー形の単安定マルチバイブレータ
（モノマルチと略称する）３７に供給される。モ
ノマルチ３７の出力Pmがアンドゲート３６に供
給され、このアンドゲート３６を介されたポイン
タがカウンタ３８により計数される。モノマルチ
３７の出力Pmが“０”の間でカウンタ３８がク
リアされている。カウンタ３８は、ポインタをＮ
個数えるとキヤリー出力をCA発生する。１ブロ
ツク期間で１個の割でポインタが生じ、インター
リーブ及びデインターリーブの単位遅延量がＤブ
ロツク期間とされているので、（Ｎ＝Ｄ）でもつ
てキヤリー出力CAが発生する。このキヤリー出
力CAによつてトリガーされるモノマルチ３９が
設けられており、キヤリー出力CAが発生してか
ら2Dの期間“１”となる制御パルスP_c2が形成さ
れる。この制御パルスP_c2がオアゲート４０に制
御パルスP_c1と共に供給される。

また、デインターリーブされた後における各デ
ータ系列SL₁₁，SR₁₁₁，SP₁がバツフアメモリー
４１ａ，４１ｂ，４１ｃの夫々によつてＤだけ遅
延される。勿論、デインターリーブのための遅延
量を3D，2D，Ｄとしても良い。そして、バツフ
アメモリー４１ａ，４１ｂ，４１ｃの出力の夫々
からポインタ（前述のようにこれは１ブロツク期
間継続する信号である）が取り出されてノアゲー
ト４２に供給され、ノアゲート４２から検出出力
SDが発生する。これと共に、デインターリーブ
された各データ系列から取り出された３ワードが
シンドローム形成回路４３に供給され、シンドロ
ームがデータと共に誤り訂正回路３２に供給され
る。また、シンドロームの１ビツトでも“１”と
なることでその１ブロツク期間“１”となるシン
ドローム信号SSも発生し、シンドローム信号SS
及び検出出力がアンドゲート４４に供給され
る。このアンドゲート４４の出力によつてトリガ
ーされるモノマルチ４５が設けられ、アンドゲー
ト４４の出力の立下りからＤの区間“１”となる
制御パルスP_c1が発生する。この制御パルスP_c1が
オアゲート４０に供給される。

オアゲート４０から発生する制御パルスP_c1又
はP_c2の何れか“１”となると、誤り訂正回路３
２の訂正動作が禁止される。誤り訂正回路３２で
は、シンドロームを用いて１ブロツク内で１ワー
ド誤りの場合には、訂正演算が行なわれ、訂正さ
れたワードに関するポインタがクリアされる。上
述の制御パルスP_c1又はP_c2が“１”のときは、こ
の訂正演算動作とポインタクリア動作とが禁止さ
れる。そして誤り訂正回路３２で訂正できないワ
ードが例えば前の正しいワードでおきかえる前値
ホールドの補正動作が補正回路３３において行な
われる。この例では、誤り訂正が不能である場合
には、自動的に補正動作を行なうように補正回路
３３が構成されている。もし、そうでない場合に
は、オアゲート４０の出力を破線経路で示すよう
に、補正回路３３に供給し、制御パルスP_c1又は
P_c2が“１”のときに補正動作を行なわせるよう
に構成される。

なお、デインターリーブする前にバツフアメモ
リー４１ａ，４１ｂ，４１ｃを設け、制御パルス
P_c2を擬似ポインタとしてパリテイデータ系列又
はPCMデータ系列に付加してデータエラー区間
を2D以上に変換するようにしても良い。或いは、
オアゲート４０の出力が“１”となる場合に、
PCMデータの伝送を遮断するようにしても良い。

上述の本発明の一実施例の動作について説明す
る。まず、前述の第５図に示したように異種
PCM信号の接続位置から後でＤ未満のデータエ
ラーが生じるときには、ノアゲート４２から第５
図Ｄに示すのと同様の検出出力が発生し、シ
ンドローム形成回路４３から同図Ｅに示すのと同
様のシンドローム信号SSが発生する。したがつ
てアンドゲート４４から第５図Ｆに示すのと同様
の出力が発生し、図示せずとも、t₁と相当するタ
イミングからＤの区間“１”となる制御パルスP_c
_１が発生する。この制御パルスP_c1によつて誤り訂
正回路３２における誤り訂正動作が禁止され、
（t₁〜t₂）に相当する区間での異音の発生が防止
できる。

さて、第７図を参照して説明したように、接続
点t₀の前後においてランダム的なデータエラーが
発生し、デインターリーブした場合に、各データ
系列におけるデータエラー区間が連続するときに
は、制御パルスP_c1が発生しない。一例として
（Ｄ＝８ブロツク期間）とすると、第１０図Ａに
示すようなデータエラー（斜線で示す）が発生す
る場合を考える。CRCチエツカ３０の出力は、
各誤りブロツクと対応して第１０図Ｂに示すよう
に発生する。また、最初に発生するCRCチエツ
カ３０の出力によつてモノマルチ３７がトリガー
され、再トリガーされることによつて第１０図Ｃ
に示す出力Pmが発生する。T_Mは、このモノマル
チ３７の時定数で定まる遅延時間である。そし
て、CRCチエツカ３０の出力がカウンタ３８に
よつて８個計数されると、第１０図Ｄに示すキヤ
リー出力CAがカウンタ３８から発生し、モノマ
ルチ３９がトリガーされることによつてt₀よりＤ
遅れたt₀′から第１０図Ｅに示すように“１”と
なる制御パルスP_c2が発生する。バツフアメモリ
ー４１ａ，４１ｂ，４１ｃによつて各データ系列
がＤだけ遅延されているので、t₀′から2Dの期間
“１”となる制御パルスP_c2によつて異種のPCM
データが混在する区間（第７図におけるt₀〜t₂の
区間）での異常データの発生を防止することがで
きる。

なお、第６図に示すように、接続点t₀の前後の
夫々においてデータエラーが発生することによる
異常データの発生、又は第８図に示すように（Ｄ
≦ｄ＜2D）の長さのデータエラーが発生するこ
とによる異常データの発生も上述と同様にして防
止することができる。

第１１図は、本発明の他の実施例の要部を示す
もので、CRCチエツカ３０の出力とこれをＤだ
け遅延回路４６によつて遅延したものとをオアゲ
ート４７に供給し、オアゲート４７の出力をカウ
ンタ３８によつて数えるようにしたものである。
カウンタ３８は、Ｄに相当する個数の誤りを示す
ポインタを計数したときにキヤリー出力CAを発
生し、このキヤリー出力CAでモノマルチ３９が
トリガーされることによつて制御パルスP_c2が形
成される。この制御パルスP_c2によつて上述の一
実施例と同様の制御が行なわれる。カウンタ３８
は、１ブロツク期間よりやや長い遅延時間を有
し、オアゲート４７の出力でトリガーされるモノ
マルチ４８の出力が“０”となるとクリアされる
ようになされている。他の構成は、第９図と同様
である。

このように、Ｄの遅延回路４６を用いた本発明
の他の実施例も、第７図或いは第８図に示す態様
で生じる異常データの発生を有効に防止すること
ができる。

上述の実施例の説明から理解されるように、本
発明に依れば、VTRにPCM信号処理装置を接続
してPCM再生を行なつている状態からVTRが停
止動作になる時に異音が発生することを確実に防
止することができる。VTRのシステムコントロ
ール信号などを別個にPCM処理装置に供給する
ことができれば、異音の発生を同様に防止するこ
とは可能である。しかし、そのような信号伝送ラ
インを別個に必要とすることは、VTRに対して
アダプタ構成でPCM信号処理装置を簡単付加で
きる利点を損なうなどの不都合を生じる。本発明
に依れば、再生PCM信号だけを用いて異音の発
生を防止できる利点がある。

第１２図以下を参照して本発明を適用しうる他
の符号化方法について説明する。第１２図は、エ
ンコーダを示し、分配回路２２ａにより左右のチ
ヤンネルのPCMデータ系列SL及びSRに分配さ
れ、この左右のチヤンネルが夫々３チヤンネルず
つの計６チヤンネルに分配回路２２ｂによつて分
割される。例えばL_-2，L_-1，L₀，L₁，L₂，L₃…
…と続くPCMデータ系列SLとR_-2，R_-1，R₀，
R₁，R₂，R₃，……と続くPCMデータ系列SRと
が、（L_-2，L₁，L₄……）と続く第１番目のチヤ
ンネルのPCMデータ系列SL₁と、（R_-2，R₁，R₄
……）と続く第２番目のチヤンネルのPCMデー
タ系列SR₁と、（L_-1，L₂，L₅……）と続く第３番
目のチヤンネルのPCMデータ系列SL₂と、（R_-1，
R₂，R₅……）と続く第４番目のチヤンネルの
PCMデータ系列SR₂と、（L₀，L₃，L₆……）と続
く第５番目のチヤンネルのPCMデータ系列SL₃
と、（R₀，R₃，R₆……）と続く第６番目のチヤン
ネルのPCMデータ系列SR₃とに分配される。

各チヤンネルのPCMデータ系列の１ワードず
つが（mod.2）の加算器２３に供給されることに
よつて第１のパリテイデータ系列SPが形成され
ると共に、隣接符号器４９に各チヤンネルの
PCMデータ系列の１ワードずつが供給されるこ
とによつて第２のパリテイデータ系列SQが形成
される。

PCMデータ系列SL₁を除く他のチヤンネルの
PCMデータ系列SR₁，SL₂，SR₂，SL₃，SR₃が夫
夫遅延回路２４ａ〜２４ｅに供給され、第１のパ
リテイ信号系列SPが遅延回路２４ｆに供給され、
第２のパリテイ信号系列SQが遅延回路２４ｇに
供給される。遅延回路２４ａ〜２４ｇは、PCM
データ系列と第１及び第２のパリテイデータ系列
を時間的にインターリーブするためのもので、単
位遅延量をＤ（ブロツク時間）としたときに、遅
延回路２４ａ〜２４ｇは、夫々Ｄ，2D，3D，
4D，5D，6D，7D（ブロツク時間）の遅延量を有
するものとされている。遅延回路２４ａ〜２４ｅ
の夫夫から遅延されたPCMデータ系列SR₁₁，
SL₁₂，SR₁₂，SL₁₃，SR₁₃が生じ、遅延回路２４
ｆ及び２４ｇの夫々から遅延されたパリテイデー
タ系列SP₁及びSQ₁が生じる。このようにして得
られる６チヤンネル分のPCMデータ系列SL₁〜
SR₁₃とパリテイデータ系列SP₁，SQ₁とから８ワ
ードを取り出してCRC発生器２６に供給し、こ
の８ワードに対するCRCコードを発生させ、こ
のCRCコードからなるCRCコード系列SCを形成
する。

以上のPCMデータ系列SL₁〜SR₁₃とパリテイ
データ系列SP₁，SQ₁とCRCコード系列SCとが合
成回路２５に供給されることによつて１チヤンネ
ルのPCM信号系列とされ、更に図示せずも時間
軸圧縮回路に供給される。時間軸圧縮回路の出力
端子には、同期信号の付加される期間に対応する
データ欠如期間を有する信号系列が現れる。この
場合、１水平区間内に６ワードのPCMデータと
２ワードのパリテイデータとCRCコードとが位
置するようになされる。一例として各遅延回路２
４ａ〜２４ｇに（R₁，L₂，R₂，L₃，R₃）のPCM
データとP₁及びQ₁のパリテイデータとが供給さ
れているタイミングでは、それより前のタイミン
グの（R_1-3d，L_2-6d，R_2-9d，L_3-12d，R_3-15d）の
PCデータとP_1-18d及びQ_1-21dのパリテイデータと
が遅延回路２４ａ〜２４ｇの出力に発生する。こ
れらの遅延回路２４ａ〜２４ｇの出力信号とL₁
との計８ワードに対するCRCコードC₁が形成さ
れる。

上述のエンコーダにより発生するPCM信号は、
第１４図Ａに示すように水平同期信号で規定され
る１水平区間内のデータ期間に６ワードのPCM
データと２ワードのパリテイデータとCRCコー
ドとが順次位置する形態とされる。この例では、
１ワードが14ビツトの長さとされている。

第１４図Ｂは、VTRによつて記録再生される
信号波形を示し、水平同期信号HDで規定される
１水平区間内にデータ同期信号５０、第１４図Ａ
に示すデータ５１、白レベル基準信号５２が挿入
された波形となされる。

第１３図に上述のエンコーダと対応するデコー
ダが示されており、入力端子２８からのデータが
分配回路２９によつて６チヤンネルのPCMデー
タ系列SL₁，SR₁₁，SL₁₂，SR₁₂，SL₁₃，SR₁₃，
SP₁，SQ₁とCRCコード系列SCとに分けられ、各
伝送ブロツク毎にCRCチエツカ３０によつて誤
り検出がなされ、その検出結果（ポインタ）が各
ワード毎に付加され、遅延回路３１ａ〜３１ｇを
用いてデインターリーブ処理がなされる。このデ
インターリーブの後に誤り訂正回路３２によつて
誤り訂正がなされ、更に補正回路３３で補正され
てから、合成回路３４によつて１チヤンネルに戻
されたPCMデータ系列が出力端子３５に現れる。

上述の例の誤り訂正について説明する。一例と
して分配回路２２ｂからL₁，R₁，L₂，R₂，L₃，
R₃の６ワードが発生するときでは、加算器２３
から発生する第１のパリテイデータP₁は P₁＝L₁R₁L₂R₂L₃R₃ となり、第２のパリテイデータQ₁は Q₁＝T⁶L₁T⁵R₁T⁴L₂T³R₂T²L₃TR₃ となる。生成マトリツクスＴは、上式において
Ｔ，T²，T³，T⁴，T⁵，T⁶の夫々で同一のものが
現れないようなｄ次の生成多項式Ｇ（Ｘ）により
形成されたものである。

また、デコーダの誤り訂正回路３２では、第１
のパリテイデータによるシンドロームと、第２の
パリテイデータによるシンドロームとを形成し、
この第１及び第２のパリテイデータによるシンド
ロームを用いることによつて誤り訂正が行なわれ
る。誤つたワードをCRCによつて特定すること
により、同一ブロツク内の２ワード誤りの訂正も
可能となる。したがつて第１２図及び第１３図に
示すようなエンコーダ及びデコーダを用いた場合
のバースト訂正可能長は、2D（ブロツク時間）と
なる。

上述のようにPCMデータ系列を６チヤンネル
に分割し、第１及び第２のパリテイ信号を用いる
符号化方法に対しても前述と同様に本発明を適用
できる。第１５図Ａは、デインターリーブされた
各信号系列を示すもので、第１５図における実線
系列が＃１のビデオ信号に含まれるデータ系列で
あり、破線系列が＃２のビデオ信号に含まれるデ
ータ系列であり、デインターリーブの際に遅延さ
れてないパリテイデータ系列SQ₁を基準として各
データ系列を表わしている。そして斜線区間で示
すようなＤ未満例えば1/2Ｄの長さのデータエラ
ーが生じた場合には、前述と同様にして第１５図
Ｂに示す検出出力を形成できる。また、第１
のパリテイデータによるシンドローム信号SS₁
は、第１５図Ｃに示すように、接続位置よりＤ遅
れて“１”となり、第２のパリテイデータによる
シンドローム信号SS₂は、第１５図Ｄに示すよう
に、接続位置より“１”となる。これらのシンド
ローム信号SS₁及びSS₂は、異種のPCMデータが
混在している期間に対して1/2Ｄを加えた時点で
“０”となる。

そして一方のシンドローム信号例えばSS₁と検
出出力とをアンドゲートに供給することによ
り、第１５図Ｅに示す出力をアンドゲートから得
ることができる。このアンドゲートの出力の最初
の立上りでモノマルチをトリガーすることによつ
て第１５図Ｃに示すように、異種のPCMデータ
が混在する期間で“１”となる制御パルスP_c1が
形成され、この制御パルスP_c1の“１”の期間で
誤り訂正動作が禁止されるか又はPCMデータの
伝送が遮断される。

異なるPCMデータが接続される点から後のＤ
毎の長さの期間TD₁〜TD₈の夫々における誤り訂
正動作は以下のものとなる。

TD₁，TD₂：パリテイデータの誤りであるため
訂正の必要がない。

TD₃，TD₄，TD₅，TD₆，TD₇：１ワード誤り
のために異種のPCMデータを用いた訂正動作が
行なわれ、異常データが発生するおそれがある。
しかし、制御パルスP_cによつて訂正動作が禁止さ
れ、このようなおそれが除去されている。これら
の期間に含まれる誤りワードは、次段の補正回路
３３で補正される。

TD₈：＃２のビデオ信号に含まれていたPCM
データだけとなるので、正常な訂正動作が行なわ
れる。

この第１５図から明かなように、第１及び第２
のパリテイデータを有しているため、２つのシン
ドローム信号SS₁及びSS₂を発生することができ
る。したがつてシンドローム信号SS₁と検出出力
SDとを用いて検出しているときに、異音が発生
するおそれがあるのは、デインターリーブした後
で各系列のデータエラー区間が重なり、１ブロツ
ク内で２ワード誤りとなる場合である。したがつ
てCRCチエツカ３０の現在の出力とその1D前の
出力とのアンド出力をとることによつて２ワード
誤りを検出し、この２ワード誤りがＮ（＝Ｄ）個
続くことをカウンタによつて検出すれば良い。他
の構成としては、第９図或いは第１１図に示すの
と同様の構成によつて１ワード以上の誤りが2N
（＝2D）個続くことをカウンタによつて検出する
ことも可能である。

上述のように、本発明の他の実施例も異種の
PCM信号が接続される時に、異常データの発生
を防止することができ、然も、そのために再生
PCM信号以外のコントロール信号を用いる必要
がない利点がある。

なお、誤り検出符号としてパリテイチエツクを
用いたり、誤り訂正符号として全加算コードを用
いる他の方法に対して本発明を適用しても良い。

また、異種のPCM信号が接続される位相は、
一般に規制されてない。第１６図Ａは、例えば
＃１のビデオ信号を示しており、同図Ｂは、＃２
のビデオ信号を示しており、両者の位相はずれて
いる。これらのビデオ信号は、１フイールド
（1V）の期間として、垂直同期信号VD等を含む
データ欠如期間DBLとデータ期間DTPとを有し
ている。データ期間DTPの直前１水平区間には、
斜線で示すようにパイロツト信号PSが挿入され
ている。パイロツト信号PSは、第４図Ｃ又は第
１４図Ａに示すようなデータと同一の伝送信号形
態とされている。＃１のビデオ信号をデインター
リーブ処理するときには、第１６図Ｃに示すよう
な書込みゲートパルスWGPを用いてデータ期間
DTPのみでRAMに対する書込み動作を行なつて
おり、通常は、パイロツト信号PSがRAMに書込
まれない。

ところが、t₀で２つのビデオ信号が接続された
とすると、PCM信号処理装置２のビデオ入力端
子１０には、第１６図Ｄに示すようなビデオ信号
が供給されることになる。この接続点t₀付近のデ
ータエラーによつて異音が発生するおそれがある
ことは、既に述べた通りである。これ以外に、パ
イロツト信号PSがデータとして取り扱われるこ
とによつても異音が生じるおそれがある。つま
り、第１６図Ｄに示すようなビデオ信号が供給さ
れた場合に、書込みゲートパルスWGPは、第１
６図Ｅに示すように以前の＃１のビデオ信号に同
期してしまい、＃２のビデオ信号の垂直同期信号
VDが得られてから、＃２のビデオ信号に同期す
ることになり、データ欠如期間DBLの区間も
RAMに書込まれることになる。

垂直同期信号VD等は、CRCチエツクの結果、
誤つているものとして検出されるのが、パイロツ
ト信号PSは、伝送誤りがなければ正しいものと
して検出される。パイロツト信号PSは、PCMデ
ータと無関係に所定のものに定められているため
に、これをＤ／Ａ変換した場合に異音となるおそ
れがある。

これを防止するための一例の構成を第１７図に
示す。第９図の構成に対してパイロツト信号検出
回路５３、アンドゲート５４、オアゲート５５を
追加して設ける。パイロツト信号検出回路５３
は、入力端子１０からのビデオ信号から所定のビ
ツトパターンと一致する信号が検出される時に、
これをパイロツト信号PSとして検出するもので
ある。この検出出力と前述同様に形成された制御
パルスP_c2とをアンドゲート５４に供給し、アン
ドゲート５４の出力をCRCチエツカ３０の出力
と共にオアゲート５５に供給する。

前述したように制御パルスP_c2が“１”となる
場合は、訂正動作を禁止し、補正動作とするもの
である。したがつてこのような場合に、パイロツ
ト信号PSが検出されたときは、バツフアメモリ
ー４１ａ，４１ｂ，４１ｃの出力側においてアン
ドゲート５４から現れる擬似ポインタによつてデ
ータを誤つているものに強制的に変換する。この
ようにすれば、パイロツト信号PSを正しいPCM
データと間違えて訂正或いは補正に用い、その結
果、異音が発生することを防止することができ
る。

【図面の簡単な説明】

第１図は本発明を適用しうるPCM信号処理装
置の全体のブロツク図、第２図及び第３図はその
エンコーダ及びデコーダの一例のブロツク図、第
４図、第５図、第６図、第７図及び第８図はエン
コーダ及びデコーダの動作説明に用いる略線図、
第９図は本発明の一実施例のブロツク図、第１０
図は本発明の一実施例の説明に用いるタイムチヤ
ート、第１１図は本発明の他の実施例の要部ブロ
ツク図、第１２図及び第１３図は本発明を適用し
うるエンコーダ及びデコーダの他の例のブロツク
図、第１４図はこのエンコーダ１４及びデコーダ
の他の例の伝送波形を示す略線図、第１５図はこ
のエンコーダ及びデコーダの他の例の説明に用い
る略線図、第１６図は本発明の更に他の実施例に
用いるタイムチヤート、第１７図は本発明の更に
他の実施例の要部のブロツク図である。１はVTR、２はPCM信号処理装置、６は切替
スイツチ、１４はエンコーダ、１７はデコーダ、
２３は（mod.2）の加算器、２４ａ〜２４ｇはイ
ンターリーブ用の遅延回路、２６はCRC発生器、
３０はCRCチエツカ、３１ａ〜３１ｇはデイン
ターリーブ用の遅延回路、３２は誤り訂正回路、
３３は補正回路、３７は再トリガー形のモノマル
チ、３８はカウンタ、４３はシンドローム形成回
路である。

Claims

【特許請求の範囲】

１ PCMデータとこのPCMデータに対する誤り
訂正符号とを相異なる時間遅延させるインターリ
ーブ処理を行ないブロツクに形成して伝送し、受
信（又は再生）側において誤り検出を行ない、上
記遅延を打ち消すデインターリーブ処理を施すと
共に誤り訂正を行なうPCM信号処理装置におい
て、第１のPCM信号に連続して第２の異種の
PCM信号が信号エラー区間を介して供給される
受信（又は再生）側に各ブロツクの誤りを検出し
たとき出力パルスを発生する誤り検出手段と、上
記インターリーブ及びデインターリーブのための
単位遅延量に応じた所定期間に上記誤り検出手段
の出力パルスをカウントし、カウント値が所定値
に達したとき出力信号を発生するカウント手段
と、該カウント手段の出力信号により所定期間上
記誤り訂正の動作を禁止する禁止手段を備え、上
記第１及び第２のPCM信号の夫々に含まれる異
種のPCMデータを用いた誤り訂正動作による異
常データの発生を防止するようにしたPCM信号
処理装置。