JPS63254758A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63254758A
JPS63254758A JP62088690A JP8869087A JPS63254758A JP S63254758 A JPS63254758 A JP S63254758A JP 62088690 A JP62088690 A JP 62088690A JP 8869087 A JP8869087 A JP 8869087A JP S63254758 A JPS63254758 A JP S63254758A
Authority
JP
Japan
Prior art keywords
die pad
lead frame
tape
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62088690A
Other languages
English (en)
Inventor
Yukinori Sakumoto
作本 征則
Atsushi Koshimura
淳 越村
Hiroshi Matsushita
松下 坦
Masaki Tsushima
津島 正企
Mitsuharu Shimizu
清水 満晴
Hideo Ariga
有賀 秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Tomoegawa Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Tomoegawa Paper Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Tomoegawa Paper Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP62088690A priority Critical patent/JPS63254758A/ja
Publication of JPS63254758A publication Critical patent/JPS63254758A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関するもので、特にグイバンドを
排除したリードフレームを用い、かつ、接着機能を有す
るグイバンドテープを用いて半導体ペレットを搭載した
半導体装置に関するものである。
〔従来の技術〕
従来の半導体装置は第1図および第2図に示すようなダ
イパッド1、リード2およびサポートパー3から構成さ
れるリードフレームのダイパッドの上に第2図に示すよ
うにグイボンディング接着層5を介して半導体ペレット
4を載置し、該ベレット上に形成された電極7とリード
とを接続したボンディングワイヤー6と共に封止樹脂8
により一体化した構成を有する。
この場合、リードフレームを構成するダイパッドは、多
種多様をきわめる半導体ペレットの大きさ、形状に対応
すべくその寸法、形状を変更する必要があり、これに付
随してリードの寸法、形状にも変更を余儀なくされる。
このように多種多様の半導体ペレットに合わせてリード
フレームの設計変更をすることは、リードフレームの金
型を何種類も作製しなければならず金型の費用、ひいて
はリードフレームが高価となって問題が多い。
又、ダイパッドの背面は封止樹脂との接着封止性が悪い
ために、リードと封止樹脂との界面から侵入した外部か
らの水分が溜り易く、半導体装置をサーキット板に面実
装する際のはんだ付は工程の加熱処理の際これかもとで
水分の急激な膨張により封止樹脂等に内部応力を生じ、
さらに又、半導体ペレットとダイパッドとの間の熱膨張
率の差が大きく、両者の熱膨張率の差によって生ずる応
力により半導体ペレットや封止樹脂にクランクが生ずる
などの問題を有する。
〔発明が解決しよるとする問題点〕
本発明は上記の実情に鑑みてなされたものであり、同一
リード数の半導体装置のリードフレームの統一化をはか
り、各種の大きさ、形状を有する半導体ペレットに対応
すべく半導体装置を組立てる際の煩雑さを解消すると同
時に信頼性に優れた半導体装置を提供することを目的と
するものである。
〔問題点を解決するための手段〕
本発明の概要はダイパッドの排除されたリードフレーム
および該リードフレームのリード先端を含んで覆う大き
さのグイバッドチーブに半導体ペレットを搭載し、封止
してなる半導体装置であって、前記グイパッドチーブが
耐熱性接着フィルムの単一層からなる半導体装置である
次に本発明を図面により説明する。
本発明の半導体装置の一例は第3図(イ)(ロ)に示す
とおりで、いずれもダイパッドが排除されて空隙部9を
有しており、リードフレーム2および該リードフレーム
2の先端を含んで覆う大きさを有するダイパッドテープ
10が設けられている。
このグイパッドテープは接着性フィルムの単一層からな
るもので、その上に半導体ペレット4が設けられ、半導
体ペレット4の上部の電極7からリード2にボンディン
グワイヤ6で接続され、封止材料で封止してなることは
全く同一である。
ただ両者の構造の差は製造方法の差に基づくもので、第
3図(イ)はダイパッドテープをリード2に接着してか
らペレット4を接続する場合であり、グイボンディング
ペーストを用いる必要はない。
これに対して第3図(ロ)はダイパッドテープとリード
2とペレット4とを同時に接着する場合で、その接着性
を保証するために、半導体チップの下面にグイボンディ
ングペースト塗布層5を設けておく。これにより各層間
は強固に支持され、半導体装置の組立構造の安定化と信
頼性を高める。
本発明で用いられるダイパッドテープは、支持体に接着
層を別層として設けるものではなく、支持体自体が接着
機能を有するものである。
なお、ここに用いられるリードフレームは第4図に示す
ようにダイパッドが単に排除され空隙部9を有するリー
ド2のみからなるリードフレーム、第5図(イ)、(ロ
)に示すようにリードフレームを構成するリード2のう
ち、所望の本数のリードがグイバッド空隙部9に向って
突出し、かつ突出したリードの先端が偏平部11となっ
ているもの、および第6図(イ)、(ロ)に示すように
リード2に架橋部12が形成されているものに適用され
、グイバッドチーブの寸法はリード2の先端すべてを覆
う大きさにて設定されてもよいし、又リード2の一部を
覆う大きさに設定されてもよい。
このようなダイパッドテープの材料としては下記のもの
が挙げられる。
(1)  熱硬化性樹脂・・・・・・エポキシ樹脂、ポ
リイミド樹脂等加熱硬化(キュア)する形式の樹脂で8
0℃位の融点を有する半硬化(Bステージ)状のもので
、そのま\加熱硬化することによって強い接着性を発揮
するもの (2)  熱可塑性樹脂・・・・・・ポリフェニレンサ
ルファイド(PPS)、ポリエチレンテレフタレートフ
ィルム等300℃以上の融点を有し、接着性を発揮する
ものがある。
これらは熱可塑性樹脂に熱硬化性樹脂を配合したり、又
、ガラス繊維、セラミック繊維、カーボン繊維などをベ
ースにして強化樹脂としたり、充填剤を配合して増粘し
たりして、テープの原形を保持しながら機械的強度及び
接着力等を増大せしめることができる。
上記のダイパッドテープの代表的な製造例は下記のプリ
プレグ等を用いることにより行うことができる。
(i)ガラスクロスにエポキシ樹脂/硬化剤系を含浸し
、半硬化(Bステージ)させたもの。
(ii )ガラスクロスにビスマレイミドトリアジンを
含浸し、半硬化(Bステージ)させたもの。
(iii )半硬化状(Bステージ)エポキシフィルム
すなわちエポキシ樹脂/硬化剤系をTダイ溶融押出し法
にて離型性セパレータに積層し、冷却後剥離しフィルム
化させたもの。
〔実施例〕
実施例1 ガラスクロスにエポキシ樹脂を含浸し半硬化せしめた厚
さ200μmのエポキシガラス不織布プリプレグ(「シ
ルボンT−61」新興化学工業株式会社製)からなるダ
イパッドテープを所望の大きさに切断して第4図2に示
す形状の鉄系の金属板例えばコバール板を打ち抜き加工
してなるリードフレームに接着層により加熱接着した後
、グイボンド接着剤を使用して第3図(O)に示すよう
な半導体装置を組立てた。
得られた半導体装置について、実装試験による信頼性を
見たところ、接着層の電流のリークは見られず、安定し
た接着性が確認された。又、ワイヤーボンダビリティ−
も良好で信頼性のある半導体装置を構成することができ
た。
又、85℃、85%RHの雰囲気にて24時間放置後2
60℃のハンダ浴に3時間浸漬した後、プレッシャーク
ンカーテスター(PCT)にて250時間試験したが全
く異常がなかった。
実施例2 下記組成物を粉砕混合し、80〜100℃で熱溶融混練
しなからTダイ押し出し法にて離型シート上に押し出し
積層し、半硬化状のエポキシフィルムからなるダイパッ
ドテープを作成した。
得られたダイパッドテープを離型シートから剥離し所望
の大きさに切断して第4図2に示す形状の、鉄系の金属
板例えばコバール板を打ち抜き加工してなるリードフレ
ームに接着層により加゛  熱すると同時にグイボンデ
ィング接着剤を使用すた。 得られた半導体装置につい
て、実装試験による信頼性を見たところ、接着層の電流
のリークは見られず、安定した接着性が確認された。又
、ワイヤーボンダビリティ−も良好で、信頼性のある半
導体装置を構成することができた。
又、85℃、85%RHの雰囲気にて24時間放置後2
60℃のハンダ浴に3時間浸漬した後、PCTにて25
0時間試験したが全(異常がなかった。
〔発明の効果〕
本発明は上記の構成よりダイパッドの排除されたリード
フレームを用いた半導体素子であって、リードに接続す
るボンディングワイヤーをチップの下面から取り出す構
造の半導体装置を提供するものであるので、ダイパッド
テープを半導体ベレットの形状、寸法に合わせて任意に
裁断してリードフレームの半導体ペレット搭載部に供す
ることができ、リードフレームの設計製作上効率化とコ
ストダウンに有効である。又、ダイパッドテープと封止
材料との接着性が良好なので、水分の急激な膨張による
封止樹脂のクランク発生等の心配もな(、かつ半導体ベ
レットとダイパッドテープ間の熱膨張率の差が小さいの
で半導体ペレットのクランクの発生もなく、さらに又、
従来のリードフレームにあるようなリードの先端とダイ
パッドとの間の隙間に相当するものがないので、モール
ド加工時にボンディングワイヤーが流れたり、切れたり
することがないなどの効果も期待することができ、極め
て信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
第1図は従来の技術によるリードフレームの斜視図、第
2図は従来の半導体装置の断面図、第3図(イ)、(ロ
)は本発明の半導体装置の一例を示す断面図、第4図、
第5図および第6図は本発明の半導体装置に用いられる
リードフレームの構造例を示す上面図である。 1・・・ダイパッド、2・・・リード、3・・・サポー
トバー、4・・・半導体ベレット、5・・・ダイボンデ
ィング接着層、6・・・ボンディングワイヤー、7・・
・電極、8・・・封止樹脂、9・・・空隙部、10・・
・グイパッドテープ、11・・・偏平部、12・・・架
橋部、代理人 弁理士  竹  内    9第1図 第2図 第 3 E道 (イ) 第5図 鴨6図

Claims (1)

  1. 【特許請求の範囲】 1)ダイパッドが排除されたリードフレームおよび該リ
    ードフレームのリード先端を含んで覆う大きさを有する
    ダイパッドテープに搭載された半導体ペレットを封止し
    てなる半導体装置であって、前記ダイパッドテープが耐
    熱性接着フィルムの単一層からなることを特徴とする半
    導体装置。 2)リードフレームを構成するリードのうち所望の本数
    のリードがダイパッド空隙部に向って突出し、かつ突出
    したリードの先端部が他のリードに比べて広い面積にて
    構成されていることを特徴とする特許請求の範囲第1項
    記載の半導体装置。 3)リードフレームを構成するリードのうち所望の本数
    のリードがダイパッド空隙部に向って突出し、かつ該空
    隙部内で突出したリードの先端部が他のリードの先端部
    と互いに結合して架橋部を形成していることを特徴とす
    る特許請求の範囲第1項記載の半導体装置。
JP62088690A 1987-04-13 1987-04-13 半導体装置 Pending JPS63254758A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62088690A JPS63254758A (ja) 1987-04-13 1987-04-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62088690A JPS63254758A (ja) 1987-04-13 1987-04-13 半導体装置

Publications (1)

Publication Number Publication Date
JPS63254758A true JPS63254758A (ja) 1988-10-21

Family

ID=13949834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62088690A Pending JPS63254758A (ja) 1987-04-13 1987-04-13 半導体装置

Country Status (1)

Country Link
JP (1) JPS63254758A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444301A (en) * 1993-06-23 1995-08-22 Goldstar Electron Co. Ltd. Semiconductor package and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797659A (en) * 1980-12-10 1982-06-17 Matsushita Electronics Corp Lead frame
JPS6068639A (ja) * 1983-08-31 1985-04-19 Toshiba Corp 樹脂封止型半導体装置
JPS60167454A (ja) * 1984-02-10 1985-08-30 Hitachi Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797659A (en) * 1980-12-10 1982-06-17 Matsushita Electronics Corp Lead frame
JPS6068639A (ja) * 1983-08-31 1985-04-19 Toshiba Corp 樹脂封止型半導体装置
JPS60167454A (ja) * 1984-02-10 1985-08-30 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444301A (en) * 1993-06-23 1995-08-22 Goldstar Electron Co. Ltd. Semiconductor package and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US5122858A (en) Lead frame having polymer coated surface portions
US4942454A (en) Resin sealed semiconductor device
US6507102B2 (en) Printed circuit board with integral heat sink for semiconductor package
JP2972096B2 (ja) 樹脂封止型半導体装置
JP2002299540A (ja) 半導体装置およびその製造方法
CN1206496A (zh) 半导体器件及其制造方法、电路基板和薄膜载带
JPH0794553A (ja) 半導体装置およびその製造方法
JP2000077435A (ja) 半導体装置及びその製造方法
JP3391282B2 (ja) 電子部品の製造方法
JP2000124240A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000114295A (ja) 半導体装置の製造方法
JPS63254758A (ja) 半導体装置
JPH0864759A (ja) 樹脂封止型パワーモジュール装置及びその製法
US5153706A (en) Lead frames for use in plastic mold type semiconductor devices
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
JP3845947B2 (ja) 樹脂封止型半導体装置
JPS63216365A (ja) 半導体装置
JP2587632B2 (ja) 半導体装置
JPH03161957A (ja) 半導体装置
JPS63310149A (ja) 高集積化ic用パッケ−ジおよびその製造方法
JP3419898B2 (ja) 半導体装置及びその製造方法
JPH01220465A (ja) 半導体装置
JP4311294B2 (ja) 電子装置およびその製造方法
JPH0442921Y2 (ja)
JPS61144853A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置の製造方法