JPS6325679B2

JPS6325679B2 -

Info

Publication number: JPS6325679B2
Application number: JP56208814A
Authority: JP
Inventors: Masanori Ishibashi
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1981-12-22
Filing date: 1981-12-22
Publication date: 1988-05-26
Also published as: JPS58108585A

Description

【発明の詳細な説明】この発明は、各種基本波（BASIC WAVE）
を得る電子楽器のウエーブジエネレータに関す
る。

電子楽器の１つにミユージツクシンセサイザが
あるが、この種の電子楽器は、ほとんどアナログ
回路によるものであり、デイジタル的手法により
実現したものはほとんど無い。

しかし、電子オルガン等においてデイジタル的
に楽音波形を得る方法としては、従来より種々研
究がなされ、一部実用化されているものと思われ
る。しかして、このような楽音波形を得る方法、
特にROMに予め楽音波形をデイジタル記憶して
おき、それを音階周波数により読出す方法として
は、次の３種に大別されよう。

即ち、その第１の方式は、一定値を累積加算す
るアドレスカウンタの出力によつてROMをアド
レス指定するものである。この方式のものは、周
波数に関係なく同一波形をサンプリングするた
め、高音域の楽音においてはサンプリング定理に
よる折り返し歪（エリアシング）が発生しないよ
うにするため帯域制限された波形とする必要があ
り、このように帯域制限した波形では、低周波数
の波形の場合高次倍音の少い音色となる欠点があ
る。またこの第１の方法ではアドレスステツプ数
が少い関係から同一アドレスを複数回連続して指
定することになり、所謂ジツタが発生する欠点も
ある。またジツタの発生を防止するためにアドレ
スステツプ数を増加し、更に量子化ノイズを減ら
すために量子化ビツト数も増加させた場合、当
然、ROMの記憶容量が極めて大きくなる問題点
がある。なお、この第１の方式を改良したものと
して、特開昭51−119913号公報に開示の技術があ
る。これによれば、波形の形状をアドレス信号の
与え方及び補間の仕方で切換えるようになつてお
り、同一メモリに入つている波形をもとに発生す
る楽音の音色を発音開始時から経時的に変化させ
るようにしている。

しかしながら、この公報の開示技術によつて
も、発生すべき楽音の音高に従つて高調波成分の
含まれ方は変化してしまい、低音域になれば当然
高次倍音が少くなり、ミユージツクシンセサイザ
の音源とするには適切でなく、サンプリング周波
数f_sの1/2の周波数で帯域制限したようなスペク
トルをもつ波形を全音域で得るようにすることは
不可能である。

第２の方式のものはROMの読出しの１周期を
基本クロツクの出力周期の整数倍とするものであ
る。この方式のものでは発音すべき楽音の周波数
が基本クロツクの整数倍であるためジツタや量子
化ノイズは発生しない反面、最高音の周波数を高
くし且つ音階の精度を高くするためには基本クロ
ツクの周波数を最高音の周波数の数百倍とせねば
ならず、しかもビプラートやポルタメント等の効
果をデイジタル制御により実現するためには基本
クロツクの周波数を更に高くせねばならず、ハー
ドの構成が大となる欠点がある。また上述したよ
うに読出し波形の周期が基本クロツクの整数個分
としたために一般に、アドレスステツプの間隔が
等間隔とならず、音階ごとに音色が若干変化する
欠点もある。

第３の方式のものはROMを可変クロツクによ
り読出すものである。この方式のものはアナログ
発振器から上記可変クロツクを出力するため、上
述した折り返し歪、ジツタ、量子化ノイズの発生
がなく、また低周波数の波形の場合に高次倍音の
含有率が減少することもなく、更に音階ごとの音
色の変化も発生しない反面、周波数発生部を多重
化処理できないからポリフオニツクの楽音を１つ
の波形合成器から得られず、ハードの構成が大と
なる欠点がある。

この発明は上述した事情の下になされたもの
で、その目的とするところは、波形ROMを用い
ることなくデイジタル回路による演算処理によつ
て矩形波等の基本波を生成可能とし、しかもスペ
クトルが帯域制限された波形を発生するために、
楽音波形の振幅レベルが急変する部分で、かつ指
定音高に関係なく一定期間の波形を関数曲線で補
間するようにした電子楽器のウエーブジエネレー
タを提供することである。

以下、図面を参照してこの発明をミユージツク
シンセサイザに適用した一実施例を説明する。第
１図は上記実施例によるミユージツクシンセサイ
ザのシステム構成図を示す。図において、キーボ
ード１には複数のキーが備えられ、各キーからは
キー操作信号が出力する。スイツチ部２には、矩
形波、PWM波（非対称方形波）、鋸歯状波等の
各種音源波形（基本波）を選択するスイツチ、後
述するデイジタルフイルタ６、エンベロープジエ
ネレータ７等を夫々制御するスイツチ等、各種ス
イツチが設けられている。そしてキーボード１お
よびスイツチ部２からの各出力は共にCPU（中央
処理装置）３に供給される。

CPU３はこのミユージツクシンセサイザのす
べての動作を制御する装置であり、マイクロプロ
セツサ等から成るがその詳細については省略す
る。

ROM（リードオンリメモリ）４は音階周波数
コードβを記憶するメモリである。そしてキーボ
ード１上の操作キーに応じた音階周波数コードβ
を読出すアドレスデータがCPU３から出力し、
ROM４へ供給される。また読出された音階周波
数コードβはウエイブジエネレータ５に供給され
る。

ウエイブジエネレータ５は上記音階周波数コー
ドβと、CPU３から供給されるデータα，γ、
Ｋにもとづき上記音源波形をデイジタル演算によ
り作成する回路であり、作成された波形データは
デイジタルフイルタ６に供給される。デイジタル
フイルタ６はCPU３からの制御信号にもとづき
上記波形データ中の倍音成分の一部を除去し、そ
の出力をエンベロープジエネレータ７に供給す
る。またエンベロープジエネレータ７はCPU３
からの制御信号にもとづき上記デイジタルフイル
タ６の出力に対しエンベロープを付与して楽音信
号とし、デイジタル／アナログ変換器８へ供給す
る。デイジタル／アナログ変換器８は入力したデ
イジタル量の楽音信号をアナログ量の楽音信号に
変換する回路であり、このアナログ量の楽音信号
はデイジタル／アナログ変換器８の出力側に接続
されるアンプ９、スピーカ１０を介し楽音として
放音される。なお、このデイジタルフイルタ６に
は特願昭55−53179号「デイジタルフイルタ装
置」、エンベロープジエネレータ７には、特願昭
56−74244号「電子楽器のエンベロープ制御方式」
が適用し得る。

次に第２図を参照してウエーブジエネレータ５
の具体的構成を説明する。フルアダー１５のＡ入
力端A₁₅〜A₀にはシフトレジスタ１７が出力し循
環される。16ビツトデータが印加される。またＢ
入力端B₁₅〜B₀にはCPU３からの16ビツトの一定
値のデータα（X₁₅〜X₀）が印加される。そして
端子Cinにはハイレベル信号“Ｈ”が常に印加さ
れている。したがつてフルアダー１５はＡ入力端
の入力データからＢ入力端への入力データαを減
算し、その結果データをＳ出力端S₁₅〜S₀から出
力し、フルアダー１５の出力側に接続されるフル
アダー１６のＡ入力端A₁₅〜A₀へ印加する。この
フルアダー１６のＢ入力端B₁₅〜B₀には、ゲート
回路G₁から出力する音階周波数コードβ（矩形波
または鋸歯状波の作成の場合）またはゲート回路
G₂から出力するデータβ±（β−Ｋ）γ（PWM波
作成の場合）が夫々、アンドゲート１８₁₅〜１８
_０を介しブリセツトされる。なお、アンドゲート
１８₁₅〜１８₀の各制御入力端には共に、フルア
ダー１５の端子Coutから出力するキヤリー出力
がインバータ１９を介し印加される。

フルアダー１６の結果データはＳ出力端S₁₅〜
S₀から出力し、フルアダー１６の出力側に接続さ
れる上記シフトレジスタ１７に印加される。茲
で、いまこのミユージツクシンセサイザが例えば
８音のポリフオニツクシンセサイザであるとすれ
ば、シフトレジスタ１７は容量16ビツトのシフト
レジスタを８段カスケード接続されて成る。そし
て第２図の回路はCPU３の制御下に時分割処理
動作を実行する。

シフトレジスタ１７の出力データのうち下位９
ビツトのデータは排他的オアゲート２０₈〜２０₀
に印加される。また上記出力データの10〜15ビツ
トの各データはインバータ２１−１〜２１−６を
夫々介しアンドゲート２２−１〜２２−６の各制
御入力端に印加される。更に上記出力データのう
ち最上位ビツトのデータはインバータ２１−７を
介してアンドゲート２２−６の他方入力端に印加
される。アンドゲート２２−１〜２２−６は図示
の如く直列接続されており、したがつてアンドゲ
ート２２−６の出力はアンドゲート２２−５の他
方入力端に印加され、以下、同様にアンドゲート
２２−５〜２２−２の各出力は後段の各アンドゲ
ート２２−４〜２２−１の各他方入力端に印加さ
れる。そしてアンドゲート２２−１の出力は排他
的オアゲート２０₈〜２０₀に印加される。

排他的オアゲート２０₈〜２０₀の出力はROM
（リードオンリメモリ）２３のＡ入力端A₈〜A₀へ
アドレスデータとして印加される。ROM２３は
第３図に示す1/4波形の正弦波のデータを記憶し
ている。この波形データはウエイブジエネレータ
５が生成する矩形波等の振幅レベルが急変する個
所を補間するために使用されるもので、ROM２
３の出力端O₆〜O₀から読出される７ビツトの波
形データはオアゲート２４₆〜２４₀に印加され
る。

オアゲート２４₆〜２４₀にはまたアンドゲート
２２−２の出力がインバータ２５およびトランス
フアーゲート２６を介し印加されている。そして
オアゲート２４₆〜２４₀の出力は排他的オアゲー
ト２７₆〜２７₀の各一端に印加される。排他的オ
アゲート２７₆〜２７₀の各他端には、アンドゲー
ト２２−１の出力がインバータ２８およびトラン
スフアゲート２９を介し印加されている。そして
排他的オアゲート２７₆〜２７₀の出力は、極性反
転回路を構成するフルアダー３０のＡ入力端A₆
〜A₀へ印加される。またフルアダー３０のＡ入
力端A₇には上記アンドゲート２２−１の出力が
インバータ２８、トランスフアーゲート２９、イ
ンバータ３１を介し印加される。更にフルアダー
３０の入力端Cinには同様にアンドゲート２２−
１の出力がインバータ２８、トランスフアゲート
２９を介し印加されるほか、後述する極性反転回
路３２の出力がトランスフアーゲート３３を介し
印加される。そして、フルアダー３０の出力端S₇
〜S₀から出力するデータはトランスフアーゲート
３４₇〜３４₀を介しデイジタルフイルタ６へ送出
される。

なお、上記トランスフアーゲート２６は矩形波
およびPWM波を夫々指定するスイツチの操作時
にCPU３から出力する制御信号をゲートに印加
され開閉制御される。またトランスフアーゲート
２９，３５は鋸歯状波を指定するスイツチの操作
時にCPU３から出力する制御信号を夫々ゲート
に直接印加され、またトランスフアゲート３３は
インバータ３６を介し印加され、開閉制御され
る。更にトランスフアーゲート３４₇〜３４₀は上
記アンドゲート２２−２の出力をインバータ２
５、トランスフアゲート３５、インバータ３７を
介しゲートに夫々印加され、開閉制御される。

減算回路４１には音階周波数コードβおよびデ
ータＫ（一定値）が夫々印加される。そしてその
結果データβ−Ｋは乗算回路４２および除算回路
４４に夫々印加される。乗算回路４２にはまたデ
ータγ（このデータγは０≦γ≦１の値をとり、
デユーテイ比を決定するデータである）が印加さ
れ、その結果データ（β−Ｋ）γは加減算回路４
３に印加される。この加減算回路４３の他端には
音階周波数コードβが印加され、また制御入力±
には上記極性反転回路３２の出力が印加される。
そして加減算回路３２の結果データβ±（β−Ｋ）
γはゲート回路G₂に印加される。なお、ゲート
回路G₁は矩形波および鋸歯状波を夫々指定する
スイツチの操作時にCPU３３から出力する制御
信号により開閉制御され、またゲート回路G₂は
PWM波を指定するスイツチの操作時にCPU３か
ら出力する制御信号により開閉制御される。

減算回路４５にはシフトレジスタ１７の出力デ
ータＭおよびデータＫが入力する。そしてその結
果データＭ−Ｋは除算回路４４に印加される。そ
して除算回路４の結果データ（Ｍ−Ｋ）／（β−
Ｋ）はトランスフアーゲート４６₇〜４６₀を介し
デイジタルフイルタ６へ鋸歯状波のデータとして
送出される。トランスフアーゲート４６₇〜４６₀
の各ゲートにはアンドゲート２２−２の出力がイ
ンバータ２５、トランスフアーゲート３５、イン
バータ３７，４７を介し印加され、開閉制御され
る。

極性反転回路３２はシフトレジスタ４８と、こ
のシフトレジスタ４８の出力側に接続される排他
的オアゲート４９とにより構成されている。そし
て排他的オアゲート４９の他の入力端にはフルア
ダー１５の出力端C′からの出力がインバータ５０
を介し印加される。また排他的オアゲート４９の
出力はシフトレジスタ４８の入力側に帰還され
る。シフトレジスタ４８は、上述した８音のポリ
フオニツクシンセサイザの場合、容量１ビツトの
シフトレジスタを８段カスケード接続して成る。
またフルアダー１５の上記出力端C′からは、フル
アダー１５の結果データが「512」になつたとき
“Ｈ”レベルの信号（キヤリー）が出力する。

次に第４図ないし第１４図を参照して上記実施
例の動作を説明する。先ず、第４図のタイムチヤ
ートを参照して矩形波をウエーブジエネレータ５
により生成する場合の動作を説明する。この場合
先ず、スイツチ部２上の矩形波を指定するスイツ
チをオンし、またその他の必要なスイツチを夫々
操作しておく。したがつて矩形波の指定スイツチ
のオン操作によりCPU３はウエーブジエネレー
タ５のゲート回路G₁，G₂に対し夫々、“Ｈ”（即
ち、“１”）レベルまたは“Ｌ”（即ち、“０”）レ
ベルの信号を出力する。このため以後、ゲート回
路G₁が開成し、且つゲート回路G₂が閉成する。
またCPU３はトランスフアーゲート２６に対し
“１”レベル信号を出力し、且つトランスフアー
ゲート２９，３５に対し“０”レベル信号を出力
する。このため以後、トランスフアーゲート２６
が開成し、且つトランスフアーゲート２９，３５
が閉成する。また上記トランスフアーゲート２
９，３５が閉成する結果、トランスフアーゲート
３３およびトランスフアーゲート３４₇〜３４₀が
開成し、且つトランスフアーゲート４６₇〜４６₀
が閉成する。

上記状態においてキーボード１のある上キーを
例えば１個オンした場合につき以下説明する。こ
の場合、上記の１個のキーのオン時にCPU₃は
ROM₄に対し、操作キーに応じた音階周波数コー
ドβをROM₄から読出すための所定のアドレスデ
ータを出力する。この結果、ROM₄から上記音階
周波数コードβが読出され、ウエイブジエネレー
タ５に供給される。そしてこの音階周波数コード
βは開成中のゲート回路G₁を介してアンドゲー
ト１８₁₅〜１８₀に印加される。而していまフル
アダー１５の出力端子Coutの出力は“０”であ
り、したがつてインバータ１９の出力“１”によ
り上記アンドゲート１８₁₅〜１８₀は開成中であ
る。したがつて上記音階周波数コードβがアンド
ゲート１８₁₅〜１８₀を介してフルアダー１６の
Ｂ入力端B₁₅〜B₀に印加される。一方、このとき
フルアダー１５のＳ出力端S₁₅〜S₀からフルアダ
ー１６のＡ入力端A₁₅〜A₀へ16ビツトオール
“０”データが印加される。したがつてそのとき
のフルアダー１６の結果データは設定された上記
音階周波数コードβと同一値のデータとなり、Ｓ
出力端子S₁₅〜S₀から出力するとシフトレジスタ
１７へ入力する。そしてこのデータはシフトされ
たのちシフトレジスタ１７から出力するとフルア
ダー１５のＡ入力端A₁₅〜A₀へ循環入力されると
共に、排他的オアゲート２０₈〜２０₀、インバー
タ２１₇〜２１₁へ入力する。

ところでこの実施例の場合、各音階の周波数コ
ードβの値はすべて「1024」より大きい値として
出力される。即ち、16ビツトデータのうち上位11
〜16ビツトの何れかのビツトには“１”のデータ
が必ず含まれている。したがつて上記１個のキー
オン時に上記音階周波数コードβが設定され、次
いでシフトレジスタ１７が同一値のデータを出力
したとき、アンドゲート２２−２の出力は第４図
ｅに示すように必ず“０”レベルとなつている。
したがつてアンドゲート２２−１の出力も上記ア
ンドゲート２２−２の出力が“０”の間は第４図
ｂに示すように“０”レベルとなつている。更に
このとき、インバータ５０の出力は第４図ｂに示
すように“１”レベル、したがつて極性反転回路
３２の出力は第４図ｄに示すように“０”レベル
である。この結果、アンドゲート２２−１の
“０”レベルの信号が排他的オアゲート２０₈〜２
０₀に供給され、シフトレジスタ１７の出力の下
位９ビツトのデータがそのままROM２３のＡ入
力端A₈〜A₀へ印加される。またアンドゲート２
２−２の“０”レベルの信号をインバータ２５に
より反転した“１”レベルの信号がオアゲート２
４₆〜２４₀へ印加され、したがつてオアゲート２
４₆〜２４₀から夫々“１”レベルの信号が出力
し、排他的オアゲート２７₆〜２７₀の各一端へ印
加される。而して排他的オアゲート２７₆〜２７₀
の各他端には極性反転回路３２の“０”レベルの
出力が印加されている。したがつて排他的オアゲ
ート２７₆〜２７₀の各出力はすべて“１”レベル
の信号となる。またインバータ３１の出力も
“１”レベルである。この結果、フルアダー３０
のＡ入力端A₇〜A₀にはオール“１”データが入
力する。またフルアダー３０のキヤリー入力端
Cinには極性反転回路３２の出力（“０”信号）
が入力している。したがつてフルアダー３０のこ
のときの結果データは８ビツトオール“１”デー
タとしてＳ出力端子S₇〜S₀から出力し、開成中の
トランスフアーゲート３４₇〜３４₀を介しデイジ
タルフイルタ６へ送出される。第４図ａの波形図
はこのデイジタルフイルタ６へ送出される矩形波
を示している。したがつてデイジタルフイルタ６
ではCPU３の制御下に指定された倍音成分が除
去され、またその出力に対しエンベロープジエネ
レータ７はエンベロープを付与し、操作キーの音
階の楽音の生成放音が開始される。

設定された音階周波数コードβと同一値のデー
タがフルアダー１５のＡ入力端A₁₅〜A₀へ循還入
力したとき、そのＢ入力端B₁₅〜B₀へはCPU３か
ら出力する一定値のデータαが16ビツトデータと
して入力している。またキヤリー入力端Cinは常
時“Ｈ”レベルに設定されているから、フルアダ
ー１５はこのときβ−αの１回目の減算動作を実
行し、その結果データをＳ出力端から出力し、フ
ルアダー１６のＡ入力端へ印加する。なお、上式
「β−α」の「−α」は第２図のα₀，α₁，……α₁₅
の値から「−１」したものに相当する。而してこ
の減算動作実行時にはフルアダー１５のキヤリー
出力端Coutの出力は“１”レベルとなり、した
がつてインバータ１９の出力が“０”となり、ア
ンドゲート１８₁₅〜１８₀が閉成する。このため
フルアダー１６のＢ入力端への音階周波数コード
βの入力が阻止される。したがつてこのときのフ
ルアダー１６の結果データはフルアダー１５の上
記１回目の結果データと同一であり、シフトレジ
スタ１７へ与える。そしてこの１回目の結果デー
タがシフトレジスタ１７から出力されるとフルア
ダー１５のＡ入力端へ循環入力する一方、排他的
オアゲート２０₈〜２０₀、インバータ２１−７〜
２１−１へ入力する。而してこの１回目の演算後
におけるフルアダー３０のＡ入力端、キヤリー入
力端Cinのデータ入力状態は前回と変化なく、し
たがつてデイジタルフイルタ６へは８ビツトオー
ル“１”データが送出される。フルアダー１５、
アンドゲート１８₁₅〜１８₀、フルアダー１６、
シフトレジスタ１７では以後、上述した１回目の
減算動作と全く同様な累積減算動作がその結果デ
ータ、即ち、シフトレジスタ１７の出力が
「1024」（第４図ｆ参照）となるまで繰返される。
そしてこの間、フルアダー３０のＡ入力端、キヤ
リー入力端Cinへの入力状態も変化がなく、した
がつてこの間、引き続きデイジタルフイルタ６へ
は８ビツトオール“１”データが送出される。そ
して次の減算動作によつてシフトレジスタ１７の
出力が「1024」より小となると、該シフトレジス
タ１７のビツトの上位11〜16ビツト目のデータが
オール“０”となつたことになり、したがつてア
ンドゲート２２−２の出力が第４図ｅに示すよう
に“１”レベルへ反転する。したがつて以後、イ
ンバータ２５の出力が“０”レベルとなり、オア
ゲート２４₆〜２４₀へ入力する。

一方、シフトレジスタ１７の出力が上述した
「1024」から「512」までの累積減算動作の間は該
シフトレジスタ１７の出力の10ビツト目のデータ
は“１”を保持し、したがつてこの間、第４図ｂ
に示すように引き続きアンドゲート２２−１の出
力は“０”であり、排他的オアゲート２０₈〜２
０₀へ供給される。このため上記「1024」〜
「512」の間はROM２３のＡ入力端へはシフトレ
ジスタ１７の出力の下位９ビツトデータがそのま
ま印加されつづける。また上記間は第４図ｄに示
すように極性反転回路３２の出力は引き続き
“０”レベルである。

したがつてシフトレジスタ１７の出力が
「1024」以下になつた時点、例えば「1023」にな
つた時点を想定すると、そのとき該シフトレジス
タ１７の出力の下位９ビツトはオール“１”であ
り、ROM２３のＡ入力端へ印加される。したが
つてROM２３はこの９ビツトオール“１”のア
ドレスデータにアドレス指定されて、第３図に示
すように７ビツトオール“１”データを読出され
る。この７ビツトオール“１”データはオアゲー
ト２４₆〜２４₀を介し排他的オアゲート２７₆〜
２７₀へ入力する。而して上述したように、排他
的オアゲート２７₆〜２７₀およびフルアダー３０
のキヤリー入力端Cinにはまだ“０”レベルの信
号が入力中であり、したがつてフルアダー３０の
Ａ入力端には８ビツトオール“１”データが入力
し、その結果データも８ビツトオール“１”デー
タとして出力し、デイジタルフイルタ６へ送出さ
れる。

次に、次の累積減算動作によりシフトレジスタ
１７の出力が「1023」より更にデータαだけ小さ
い値となると、ROM２３は上述した９ビツトオ
ール“１”データ（即ち、「511」）よりαだけ小
さいアドレスデータによつてアドレス指定され
る。したがつて第３図からも分かるようにROM
２３からは上述した７ビツトオール“１”データ
より所定値小さいデータ、即ち、前回よりやや小
さい振幅値のデータが読出され、またその振幅値
のデータがフルアダー３０により極性を反転され
ずそのまま出力してデイジタルフイルタ６へ送出
される。

以下、同様にしてシフトレジスタ１７の出力が
各累積減算動作によりαずつ小さくなつてゆき、
その値が「512」となるまでの間はROM２３は
そのデイジタルデータが順次、αずつ小さくなる
方向へアドレス指定されてゆき、これに応じてそ
の都度、前回より小さい値の振幅値データが読出
される。そしてこの間、フルアダー３０のＡ入力
端およびキヤリー入力端Cinへのデータの入力状
態は上述したことと同様であり、これに応じてデ
イジタルフイルタ６へは上述した順次小さくなる
振幅値データが送出される。そしてシフトレジス
タ１７の出力が「512」のときには、ROM２３
は９ビツトオール“０”のアドレスデータによつ
てアドレス指定されることになる。

次に累積減算動作の結果データがフルアダー１
５において「512」から「511」以下の値に変化す
るとき、フルアダー１５の出力端子C₁から“１”
信号が出力し、それに応じて第４図ｃに示すよう
にインバータ５０から１発のパルス信号が出力す
る。その結果、第４図ｄに示すように以後、極性
反転回路３２の出力が“１”レベルに反転し、排
他的オアゲート２７₆〜２７₀、インバータ３１、
フルアダー３０のキヤリー入力端Cinに夫々印加
される。

したがつてこの「511」以下のデータが第４図
ｆに示す如くシフトレジスタ１７から出力したと
き、その出力の上位10〜16ビツトはオール“０”
データとなり、このためアンドゲート２２−１の
出力が第４図ｂに示すように“１”レベルに変化
し、排他的オアゲート２０₈〜２０₀の他端には再
び９ビツトオール“１”データが印加され、而し
てその出力は９ビツトオール“０”に反転されて
ROM２３のＡ入力端へ印加される。このため累
積減算の結果データが「511」〜「０」に順次、
αづつ小さくなる間はROM２３はアドレスデー
タがオール“０”からオール“１”へ大きくなる
方向に向つて順次アドレス指定されることにな
る。またその結果読出される振幅値データは第３
図に示すように順次大きくなるが、その振幅値デ
ータは排他的オアゲート２７₆〜２７₀を介しフル
アダーのＡ入力端A₆〜A₀に入力し、またＡ入力
端A₇には“０”信号が入力し、更にキヤリー入
力端子Cinには“１”信号が入力するから、この
間にフルアダー３０から出力するデータはROM
２３から読出される振幅値データの極性を反転し
たものに等しくなり、そのデータがデイジタルフ
イルタ６に送出される。

第４図ｆに示すようにシフトレジスタ１７出力
が「1024」から「０」の間では、第４図ａの矩形
波の振幅は、ROM２３から読出した1/4周期の
正弦波の波形データによつて補間される。

上述のようにして累積減算結果が「０」以下に
なると次の減算動作時にフルアダー１５のキヤリ
ー出力端子Coutから“０”信号が出力し、この
結果、アンドゲート１８₁₅〜１８₀が一時開成し
て音階周波数コードβがフルアダー１６のＢ入力
端B₁₅〜B₀へ印加される。そしてフルアダー１６
のＡ入力端子に与えられるデータと、この音階周
波数コードβが加算され、その結果データがシフ
トレジスタ１７から出力したとき、上述したよう
に上記データ、即ち、音階周波数コードβは
「1024」より大きい値であるから、上述した理由
によつてこの時点から第４図ｂ，ｅに示す如く、
アンドゲート２２−１、２２−２の各出力が
“０”レベルへ反転する。

上述のようにして音階周波数コードβが再び設
定されたのちは、既に説明したようにして以後、
αづつの累積減算動作が実行され、シフトレジス
タ１７の出力はβからαずつ小さくなり「1024」
まで減少する。而してこの間においては、フルア
ダー３０のＡ入力端子A₇〜A₀へは８ビツトオー
ル“０”データが入力し、またキヤリー入力端子
Cinへは“１”信号が入力しているから、この間
においてデイジタルフイルタ６へは８ビツトオー
ル“０”データが送出される。

累積減算結果が「1024」以下となり、更に
「512」まで減少する間は、先ず、第４図ｆに示す
「1024」より小、即ち「1023」以下となつた時点
よりアンドゲート２２−２の出力が“１”レベル
に反転する。したがつて「1023」〜「512」の間
は、フルアダー３０の出力は、ROM２３をその
最大アドレス（９ビツトオール“１”データ）か
ら最小アドレス（９ビツトオール“０”データ）
へ向けて順次アドレス指定し読出される振幅値デ
ータの極性を反転したものと等しくなつている。

更に、累積減算結果が「512」になると上述し
たようにフルアダー１５の出力端子C′から“１”
信号が出力し、それに応じて第４図ｄに示すよう
に極性反転回路３２の出力が“０”レベルへ反転
する。また次いで累積減算結果が「511」以下に
なるとアンドゲート２２−１の出力が“１”レベ
ルへ反転する。この結果、既に述べたように、上
記累積減算結果が「511」〜「０」の間において
は、フルアダー３０の出力は、ROM２３をその
最小アドレスから最大アドレスへ向けて順次アド
レス指定し読出される振幅値データと一致したデ
ータとなり、デイジタルフイルタ６へ送出され
る。

第４図ｆに示すように、シフトレジスタ１７出
力が「1024」から「０」の間では第４図ａの矩形
波の振幅はROM２３からの波形データによつて
補間される。そして累積減算結果が「０」以下に
なると次の演算時にフルアダー１５のキヤリー出
力端子Coutから“０”信号が出力し、フルアダ
ー１６に再び音階周波数コードβが設定されると
共に、次の一周期の矩形波の演算処理が開始され
る。

以上により、一周期分の矩形波を生成するため
の演算処理動作が終了する。而して第４図に示し
た、例えばシフトレジスタ１７出力が「０」から
「０」まで変化する演算周期（即ち、前回と今回
の各音階周波数コードβが夫々設定される間）を
T′サンプリング周期をTsとすると、上記演算周
期T′は次式(1)により表わされる。

T′＝Ts・β／α …(1) また上述の如くして生成した矩形波の周波数₀
はサンプリング周波数_sとしたとき、次式(2)によ
り表わされる。

₀＝１／2T′ ＝_s／２・α／β …(2) 次に第５図を参照してPWM波の生成の場合の
動作を説明する。先ず、スイツチ部２上のPWM
波の指定スイツチをオンする。この結果、ゲート
回路G₁が閉成し、且つゲート回路G₂が開成する。
また、トランスフアーゲート２６，３３，３４₇
〜３４₀が開成し、且つトランスフアゲート２９，
３５，４６₇〜４６₀が閉成する。そして上記状態
においてキーボード１上の１個のキーをオンする
とPWM波の演算生成処理が開始される。

いま、第５図ｆに示すシフトレジスタ出力が
「０」（同図の左端にある「０」）のタイミングか
ら説明を行う。即ち、この時点では、極性反転回
路３２の出力は第５図ｄに示すように“１”レベ
ルであり、したがつて加減算回路４３には加算指
令が与えられ、また排他的オアゲート２７₆〜２
７₀、インバータ３１、フルアダー３０のキヤリ
ー入力端子Cinに夫々、“１”信号が印加される。

一方、減算回路４１は結果データβ−Ｋを出力
して乗算回路４２に与え、また乗算回路４２は結
果データ（β−Ｋ）γを出力して加減算回路４３
に与えている。更に加減算回路４３は結果データ
β＋（β−Ｋ）γを出力し、ゲート回路G₂に与え
ている。茲で、上記データＫは例えば「1024」で
あり、またデユーテイ比を決定するデータγは、
０≦γ≦１の値をとる。

したがつて上記１個のキーのオン時に、矩形波
の生成動作時に述べたことと同様な動作にしたが
つてフルアダー１６には演算処理開始時にデータ
β＋（β−Ｋ）γが設定される。そしてこの設定
データβ＋（β−Ｋ）γからデータα（一定値）を
減算する累積減算動作が実行される。そしてその
結果データ、即ち、シフトレジスタ１７の出力が
「1024」までαづつ減少するまでの間は、第５図
ｂ，ｃ，ｄ，ｅに夫々示す如く、アンドゲート２
２−１、インバータ５０、極性反転回路３２、ア
ンドゲート２２−２の各出力は夫々“０”，“１”，
“１”，“０”の各レベルを保持している。このた
めこの期間はROM２３からの読出し波形は無効
とされ、フルアダー３０から出力されデイジタル
フイルタ６へ送出されるデータは８ビツトオール
“０”データとなる。

累積減算の結果データ即ちシフトレジスタ１７
出力が「1024」より小となるとアンドゲート２２
−２の出力が“１”レベルに反転する。このため
上記結果データが「1024」から「512」まべ変化
する間は、ROM２３を最大アドレスから最小ア
ドレス方向へ順次アドレス指定して読出される振
幅値データの極性を反転したデータがフルアダー
３０から出力し、デイジタルフイルタ６へ送出さ
れる。

結果データが「512」になると、極性反転回路
３２の出力が第５図ｄに示す如く“０”レベルへ
反転し、加減算回路４３へ減算指令が与えられ、
また排他的オアゲート２７₆〜２７₀、インバータ
３１、フルアダー３０のキヤリー入力端子Cinに
“０”信号が印加される。また上記結果データが
「511」以下になると第５図ｂに示す如く、アンド
ゲート２２−１の出力“１”レベルに反転する。
このため結果データが「511」から「０」まで変
化するまでの間は、フルアダー３０の出力は、
ROM２３をその最小アドレスから最大アドレス
方向へ向けてアドレス指定して読出される振幅値
データがそのまま出力し、デイジタルフイルタ６
へ送出される。

そして、第５図ｆに示すように結果データが
「０」以下となると、次の減算動作時にフルアダ
ー１６に対し、データβ−（β−Ｋ）γが設定さ
れる。なお、第５図ｂ，ｃに夫々示すように、結
果データが「０」以下となるときアンドゲート２
２−１，２２−２の各出力が“０”レベルへ反転
する。上記データβ−（β−Ｋ）γがフルアダー
１６に設定されると再びαづつの減算動作が開始
される。そしてその結果データが「1024」に減少
するまでの間はフルアダー３０の出力は８ビツト
オール“１”データを保持される。そして、第５
図ｆに示すように結果データが「1024」より小と
なるとアンドゲート２２−２の出力が第５図ｅに
示すように“１”レベルに反転する。したがつて
結果データが「512」まで減少する間は、フルア
ダー３０の出力はROM２３を最大アドレスから
最小アドレスへ向けてアドレスして読出される振
幅値データと同一データとなり、デイジタルフイ
ルタ６へ送出する。

次に結果データが「512」より小となり、更に
「０」まで減少する間は、アンドゲート２２−１、
極性反転回路３２の各出力が共に“１”レベルに
反転して保持される。したがつてこの間のフルア
ダー３０の出力は、ROMは、ROM２３を最小
アドレスから最大アドレスへ向けてアドレスし読
出される振幅値データの極性を反転したデータと
なり、デイジタルフイルタ６へ送出される。

以上でPWM波の１周期の演算処理作を終り、
以下は上述したことの繰返しである。そしてその
周波数₀は矩形波の場合と同一であり、式(2)によ
り表わされる。

次に第６図を参照して鋸歯状波の場合につき説
明する。先ず、スイツチ部２上の鋸歯状波の指定
スイツチをオンする。この結果、ゲート回路G₁
が開成し、且つゲート回路G₂が閉成する。また
トランスフアーゲート２９，３５が開成し、且つ
トランスフアーゲート２６，３３が閉成する。そ
して上記状態においてキーボード１上の１個のキ
ーをオンすると鋸歯状波生成のための演算処理が
開始する。

いま、第６図ｄに示すシフトレジスタ１７出力
が「０」（同図の左端にある「０」のタイミング
から説明を行う。この時点で音階周波数コードβ
がフルアダー１６に設定される。したがつてこの
音階周波数コードβがシフトレジスタ１７から次
いで出力すると、該コードβは「1024」より大き
いデータであるから、第６図ｂ，ｃに夫々示すよ
うに、アンドゲート２２−１，２２−２の各出力
は共に“０”レベルへ反転する。そしてアンドゲ
ート２２−２の出力が“０”となつたためにイン
バータ３７の出力が“０”、インバータ４７の出
力が“１”となり、これに応じてトランスフアー
ゲート３４₇〜３４₀が閉成し、且つトランスフア
ーゲート４６₇〜４６₀が開成する。またフルアダ
ー１５，１６、シフトレジスタ１７、アンドゲー
ト１８₁₅〜１８₀では上記音階周波数コードβか
らデータα（一定値）を減算する累積減算動作が
開始する。そしてその累積減算動作の結果データ
が「1024」の値に減少するまでの間は上記アンド
ゲート２２−２の出力状態は変化しないため、デ
イジタルフイルタ６への除算回路４４の出力が開
成中のトランスフアーゲート４６₇〜４６₀を介し
送出される。而して除算回路４４の入力端子Ａに
は減算回路４５の出力データＭ−Ｋが入力し、ま
た入力端子Ｂには減算回路４１の出力データβ−
Ｋが夫々印加されている。したがつて除算回路の
出力データH′は次式(3)により表わされる。

H′＝Ｍ−Ｋ／β−Ｋ×Ｈ …(3) 茲で、Ｍはシフトレジスタ１７の出力、Ｋは一
定値であり、この実施例では「1024」、Ｈは最大
振幅値であり、この実施例では「256」である。
したがつて式(3)は次式(4)に書きかけることができ
る。

H′＝Ｍ−1024／β−1024×256 …(4) 式(4)からも分かるように、シフトレジスタ１７
の出力Ｍ、即ち、累積減算の結果データが
「1024」となると、デイジタルフイルタ６へ送出
されるデータは「０」となる。そして第６図ｄに
示すように結果データが「1024」以下となるとア
ンドゲート２２−２の出力が第６図ｃに示すよう
に“１”レベルに反転する。したがつてトランス
フアーゲート３４₇〜３４₀が開成し、且つトラン
スフアーゲート４６₇〜４６₀が閉成する。そして
上記結果データが「512」に減少するまでの間は
アンドゲート２２−１の出力は“０”レベルを保
持されるためインバータ２８の出力“１”が開成
中のトランスフアーゲート２９を介し排他的オア
ゲート２７₆〜２７₀、インバータ３１、フルアダ
ー３０のキヤリー入力端子Cinに夫々印加され
る。即ち、結果データが「1023」〜「512」の間
は、ROM２３を最高アドレスから最小アドレス
へ向けて順次アドレス指定し読出される振幅値デ
ータの極性を反転したデータがフルアダー３０か
ら出力し、トランスフアーゲート３４₇〜３４₀を
介しデイジタルフイルタ６へ送出される。

結果データが「512」より小さくなると第６図
ｂに示すようにアンドゲート２２−１の出力も
“１”レベルに反転する。したがつてその“１”
信号が排他的オアゲート２２₈〜２２₀に印加され
て以後、ROM２３が最小アドレスから最大アド
レスへ向けてアドレス指定される一方、インバー
タ２８の出力“０”が排他的オアゲート２７₆〜
２７₀、インバータ３１、フルアダー３０のキヤ
リー入力端子Cinに夫々印加される。そのため
「511」〜「０」の間は、デイジタルフイルタ６へ
はROM２３から読出される振幅値データがその
まま送出される。そして次に再びフルアダー１６
に音階周波数コードβが設定される。

以上で鋸歯状波生成の一周期の動作を終る。そ
してその周波数₀は次式(5)により表わされる。

₀＝_s・α／β …(5) 即ち、(5)式から理解されるように、鋸歯状波の
場合は、矩形波あるいはPWM波の場合と異なり
音階周波数コードβを２倍とする必要がある。

以上説明した矩形波、PWM波、鋸歯状波の生
成動作においては、キーボード１上のキーが１個
だけオンされた場合につき説明したが、この実施
例ではミユージツクシンセサイザを８音のポリフ
オニツク用としたから、最大８個までのキーが同
時にオンされた場合においても、第１図および第
２図の各回路は８チヤンネルの時分割処理動作に
よつて各キーに対する上記基本波を同時生成する
ことができるが、その詳細説明は省略する。

第７図ないし第９図は、上記実施例によつて生
成された鋸歯状波の倍音成分の構成を実験データ
にもとづき３つの周波数について示したものであ
る。而して何れの場合もサンプリング周波数_sは
64KHzである。

第７図において、この鋸歯状波の基音の周波数
は、同図ａに示すようにα＝831、β＝240640、
_s＝64KHzを上記式(5)に代入して得られる221.011
Hzである。第７図ｂから分かるように、サンプリ
ング定理による折り返し歪（エリアシング）が発
生する周波数（_s／２＝32KHz）は145次の倍音
成分に対応している。そして１次〜144次までの
基音、倍音の各レベルは共に145次以上の各倍音
のレベルより高く、良好なものとなつている。な
お、この_s／２以上の高次倍音は聴感上全く問題
がないことが実験的に確認されている。また図示
の如く、176次付近と293次付近とに各倍音成分が
発生しないテイツプが生じている。

第８図は第７図と異なる周波数の鋸歯状波の倍
音構成の場合を示すもので、同図ａに示すように
α＝831、β＝120320、_s＝64KHzを式(5)に代入
して得られる周波数442.02Hzの鋸歯状波を示す、
示す。同図ｂから分かるように73次の倍音の周波
数が上記32KHzに相当している。そしてこの場合
も１次〜72次の基音、倍音のレベルは73次以上の
倍音のレベルより大である。また88次、146次付
近の２個所にデイツプが生じている。

第９図は、第７図、第８図と異なる周波数の鋸
歯状波の倍音構成を示す。その周波数は、同図ａ
に示すようにα＝831、β＝60160、_s＝64KHzを
式(5)に代入して得られる884.04Hzである。そして
同図ｂに示すように37次の倍音の周波数が32KHz
に略相当している。また１次〜36次の基音、倍音
の各レベルはこの場合も37次以上の各倍音のレベ
ルより大である。また同様に44次、72次に夫々デ
イツプが発生する。

第７図〜第９図は倍音関係にある３種類の周波
数を示したが、各周波数の鋸歯状波ともROM２
３により補間した期間（演算期間）を「1024」の
一定値としたために周波数が異つても倍音構成
（スペクトル）の特性が一定であり、各周波数に
おいて２個所づつ発生するデイツプの発生周波数
は周波数に関係なくほぼ一定となつている（即
ち、38897.9Hzと64.5KHz付近）。而してこのこと
は上述した周波数以外の周波数についても同様で
ある。

第１０図ないし第１２図は、上述の鋸歯状波で
示した３種類の周波数221.011Hz、442.021Hz、
884.042Hzの矩形波の各倍音構成を示している。
したがつてこの場合も同図ａに示すようにα＝
831，β＝240640またはβ＝120320またはβ＝
60160、_s＝64KHz、更に補間の演算期間は
「1024」である。而して図から自明な如く、この
矩形波についても上述した鋸歯状波と全く同様な
特性が得られる。またPWM波については矩形波
と同様であることは勿論である。

以上から分かるように、補間部分の巾（演算期
間）を音階周波数に関係なく一定とすれば全ての
音階周波数において一定の周波数での帯域制限さ
れた波形が簡単に得られる。

第１３図および第１４図は同一周波数の２つの
鋸歯状波において、上述した補間の演算期間を異
らせた場合の倍音構成の変化について説明するも
のである。即ち、第１３図は、同図ａに示す如く
α＝543、β＝78592、_s＝64KHzを式(5)に代入し
てその周波数を442.2Hzとし、また補間の演算期
間を「1024」としたものであり、他方、第１４図
は、同図ａに示す如くα、β、_sは同一であり、
且つ補間の演算期間を２倍の「2048」としたもの
である。即ち、CPU３からデータＫの値を変更
して与えることによつて実現出来る。而して第１
３図ｂと第１４図ｂとを比較してみると、倍音成
分のレベルが両者では異ることが明白である。即
ち、補間の演算期間を単に異らせるだけで同一発
音周波数の楽音の音色が異るフイルタ効果を得る
ことができることになる。なお、第８図と第１３
図の共に周波数が442Hzの鋸歯状波の倍音構成を
比較すると、サンプリング周波数_sおよび補間の
演算期間が同一であつても、設定するα，βの各
値が相違されば倍音構成が変化することが分か
る。

なお、上記実施例では基本波を矩形波、PWM
波、鋸歯状波の３種類としたが、三角波、傾斜波
等、他の基本波を利用することができる。また基
本波の振幅レベルが急変する個所の補間を正弦波
により行つたが、２次関数、３次関数、指数関
数、三角関数等の他の関数曲線を利用してもよ
い。また上記実施例ではROM２３に1/4周期の
正弦波を記憶したが、１周期あるいは1/2周期の
正弦波であつてもよい。更に上記実施例では初期
値βをフルアダーに設定後、一定値αを順次減算
する累積減算動作を行つたが、初期値βの設定後
一定値αを順次加算する累積加算動作を実行し、
上記実施例同様な基本波を得る演算処理を行つて
もよく、基本波の音階を決定する演算回路は種々
変更出来る。またこの発明はミユージツクシンセ
サイザに限らず、その他の電子楽器にも利用でき
ることは勿論であり、本発明の主旨を逸脱しない
範囲内で種々変形応用可能である。

この発明は以上説明したように、デイジタル回
路を用いた演算処理によつて矩形波等の各種基本
波の生成を行うようにした電子楽器のウエーブジ
エネレータを提供したから、波形の記憶した
ROMを用いる必要がなく、このため低周波数に
おいても充分な高次倍音を含む基本波を生成で
き、またそのためにハードの構成が厖大となるこ
とが全くなく、しかもデイジタル回路の時分割処
理を利用すればポリフオニツクの電子楽器を容易
に実現できる利点がある。また基本波の振幅レベ
ルが急変する個所の波形生成を２次関数等の関数
曲線を用いて補間するようにし、しかもその補間
の期間を指定音高に関係なく一定とすることによ
り、全ての音高に対し、一定周波数でスペクトル
が帯域制限された波形をもつ楽音信号を得ること
ができるようになり、サンプリング定理にもとづ
く折り返し歪を実用上問題のないところまで低減
でき、しかも低音域の楽音についても高次倍音を
豊富に含んだものとすることが可能となるという
利点もある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるミユージツ
クシンセサイザのシステム図、第２図はウエーブ
ジエネレータ５の具体的回路図、第３図はROM
２３の記憶波形図、第４図は矩形波の生成動作を
説明するタイムチヤート、第５図はPWM波の生
成動作を説明するタイムチヤート、第６図は鋸歯
状波の生成動作を説明するタイムチヤート、第７
図ないし第９図は３つの周波数の鋸歯状波におけ
る倍音構成を示す図、第１０図ないし第１２図は
３つの周波数の矩形波における倍音構成を示す
図、第１３図および第１４図は補間部分の演算期
間を相異させた場合の同一音階周波数における鋸
歯状波の各倍音構成を示す図である。１……キーボード、２……スイツチ部、３……
CPU、４……ROM、５……ウエイブジエネレー
タ、６……デイジタルフイルタ、７……エンベロ
ープジエネレータ、８……デイジタル／アナログ
変換器、１５，１６，３０……フルアダー、１７
……シフトレジスタ、１８₁₅〜１８₀……アンド
ゲート、２０₈〜２０₀，２７₆〜２７₀……排他的
オアゲート、２１−７〜２１−１……インバー
タ、２２−６〜２２−１……アンドゲート、２３
……ROM、２４₆〜２４₀……オアゲート、２６，
２９，３３，３５，３４₇〜３４₀，４６₇〜４６₀
……トランスフアーゲート、３１……インバー
タ、３２……極性反転回路、４１，４５……減算
回路、４２……乗算回路、４３……加減算回路、
４４……除算回路、G₁，G₂……ゲート回路。

Claims

【特許請求の範囲】１複数の楽音周波数に対応する周波数情報を記
憶する記憶手段と、音高指定に応じて上記記憶手段から所望の周波
数情報を読出す読出手段と、この読出手段にて読み出された周波数情報をも
とに所定の演算を行つて指定音高に応じたレート
で変化する複数ビツトの信号を出力する演算手段
と、この演算手段から出力する上記複数ビツトの信
号から所定の波形を持つ楽音信号を形成する制御
手段と、この制御手段から発生する上記楽音信号の振幅
レベルが急変する部分で、かつ指定音高に関係な
く一定期間の波形を関数曲線で補間することによ
りスペクトルが帯域制限された波形をもつ楽音信
号を得るようにした補間手段と、を具備してなる電子楽器のウエーブジエネレー
タ。２上記補間手段は、正弦波を記憶したROMを
有し、上記補間を正弦波により行うことを特徴と
する特許請求の範囲第１項記載の電子楽器のウエ
ーブジエネレータ。３上記補間手段は、上記関数曲線により補間す
る期間を可変制御可能とする可変制御手段を具備
したことを特徴とする特許請求の範囲第１項記載
の電子楽器のウエーブジエネレータ。