JPH0263237B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、電子楽器の周波数制御装置に関す
る。

電子楽器の１つにミユージツクシンセサイザが
あるが、この種の電子楽器は、ほとんどアナログ
回路によるものであり、デイジタル的手法により
実現したものはほとんど無い。

しかし、電子オルガン等においてデイジタル的
に楽音波形を得る方法としては、従来より種々研
究がなされ、一部実用化されているものと思われ
る。しかして、このような楽音波形を得る方法と
しては、次の３種に大別されよう。

即ち、その第１の方式は、一定値を累積加算す
るアドレスカウンタの出力によつてROMをアド
レス指定するものである。そしてこの方式のもの
において周波数制御を行つて発生楽音にビブラー
ト効果等を付与する場合は、累積加算する一定値
の値を変化させることにより行つている。然しな
がらこの第１の読出し方式における周波数制御で
は、周波数情報、即ち加算データが音階周波数に
よつて指数関係的に変化するため、全音階に亘つ
て同じ深さのビブラート効果を付与しようとする
とそのために与えるデータが音階により異なり、
周波数制御が極めて複雑になる欠点がある。

また第２のROM読出し方式は、ROM読出し
の１周期を基本クロツクの出力周期の整数倍とす
るものであり、また周波数制御は波形１周期を読
出すためのクロツク数を制御することにより行う
ものである。然しながら、このように発生楽音の
周波数が基本クロツクの出力周期の整数倍である
ためビブラート効果を付与するために半音以下の
周波数制御をすべての音階に亘つて均等に行うこ
とが困難であり、したがつて周波数制御が複雑に
なる欠点がある。

第３のROM読出し方式は、ROMを可変クロ
ツクによつて読出すものであり、またその周波数
制御は読出しクロツクの周波数をアナログ的に可
変して行うもので、このため発振器にはアナログ
発振器が用いられる。然しながらこの方式のもの
はアナログ発振器を用いるために周波数安定度に
問題点が残されており、また特にこの方式のもの
は波形合成器の周波数発生部を多重化処理するこ
とができないため、ポリフオニツクの楽音を１つ
の波形合成器から得られず、ハードの構成が大と
なる問題点もある。

この発明は以上説明した各種の事情の下になさ
れたもので、その目的とするところは、デイジタ
ル的に演算を行うことにより簡単に音高が設定可
能となると共に、全ての音高にわたり同一深さ、
同一速度のビブラート効果が得られ、またチユー
ニングが容易に行える電子楽器の周波数制御装置
を提供することである。

以下、図面を参照してこの発明をミユージツク
シンセサイザに適用した一実施例を説明する。第
１図は上記実施例によるミユージツクシンセサイ
ザのシステム構成図を示す。図において、キーボ
ード１には複数のキーが備えられ、各キーからは
キー操作信号が出力する。スイツチ部２には、矩
形波、PWM波（非対称方形波）、鋸歯状波等の
各種音源波形（基本波）を選択するスイツチ、後
述する周波数変調部６、デイジタルフイルタ７、
エンベロープジエネレータ８等を夫々制御するス
イツチ等、各種スイツチが設けられている。そし
てキーボード１およびスイツチ部２からの各出力
は共にCPU（中央処理装置）３に供給される。

CPU３はこのミユージツクシンセサイザのす
べての動作を制御する装置であり、マイクロプロ
セツサ等から成るがその詳細については省略す
る。

ROM（リードオンリメモリ）４は音階周波数
コードβを記憶するメモリである。そしてキーボ
ード１上の操作キーに応じた音階周波数コードβ
を読出すアドレスデータがCPU３から出力し、
ROM４へ供給される。また読出された音階周波
数コードβはウエイブジエネレータ５に供給され
る。

ウエイブジエネレータ５は上記音階周波数コー
ドβと、周波数変調部６から供給されるデータ
α，CPU３から供給されるデータγ.Kにもとづき
上記音源波形をデイジタル演算により作成する回
路であり、作成された波形データはデイジタルフ
イルタ７に供給される。周波数変調部６はCPU
３からの制御信号にもとづき周波数変調された上
記データαを出力する回路である。デイジタルフ
イルタ７はCPU３からの制御信号にもとづき上
記波形データ中の倍音成分の一部を除去し、その
出力をエンベロープジエネレータ８に供給する。
またエンベロープジエネレータ８はCPU３から
の制御信号にもとづき上記デイジタルフイルタ７
の出力に対してエンベロープを付与して楽音信号
とし、デイジタル／アナログ変調器９へ供給す
る。デイジタル／アナログ変調器９は入力したデ
イジタル量の楽音信号をアナログ量の楽音信号に
変換する回路であり、このアナログ量の楽音信号
はデイジタル／アナログ変調器９の出力側に接続
されるアンプ１０、スピーカ１１を介し楽音とし
て放音される。なお、このデイジタルフイルタ７
には特願昭55−53179号「デイジタルフイルタ装
置」、エンベロープジエネレータ８には特願昭56
−74244号「電子楽器のエンベロープ制御方式」
が適用し得る。

次に第２図を参照してウエイブジエネレータ５
の具体的構成を説明する。フルアダー１５のＡ入
力端A₁₅〜A₀にはシフトレジスタ１７が出力し循
環される16ビツトデータが印加される。またＢ入
力端B₁₅〜B₀には周波数変調部６からの16ビツト
のデータα（α₁₅〜α₀）が印加される。そして端子
Cinにはハイレベルの信号“Ｈ”が常に印加され
ている。したがつてフルアダー１５はＡ入力端の
入力データからＢ入力端への入力データαを減算
し、その結果データをＳ出力端S₁₅〜Soから出力
し、フルアダー１５の出力側に接続されるフルア
ダー１６のＡ入力端A₁₅〜A₀へ印加する。このフ
ルアダー１６のＢ入力端B₁₅〜B₀には、ゲート回
路G₁から出力する音階周波数コードβ（矩形波ま
たは鋸歯状波の作成の場合）またはゲート回路
G₂から出力するデータβ±（β−Ｋ）γ（PWM波
作成の場合）が夫々、アンドゲート１８₁₅〜１８
_０を介しプリセツトされる。なお、アンドゲート
１８₁₅〜１８₀の各制御入力端には共に、フレア
ダー１５の端子Coutから出力するキヤリー出力
がインバータ１９を介し印加される。

フルアダー１６の結果データはＳ出力端S₁₅〜
S₀から出力し、フルアダー１６の出力側に接続さ
れる上記シフトレジスタ１７に印加される。茲
で、いまこのミユージツクシンセサイザが例えば
８音のポリフオニツクシンセサイザであるとすれ
ば、シフトレジスタ１７は容量16ビツトのシフト
レジスタを８段カスケード接続されて成る。そし
て第２図の回路はCPU３の制御下に時分割処理
動作を実行する。

シフトレジスタ１７の出力データのうち下位９
ビツトのデータは排他的オアゲート２０₈〜２０₀
に印加される。また上記出力データの10〜15ビツ
トの各データはインバータ２１−１〜２１−６を
夫々介しアンドゲート２２−１〜２２−６の各制
御入力端に印加される。更に上記出力データのう
ち最上位ビツトのデータはインバータ２１−７を
介しアンドゲート２２−６の他方入力端に印加さ
れる。アンドゲート２２−１〜２２−６は図示の
如く直列接続されており、したがつてアンドゲー
ト２２−６の出力はアンドゲート２２−５の他方
入力端に印加され、以下、同様にアンドゲート２
２−５〜２２−２の各出力は後段の各アンドゲー
ト２２−４〜２２−１の各他方入力端に印加され
る。そしてアンドゲート２２−１の出力は排他的
オアゲート２０₈〜２０₀に印加される。

排他的オアゲート２０₈〜２０₀の出力はROM
（リードオンリメモリ）２３のＡ入力端A₈〜A₀へ
アドレスデータとして印加される。ROM２３は
第３図に示す1/4波形の正弦波のデータを記憶し
ている。この波形データはウエイブジエネレータ
５が生成する矩形波等の振幅レベルが急変する個
所を補間するために使用されるもので、ROM２
３の出力端O₆〜O₀から読出される７ビツトの波
形データはオアゲート２４₆〜２４₀に印加され
る。

オアゲート２４₆〜２４₀にはまたアンドゲート
２２−２の出力がインバータ２５およびトランス
フアーゲート２６を介し印加されている。そして
オアゲート２４₆〜２４₀の出力は排他的オアゲー
ト２７₆〜２７₀の各一端に印加される。排他的オ
アゲート２７₆〜２７₀の各他端には、アンドゲー
ト２２−１の出力がインバータ２８およびトラン
スフアゲート２９を介し印加されている。そして
排他的オアゲート２７₆〜２７₀の出力は、極性反
転回路を構成するフルアダー３０のＡ入力端A₆
〜A₀へ印加される。またフルアダー３０のＡ入
力端A₇には上記アンドゲート２２−１の出力が
インバータ２８、トランスフアーゲート２９、イ
ンバータ３１を介し印加される。更にフルアダー
３０の入力端Cinには同様にアンドゲート２２−
１の出力がインバータ２８、トランスフアゲート
２９を介し印加されるほか、後述する極性反転回
路３２の出力がトランスフアーゲート３３を介し
印加される。そしてフルアダー３０の出力端S₇〜
S₀から出力するデータはトランスフアーゲート３
４₇〜３４₀を介しデイジタルフイルタ７へ送出さ
れる。

なお、上記トランスフアーゲート２６は矩形波
およびPWM波を夫々指定するスイツチの操作時
にCPU３から出力する制御信号をゲートに印加
され開閉制御される。またトランスフアーゲート
２９，３５は鋸歯状波を指定するスイツチの操作
時にCPU３から出力する制御信号を夫々ゲート
に直接印加され、またトランスフアゲート３３は
インバータ３６を介し印加され、開閉制御され
る。更にトランスフアーゲート３４₇〜３４₀は上
記アンドゲート２２−２の出力をインバータ２
５、トランスフアゲート３５、インバータ３７を
介しゲートに夫々印加され、開閉制御される。

減算回路４１には音階周波数コードβおよびデ
ータＫ（一定値）が夫々印加される。そしてその
結果データβ−Ｋは乗算回路４２および除算回路
４４に夫々印加される。乗算回路４２にはまたデ
ータγ（このデータγは０≦γ≦１の値をとり、
デユーテイ比を決定するデータである）が印加さ
れ、その結果データ（β−Ｋ）γは加減算回路４
３に印加される。この加減算回路４３の他端には
音階周波数コードβが印加され、また制御入力端
±には上記極性反転回路３２の出力が印加され
る。そして加減算回路３２の結果データβ±（β
−Ｋ）γはゲート回路G₂に印加される。なお、
ゲート回路G₁は矩形波および鋸歯状波を夫々指
定するスイツチの操作時にCPU３から出力する
制御信号により開閉制御され、またゲート回路
G₂はPWM波を指定するスイツチの操作時にCPU
３から出力する制御信号により開閉制御される。

減算回路４５にはシフトレジスタ１７の出力デ
ータＭおよびデータＫが入力する。そしてその結
果データＭ−Ｋは除算回路４４に印加される。そ
して除算回路４４の結果データ（Ｍ−Ｋ）／（β
−Ｋ）はトランスフアーゲート４６₇〜４６₀を介
しデイジタルフイルタ７へ鋸歯状波のデータとし
て送出される。トランスフアーゲート４６₇〜４
６₀の各ゲートにはアンドゲート２２−２の出力
がインバータ２５、トランスフアーゲート３５、
インバータ３７，４７を介し印加され、開閉制御
される。

極性反転回路３２はシフトレジスタ４８と、こ
のシフトレジスタ４８の出力側に接続される排他
的オアゲート４９の他の入力端にはフルアダー１
５の出力端C′からの出力がインバータ５０を介し
印加される。また排他的オアゲート４９の出力は
シフトレジスタ４８の入力側に帰還される。シフ
トレジスタ４８は、上述した８音のポリフオニツ
クシンセサイザの場合、容量１ビツトのシフトレ
ジスタを８段カスケード接続して成る。またフル
アダー１５の上記出力端C′からは、フルアダー１
５の結果データが「512」になつたとき“Ｈ”レ
ベルの信号（キヤリー）が出力する。

周波数変調部６は図示の如く、低周波発振回路
（LFO）６−１、チユーニング制御部６−２、シ
フトレジスタ６−３とから構成される。そして低
周波発振回路６−１、チユーニング制御部６−２
には夫々制御データＤ−１またはＤ−２が印加さ
れる。低周波発振回路６−１は入力した制御デー
タＤ−１の制御下に三角波、鋸歯状波、矩形波の
何れかの波形の低周波信号を発生し、シフトレジ
スタ６−３へ与える。なお、この低周波発振回路
６−１については第７図および第８図を参照して
更に具体的に説明する。

チユーニング制御部６−２は入力した制御デー
タＤ−２の制御下にチユーニング制御動作を行
い、その出力データをシフトレジスタ６−３に与
える。シフトレジスタ６−３は低周波発振回路６
−１およびチユーニング制御部６−２から受けた
データをビブラート付与動作時またはチユーニン
グ実行時の上記データαとしてフルアダー１５の
Ｂ入力端へ供給する。またビブラート付与やチユ
ーニング実行を共に行わないときには、シフトレ
ジスタ６−３にはCPU３からデータＤ−３が印
加される。而してシフトレジスタ６−３はこのデ
ータを上記データαとしてフルアダー１５のＢ入
力端へ供給する。なお、シフトレジスタ６−３は
上述した８音ポリフオニツクのミユージツクシン
セサイザの場合、容量16ビツトのシフトレジスタ
を８段カスケード接続して成つている。

次に、第７図および第８図を参照して上記低周
波発振回路６−１の構成を具体的に説明する。第
７図において、バイナリカウンタ７０は、入力端
子ENABLEにCPU３から制御指令が印加された
とき（即ち、ビブラート付与動作時）にイネーブ
ル状態とされてクロツクCLKを計数する。そし
て、ビツト出力端子１，２，４，８，１６，３
２，６４から出力する計数値データは、アンドゲ
ート群７１の対応するアンドゲート７１₀，７１
_１，７１₂，７１₃，７１₄，７１₅，７１₆に夫々入
力されている。そして、上記アンドゲート群７１
は、矩形波発生指令をインバータ７２により反転
した信号によつてゲート制御される。また、アン
ドゲート群７１の各出力は、インバータ群７３を
介しアンドゲート群７４の対応するアンドゲート
に入力されるほか、アンドゲート群７５の対応す
るアンドゲートに直接入力されている。

一方、バイナリカウンタ７０の最上位ビツトの
ビツト出力端子１２８の出力が、アンドゲート７
６に入力され、また、トランスフアーゲート群７
７中のトランスフアーゲート７７₆に入力されて
いる。上記アンドゲート７６は、上記矩形波発生
指令および三角波発生指令をオアゲート７８を介
した信号によつてゲート制御され、また、その出
力はアンドゲート群７４のゲート制御信号として
使用され、また、上記アンドゲート７６出力を、
インバータ７９により反転した信号は、アンドゲ
ート群７５のゲート制御信号として使用されてい
る。そして、上記アンドゲート群７４，７５の各
出力は共にオアゲート群８０を介し、トランスフ
アーゲート群８１に入力されている。また、上記
トランスフアーゲート群７７は鋸歯状波発生指令
によつて、直接ゲート制御される一方、トランス
フアーゲート群８１は、上記鋸歯状波発生指令を
インバータ８２により、反転した信号によりゲー
ト制御される。そして、トランスフアーゲート群
７７または、８１の出力（７ビツトデータ）は、
バイナリカウンタ７０の１周期ごとの計数動作期
間において、第８図ｂ，ｃ，ｄに夫々示すような
三角波、鋸歯状波、矩形波の各波形の振幅レベル
を与えるデータとなつており、三角波、鋸歯状
波、矩形波の低周波信号が発生する。そして、こ
れら低周波信号によつて、ビブラート効果が付与
される。

次に第４図ないし第６図を参照して上記実施例
の動作を説明する。先ず、第４図のタイムチヤー
トを参照して矩形波をウエイブジエネレータ５に
より生成する場合の動作を説明する。この場合先
ず、スイツチ部２上の矩形波を指定するスイツチ
をオンし、またその他の必要なスイツチを夫々操
作しておく。なお、いまはビブラート付与やチユ
ーニングを行わないものとする。したがつて矩形
波の指定スイツチのオン操作によりCPU３はウ
エイブジエネレータ５のケート回路G₁，G₂に対
し夫々、“Ｈ”（即ち、“１”）レベルまたは“Ｌ”
（即ち、“０”）レベルの信号を出力する。このた
め以後、ゲート回路G₁が開成し、且つゲート回
路G₂が閉成する。またCPU３はトランスフアー
ゲート２６に対し“１”レベル信号を出力し、且
つトランスフアーゲート２９，３５に対し“０”
レベル信号を出力する。このため以後、トランス
フアーゲート２６が開成し、且つトランスフアー
ゲート２９，３５が閉成する。また上記トランス
フアーゲート２９，３５が閉成する結果、トラン
スフアーゲート３３およびトランスフアーゲート
３４₇〜３４₀が開成し、且つトランスフアーゲー
ト４６₇〜４６₀が閉成する。

上記状態においてキーボード１上のあるキーを
例えば１個オンした場合につき以下説明する。こ
の場合、上記の１個のキーのオン時にCPU３は
ROM４に対し、操作キーに応じた音階周波数コ
ードβをROM４から読出すための所定のアドレ
スデータを出力する。この結果、ROM４から上
記音階周波数コードβが読出され、ウエイブジエ
ネレータ５に供給される。そしてこの音階周波数
コードβは開成中のゲート回路G₁を介してアン
ドゲート１８₁₅〜１８₀に印加される。而してい
まフルアダー１５の出力端子Coutの出力は“０”
であり、したがつてインバータ１９の出力“１”
により上記アンドゲート１８₁₅〜１８₀は開成中
である。したがつて上記音階周波数コードβがア
ンドゲート１８₁₅〜１８₀を介しフルアダー１６
のＢ入力端B₁₅〜B₀に印加される。一方、このと
きフルアダー１５のＳ出力端S₁₅〜S₀からフルア
ダー１６のＡ入力端A₁₅〜A₀へ16ビツトオール
“０”データが印加される。したがつてそのとき
のフルアダー１６の結果データは設定された上記
音階周波数コードβと同一値のデータとなり、Ｓ
出力端子S₁₅〜S₀から出力するとシフトレジスタ
１７へ入力する。そしてこのデータはシフトされ
たのちシフトレジスタ１７から出力するとフルア
ダー１５のＡ入力端A₁₅〜A₀へ循環入力されると
共に、排他的オアゲート２０₈〜２０₀、インバー
タ２１₇〜２１₁へ入力する。

ところでこの実施例の場合、各音階の音階周波
数コードβの値はすべて「1024」より大きい値と
して出力される。即ち、16ビツトデータのうち上
位の11〜16ビツトの何れかのビツトには“１”の
データが必ず含れている。したがつて上記１個の
キーオン時に上記音階周波数コードβが設定さ
れ、次いでシフトレジスタ１７が同一値のデータ
を出力したとき、アンドゲート２２−２の出力は
第４図ｅに示すように必ず“０”レベルとなつて
いる。したがつてアンドゲート２２−１の出力も
上記アンドゲート２２−２の出力が“０”の間は
第４図ｂに示すように“０”レベルとなつてい
る。更にこのとき、インバータ５０の出力は第４
図ｃに示すように“１”レベル、したがつて極性
反転回路３２の出力は第４図ｄに示すように
“０”レベルである。この結果、アンドゲート２
２−１の“０”レベルの信号が排他的オアゲート
２０₈〜２０₀に供給され、シフトレジスタ１７の
出力の下位９ビツトのデータがそのままROM２
３のＡ入力端A₈〜A₀へ印加される。またアンド
ゲート２２−２の“０”レベルの信号をインバー
タ２５により反転した“１”レベルの信号がオア
ゲート２４₆〜２４₀へ印加され、したがつてオア
ゲート２４₆〜２４₀から夫々“１”レベルの信号
が出力し、排他的オアゲート２７₆〜２７₀の各一
端へ印加される。而して排他的オアゲート２７₆
〜２７₀の各他端には極性反転回路３２の“０”
レベルの出力が印加されている。したがつて排他
的オアゲート２７₆〜２７₀の各出力はすべて
“１”レベルの信号となる。またインバータ３１
の出力も“１”レベルである。この結果、フルア
ダー３０のＡ入力端A₇〜A₀にはオール“１”デ
ータが入力する。またフルアダー３０のキヤリー
入力端Cinには極性反転回路３２の出力（“０”
信号）が入力している。したがつてフルアダー３
０のこのときの結果データは８ビツトオール
“１”データとしてＳ出力端子S₇〜S₀から出力し、
開成中のトランスフアーゲート３４₇〜３４₀を介
しデイジタルフイルタ７へ送出される。第４図ａ
の波形図はこのデイジタルフイルタ７へ送出され
る矩形波を示している。したがつてデイジタルフ
イルタ７ではCPU３の制御下に指定された倍音
成分が除去され、またその出力に対しエンベロー
プジエネレータ７はエンベロープを付与し、操作
キーの音階の楽音の生成放音が開始される。

設定された音階周波数コードβと同一値のデー
タがフルアダー１５のＡ入力端A₁₅〜A₀へ循環入
力したとき、そのＢ入力端B₁₅〜B₀へはCPU３が
入力するデータＤ−３が周波数変調部６のシフト
レジスタ６−３を介して一定値のデータα（16ビ
ツトデータ）として入力している。またキヤリー
入力端Cinは常時“Ｈ”レベルに設定されている
から、フルアダー１５はこのときβ−αの１回目
の減算動作を実行し、その結果データをＳ出力端
から出力し、フルアダー１６のＡ入力端へ印加す
る。なお、上式「β−α」の「−α」は第２図の
α₀，α₁，…α₁₅の値から「−１」したものに相当
する。而してこの減算動作実行時にはフルアダー
１５のキヤリー出力端Coutの出力は“１”レベ
ルとなり、したがつてインバータ１９の出力が
“０”となり、アンドゲート１８₁₅〜１８₀が閉成
する。このためフルアダー１６のＢ入力端への音
階周波数コードβの入力が阻止される。したがつ
てこのときのフルアダー１６の結果データはフル
アダー１５の上記１回目の結果データと同一であ
り、シフトレジスタ１７へ与える。そしてこの１
回目の結果データがシフトレジスタ１７から出力
されるとフルアダー１５のＡ入力端へ循環入力す
る一方、排他的オアーゲート２０₈〜２０₀、イン
バータ２１−７〜２１−１へ入力する。而してこ
の１回目の演算後におけるフルアダー３０のＡ入
力端、キヤリー入力端Cinのデータ入力状態は前
回と変化なく、したがつてデイジタルフイルタ７
へは８ビツトオール“１”データが送出される。

フルアダー１５、アンドゲート１８₁₅〜１８₀、
フルアダー１６、シフトレジスタ１７では以後、
上述した１回目の減算動作と全く同様な累積減算
動作がその結果データ、即ち、シフトレジスタ１
７の出力が「1024」（第４図ｆ参照）となるまで
繰返される。そしてこの間、フルアダー３０のＡ
入力端、キヤリー入力端Cinへの入力状態も変化
がなく、したがつてこの間、引き続きデイジタル
フイルタ７へは８ビツトオール“１”データが送
出される。そして次の減算動作によつてシフトレ
ジスタ１７の出力が「1024」より小となると、該
シフトレジスタ１７の出力の上位11〜16ビツト目
のデータがオール“０”となつたことになり、し
たがつてアンドゲート２２−２の出力が第４図ｅ
に示すように、“１”レベルへ反転する。したが
つて以後、インバータ２５の出力が“０”レベル
となり、オアゲート２４₆〜２４₀へ入力する。

一方、シフトレジスタ１７の出力が上述した
「1024」から「512」までの累積減算動作の間は該
シフトレジスタ１７の出力の10ビツト目のデータ
は“１”を保持し、したがつてこの間、第４図ｂ
に示すように引き続きアンドゲート２２−１の出
力は“０”であり、排他的オアゲート２０₈〜２
０₀へ供給される。このため上記「1024」〜
「512」の間はROM２３のＡ入力端へはシフトレ
ジスタ１７の出力の下位９ビツトデータがそのま
ま印加されつづける。また上記間は第４図ｄに示
すように極性反転回路３２の出力は引き続き
“０”レベルである。

したがつてシフトレジスタ１７の出力が
「1024」以下になつた時点、例えば「1023」にな
つた時点を想定すると、そのとき該シフトレジス
タ１７の出力の下位９ビツトはオール“１”であ
り、ROM２３のＡ入力端へ印加される。したが
つてROM２３にこの９ビツトオール“１”のア
ドレスデータにアドレス指定されて、第３図に示
すように７ビツトオール“１”データを読出され
る。この７ビツトオール“１”データはオアゲー
ト２４₆〜２４₀を介し排他的オアゲート２７₆〜
２７₀へ入力する。而して上述したように、排他
的オアゲート２７₆〜２７₀およびフルアダー３０
のキヤリー入力端Cinにはまだ“０”レベルの信
号が入力中であり、したがつてフルアダー３０の
Ａ入力端には８ビツトオール“１”データが入力
し、その結果データも８ビツトオール“１”デー
タとして出力し、デイジタルフイルタ７へ送出さ
れる。

次に、次の累積減算動作によりシフトレジスタ
１７の出力が「1023」より更にデータαだけ小さ
い値となると、ROM２３は上述した９ビツトオ
ール“１”データ（即ち、「511」）よりαだけ小
さいアドレスデータによつてアドレス指定され
る。したがつて第３図からも分かるようにROM
２３からは上述した７ビツトオール“１”データ
より所定値小さいデータ、即ち、前回よりやや小
さい振幅値のデータが読出され、またその振幅値
のデータがフルアダー３０により極性を反転させ
ずそのまま出力してデイジタルフイルタ７へ送出
される。

以下、同様にしてシフトレジスタ１７の出力が
各累積減算動作によりαずつ小さくなつてゆき、
その値が「512」となるまでの間はROM２３は
そのアドレスデータが順次、αずつ小さくなる方
向へアドレス指定されてゆき、これに応じてその
都度、前回より小さい値の振幅値データが読出さ
れる。そしてこの間、フルアダー３０のＡ入力端
およびキヤリー入力端Cinへのデータの入力状態
は上述したことと同様であり、これに応じてデイ
ジタルフイルタ７へは上述した順次小さくなる振
幅値データが送出される。そしてシフトレジスタ
１７の出力が「515」のときには、ROM２３は
９ビツトオール“０”のアドレスデータによつて
アドレス指定されることになる。

次に累積減算動作の結果データがフルアダー１
５において「512」から「511」以下の値に変化す
るとき、フルアダー１５の出力端子C′から“１”
信号が出力し、それに応じて第４図Ｃに示すよう
にインバータ５０から１発のパルス信号が出力す
る。その結果、第４図ｄに示すように以後、極性
反転回路３２の出力が“１”レベルに反転し、排
他的オアゲート２７₆〜２７₀、インバータ３１、
フルアダー３０のキヤリー入力端Cinに夫々印加
される。

したがつてこの「511」以下のデータが第４図
ｆに示す如くシフトレジスタ１７から出力したと
き、その出力の上位10〜16ビツトはオール“０”
データとなり、このためアンドゲート２２−１の
出力が第４図ｂに示すように“１”レベルに変化
し、排他的オアゲート２０₆〜２０₀へ印加され
る。一方、排他的オアゲート２０₈〜２０₀の他端
には再び９ビツトオール“１”データが印加さ
れ、而してその出力は９ビツトオール“０”に反
転されたROM２３のＡ入力端へ印加される。こ
のため累積減算の結果データが「511」〜「０」
に順次、αづつ小さくなる間はROM２３はアド
レスデータがオール“０”からオール“１”へ大
きくなる方向に向つて順次アドレス指定されるこ
とになる。またその結果読出される振幅値データ
は第３図に示すように順次大きくなるが、その振
幅値データは排他的オアゲート２７₆〜２７₀を介
しフルアダーのＡ入力端A₆〜A₀に入力し、また
Ａ入力端A₇には“０”信号が入力し、更にキヤ
リー入力端子Cinには“１”信号が入力するか
ら、この間にフルアダー３０から出力するデータ
はROM２３から読出される振幅値データの極性
を反転したものに等しくなり、そのデータがデイ
ジタルフイルタ７に送出される。

第４図ｆに示すようにシフトレジスタ１７出力
が「1024」から「０」の間では、第４図ａの矩形
波の振幅は、ROM２３から読出した1/4周期の
正弦波の波形データによつて補間される。

上述のようにして累積減算結果が「０」になる
と次の減算動作にフルアダー１５のキヤリー出力
端子Coutから“０”信号が出力し、この結果、
アンドゲート１８₁₅〜１８₀が一時開成して音階
周波数コードβがフルアダー１６のＢ入力端B₁₅
〜B₀へ印加される。そしてフルアダー１６のＡ
入力端子に与えられるデータと、この音階周波数
コードβが加算され、その結果データがシフトレ
ジスタ１７から出力したとき、上述したように上
記データ、即ち、音階周波数コードβは「1024」
より大きい値であるから、上述した理由によつて
この時点から第４図ｂ，ｅに示す如く、アンドゲ
ート２２−１，２２−２の各出力が“０”レベル
へ反転する。

上述のようにして音階周波数コードβが再び設
定されたのちは、既に説明したようにして以後、
αづつの累積減算動作が実行され、シフトレジス
タ１７の出力はβからαずつ小さくなり、「1024」
まで減少する。而してこの間においては、フルア
ダー３０のＡ入力端子A₇〜A₀へは８ビツトオー
ル“０”データが入力し、またキヤリー入力端子
Cinへは“１”信号が入力しているから、この間
においてデイジタルフイルタ７へは８ビツトオー
ル“０”データが送出される。

累積減算結果が「1024」以下となり、更に
「515」まで減少する間は、先ず、第４図ｆに示す
「1024」より小、即ち、「1023」以下となつた時点
よりアンドゲート２２−２の出力が“１”レベル
に反転する。したがつて「1023」〜」512」の間
は、フルアダー３０の出力は、ROM２３をその
最大アドレス（７ビツトオール“１”データ）か
ら最小アドレス（９ビツトオール“０”データ）
へ向けて順次アドレス指定し読出される振幅値デ
ータの極性を反転したものと等しくなつている。

更に、累積減算結果が「512」になると上述し
たようにフルアダー１５の出力端子C′から“１”
信号が出力し、これに応じて第４図ｄに示すよう
に極性反転回路３２の出力が“０”レベルへ反転
する。また次いで累積減算結果が「511」以下に
なるとアンドゲート２２−１の出力が“１”レベ
ルへ反転する。この結果、既に述べたように、上
記累積減算結果が「511」〜「０」の間において
は、フルアダー３０の出力は、ROM２３をその
最小アドレスから最大アドレスへ向けて順次アド
レス指定し読出される振幅値データと一致したデ
ータとなり、デイジタルフイルタ７へ送出され
る。

第４図ｆに示すように、シフトレジスタ１７出
力が「1024」から「０」の間では第４図ａの矩形
波の振幅は、ROM２３からの波形データによつ
て補間される。そして累積減算結果が「０」以下
になると次の減算時にフルアダー１５のキヤリー
出力端子Coutから“０」信号が出力し、フルア
ダー１６に再び音階周波数コードβが設定される
と共に、次の一周期の矩形波の演算処理が開始さ
れる。

以上により、一周期分の矩形波を生成するため
の演算処理動作が終了する。而して第４図に示し
た、例えばシフトレジスタ１７出力が「０」から
「０」まで変化する演算周期（即ち、前回と今回
の各音階周波数コードβが夫々設定される間）を
T′、サンプリング周期をT_sとすると、上記演算
周期T′は次式(1)により表わされる。

T′＝Ts・β／α ……(1) また上述の如くして生成した矩形波の周波数_p
はサンプリング周波数_sとしたとき、次式(2)によ
り表わされる。

_p＝１／2T′ ＝s／２・α／β ……(2) 次に、上述の動作によつて生成される矩形波に
より放音中の楽音に対しビブラートを付与すると
きの動作を説明する。この場合、周波数変調部６
内の低周波発振回路６−１が出力するデータが上
記データαの低ビツト情報としてフルアタ−１５
のＢ入力端へ印加される。而してこの場合のデー
タαは以下に述べる低周波発振回路６−１の動作
にしたがつて低周波数にて変化する。即ち、第７
図において、バイナリカウンタ７０は入力端子
ENABLEにCPU３からの制御指令を入力してク
ロツクCLKの計数動作を行なつている。そして
その計数値データの内容は、１周期の間に０〜
256まで変化する。

そしていま、スイツチ部２の所定スイツチの操
作により三角波発生指令が出力中（“１”）とする
と、オアゲート７８の出力が“１”となり、アン
ドゲート７６が開成している。また、他の鋸歯状
波発生指令、矩形波発生指令が共に“０”である
場合、インバータ７２出力“１”により、アンド
ゲート群７１が開成し、また、トランスフアーゲ
ート群７１が開成し、また、トランスフアーゲー
ト群７７が閉成し、且つトランスフアーゲート群
８１が開成している。

したがつて、バイナリカウンタ７０のビツト出
力端子１２８が“０”の期間、即ち、１周期の前
半（計数値データ０〜128の間）は、アンドゲー
ト７６の出力は“０”であり、したがつて、アン
ドゲート群７４が閉成し、且つ、アンドゲート群
７５が開成している。このため、上記１周期の前
半においては、バイナリカウンタ７０のビツト入
力端子６４〜１からの計数値データ（７ビツトデ
ータ）は、アンドゲート群７１，７５、オアゲー
ト群８０、トランスフアーゲート群８１を介し出
力する。そして、その出力データはバイナリカウ
ンタ７０の計数値データと同一であり、１ずつ増
大する。

次いで、上記ビツト出力端子１２８が“１”の
期間となり、即ち、１周期の後半（計数値データ
１２８〜２５６の間）に入ると、この間、アンド
ゲート７６の出力が“１”となり、アンドゲート
群７４が開成し、且つアンドゲート群７５が閉成
する。したがつて、上記１周期の後半において
は、バイナリカウンタ７０のビツト出力端子６４
〜１の出力データを、アンドゲート群７１を介し
てインバータ群７３に与えて全ビツト反転したデ
ータが、更に、アンドゲート群７４、オアゲート
群８０、スイツチゲート群８１を介し出力する。
この結果、その出力データは１ずつ減少する。

このようにして、第８図ｂに示す如き三角波の
信号が得られ、ビブラート効果の付与に利用され
る。

鋸歯状波発生指令のみが出力中においては、ト
ランスフアーゲート群７７が開成し、且つ、トラ
ンスフアーゲート群８１が閉成する。また、アン
ドゲート群７１が開成し、更に、アンドゲート７
６が閉成するため、アンドゲート群７４が閉成
し、且つ、アンドゲート群７５が開成する。

そして、１周期の前半（０〜128）では、バイ
ナリカウンタ７０のビツト出力端子１２８〜１の
計数値データが、アンドゲート群７１、トランス
フアーゲート群７７を介し出力する。このため、
その出力データは、０〜128まで三角波の1/2の傾
きで１ずつ増大する。

そして、１周期の後半（１２８〜２５６）とな
ると、上記出力データのMSBとしてバイナリカ
ウンタ７０のビツト出力端子１２８の出力“１”
が供給されるため、上記出力データは、１２８〜
２５６まで０〜１２８までと同じ傾きて更に１ず
つ増大してゆく。

このようにして、第８図ｃに示す如き鋸歯状波
の低周波信号が得られる。

矩形波発生指令のみが出力中においては、イン
バータ７２出力“０”により、アンドゲート群７
１が閉成する。また、アンドゲート７６が開成す
る。したがつて、１周期の前半（０〜１２８）に
おいて、ビツト出力端子１２８が“０”であり、
アンドゲート７６出力も“０”となる。この結
果、アンドゲート群７４が閉成し、且つ、アンド
ゲート群７５が開成するが、いま、アンドゲート
群７１が閉成しているため、アンドゲート群７５
の出力は共に“０”、アンドゲート群７４の出力
も共に“０”となる。したがつて、上記１周期の
前半においては、出力データは、オール“０”デ
ータとなる。

一方、１周期の後半（１２８〜２５６）では、
ビツト出力端子１２８の出力“１”によつて、ア
ンドゲート７６出力が“１”となり、これに応じ
て、アンドゲート群７４が開成し、且つアンドゲ
ート群７５が閉成する。したがつて、アンドゲー
ト群７１の出力、オール“０”データがインバー
タ群７３により、反転されてオール“１”データ
とされるデータが、アンドゲート群７４から出力
し、更に、オアゲート群８０、スイツチングゲー
ト群８１を介して出力する。このため、上記１周
期の後半においては、出力データは１２７（オー
ル“１”）を保持される。この結果、第８図ａに
示す如き矩形波の低周波信号が得られる。

上述のようにして低周波発振回路６−１が動作
することによりαの値が低周波で変化すれば、上
述した(2)式からも自明な如く、矩形波の周波数_p
もデータαの変化に応じて変化するから発生楽音
にビブラート効果が付与されるものである。

次に上記矩形波による楽音に対しチユーニング
を行うときの動作を説明する。この場合、周波数
変調部６内のチユーニング制御部６−２が出力す
るデータが上記データαの低ビツト情報としてフ
ルアダー１５のＢ入力端へ印加される。而してこ
のデータαはチユーニング制御部６−２の動作に
よつてデータαの本来の値に対し一定値Ｃを加算
または減算した値とされる。そのことを数式によ
り表現すれば以下の如くなる。

即ち、チユーニングがなされないときの周波数
を_p、またｎセントのチユーニングが行われた周
波数を_p′とすると、周波数_p，_p′は次式(3)，(4
)
により夫々表わされる。

_p＝ａ（Hz） ……(3) 但しａは正数 上記式(3)，(4)または式(2)から次の(5)，(6)式と同
一である。

_p＝fs・α／β ……(5) _p′＝s（α±Ｃ）／β ……(6) したがつて式(3)〜(6)からｎの値は ｎ1200／log2×logα±Ｃ／α ……(7) 即ち、所定の各部スイツチを操作することによ
つて発生楽音の周波数_pは式(7)にしたがつてｎセ
ントだけ変化し、容易にチユーニングが行えるも
のである。

次に第５図を参照してPWM波の生成の場合の
動作を説明する。先ず、スイツチ部２上のPWM
波の指定スイツチをオンする。この結果、ゲート
回路G₁が閉成し、且つゲート回路G₂が開成する。
またトランスフアーゲート２６，３３，３４₇〜
３４₀が開成し、且つトランスフアゲート２９，
３５、４６₇〜４６₀が閉成する。そして上記状態
においてキーボード１上の１個のキーをオンする
とPWM波の演算生成処理が開始される。

いま、第５図に示すシフトレジスタ１７出力
が「０」（同図の左端にある「０」のタイミング
から説明を行う。即ち、この時点では、極性反転
回路３２の出力は第５図ｄに示すように“１”レ
ベルであり、したがつて加減算回路４３には加算
指令が与えられ、また排他的オアゲート２７₆〜
２７₀、インバータ３１、フルアダー３０のキヤ
リー入力端子Cinに夫々、“１”信号が印加され
る。

一方、減算回路４１は結果データβ−Ｋを出力
して乗算回路４２に与え、また乗算回路４２は結
果データ（β−Ｋ）γを出力して加減算回路４３
に与えている。更に加減算回路４３は結果データ
β＋（β−Ｋ）γを出力し、ゲート回路G₂に与え
ている。茲で、上記データＫは例えば「1024」で
あり、またデユーテイ比を決定するデータγは、
０≦γ≦１の値をとる。

したがつて上記１個のキーのオン時に、矩形波
の生成動作時に述べたことと同様な動作にしたが
つてフルアダー１６には演算処理開始時にデータ
β＋（β−Ｋ）γが設定される。そしてこの設定
データβ＋（β−Ｋ）γからデータα（一定値）を
減算する累積減算動作が実行される。そしてその
結果データ、即ち、シフトレジスタ１７の出力が
「1024」までαづつ減少するまでの間は、第５図
ｂ，ｃ，ｄ，ｅに夫々示す如く、アンドゲート２
２−１、インバータ５０、極性反転回路３２、ア
ンドゲート２２−２の各出力は夫々、“０”，
“１”，“１”，“０”の各レベルを保持している。
このためこの期間はROM２３からの読出し波形
は無効とされ、フルアダー３０から出力されデイ
ジタルフイルタ６へ送出されるデータは８ビツト
オール“０”データとなる。

累積減算の結果データ即ち、シフトレジスタ１
７出力が「1024」より小となるとアンドゲート２
２−２の出力が“１”レベルに反転する。このた
め上記結果データが「1024」から「512」まで変
化する間は、ROM２３を最大アドレスから最小
アドレス方向へ順次アドレス指定して読出される
振幅値データの極性を反転したデータがフルアダ
ー３０から出力し、デイジタルフイルタ７へ送出
される。

結果データが「512」になると、極性反転回路
３２の出力が第５図ｄに示す如く“０”レベルへ
反転し、加減算回路４３へ減算指令が与えられ、
また排他的オアゲート２７₆〜２７₀、インバータ
３１、フルアダー３０のキヤリー入力端子Cinに
“０”信号が印加される。また上記結果データが
「511」以下になると第５図ｂに示す如く、アンド
ゲート２２−１の出力が“１”レベルに反転す
る。このため結果データが「511」から「０」ま
で変化するまでの間は、フルアダー３０の出力
は、ROM２３をその最小アドレスから最大アド
レス方向へ向けてアドレス指定して読出される振
幅値データがそのまま出力し、デイジタルフイル
タ７へ送出される。

そして、第５図に示すように結果データが
「０」以下となると、次の減算動作時にフルアダ
ー１６に対し、データβ−（β−Ｋ）γが設定さ
れる。なお、第５図ｂ，ｅに夫々示すように、結
果データが「０」となるときアンドゲート２２−
１、２２−２の各出力が“０”レベルへ反転す
る。上記データβ（β−Ｋ）γがフルアダー１６
に設定されると再びαづつの減算動作が開始され
る。そしてその結果データが「1024」に減少する
までの間はフルアダー３０の出力は８ビツトオー
ル“１”データを保持される。

そして、第５図に示すように結果データが
「1024」より小となるとアンドゲート２２−２の
出力が第５図ｅに示すように“１”レベルに反転
する。したがつて結果データが「512」まで減少
する間は、フルアダー３０の出力はROM２３を
最大アドレスから最小アドレスへ向けてアドレス
して読出される振幅値データと同一データとな
り、デイジタルフイルタ７へ送出する。

次に、結果データが「512」より小となり、更
に「０」まで減少する間は、アンドゲート２２−
１、極性反転回路３２の各出力が共に“１”レベ
ルに反転して保持される。したがつてこの間のフ
ルアダー３０の出力は、ROM２３を最小アドレ
スから最大アドレスへ向けてアドレスし読出され
る振幅値データの極性を反転したデータとなり、
デイジタルフイルタ７へ送出される。

以上でPWM波の１周期の演算処理動作を終
り、以下は上述したことの繰返しである。そして
その周波数_pは矩形波の場合と同一であり、式(2)
により表わされる。またビブラート、チユーニン
グに関する動作は上述したことと同様である。

次に第６図を参照して鋸歯状波の場合につき説
明する。先ず、スイツチ部２上の鋸歯状波の指定
スイツチをオンする。この結果、ゲート回路G₁
が開成し、且つゲート回路C₂が閉成する。また
トランスフアーゲート２９，３５が開成し、且つ
トランスフアーゲート２６，３３が閉成する。そ
して上記状態においてキーボード１上の１個のキ
ーをオンすると鋸歯状波生成のための演算処理が
開始する。

いま、第６図ｄに示すシフトレジスタ１７出力
が「０」（同図の左端にある「０」）のタイミング
から説明を行う。この時点で音階周波数コードβ
がフルアダー１６に設定される。したがつてこの
音階周波数コードβがシフトレジスタ１７から次
いで出力すると、該コードβは「1024」より大き
いデータであるから、第６図ｂ，ｃに夫々示すよ
うに、アンドゲート２２−１，２２−２の各出力
は共に“０”レベルへ反転する。そしてアンドゲ
ート２２−２の出力が“０”となつたためにイン
バータ３７の出力が“０”、インバータ４７の出
力が“１”となり、これに応じてトランスフアー
ゲート３４₇〜３４₀が閉成し、且つトランスフア
ーゲート４６₇〜４６₀が開成する。またフルアダ
ー１５，１６、シフトレジスタ１７、アンドゲー
ト１８₁₅〜１８₀では上記音階周波数コードβか
らデータα（一定値）を減算する累積減算動作が
開始する。そしてその累積減算動作の結果データ
が「1024」の値に減少するまでの間は上記アンド
ゲート２２−２の出力状態は変化しないため、デ
イジタルフイルタ７へは除算回路４４の出力が開
成中のトランスフアーゲート４６₇〜４６₀を介し
送出される。而して除算回路４４の入力端子Ａに
は減算回路４５の出力データＭ−Ｋが入力し、ま
た入力端子Ｂには減算回路４１の出力データβ−
Ｋが夫々印加されている。したがつて除算回路の
出力データH′は次式(8)により表わされる。

H′＝Ｍ−Ｋ／β−Ｋ×Ｈ ……(8) 茲で、Ｍはシフトレジスタ１７の出力、Ｋは一
定値であり、この実施例では「1024」、Ｈは最大
振幅値であり、この実施例では「256」である。
したがつて式(8)は次式(9)に書きかえることができ
る。

H′＝Ｍ−1024／β−1024×256 ……(9) 式(9)からも分かるように、シフトレジスタ１７
の出力Ｍ、即ち、累積減算の結果データが
「1024」となると、デイジタルフイルタ７へ送出
されるデータは「０」となる。そして第６図ｄに
示すように結果データが「1024」以下となるとア
ンドゲート２２−２の出力が第６図ｃに示すよう
に“１”レベルに反転する。したがつてトランス
フアーゲート３４₇〜３４₀が開成し、且つトラン
スフアーゲート４６₇〜４６₀が閉成する。そして
上記結果データが「512」に減少するまでの間は
アンドゲート２２−１の出力は“０”レベルを保
持させるためインバータ２８の出力“１”が開成
中のトランスフアーゲート２９を介し排他的オア
ゲート２７₆〜２７₀、インバータ３１、フルアダ
ー３０のキヤリー入力端子Cinに夫々印加され
る。即ち、結果データが「1023」〜「512」の間
は、ROM２３を最高アドレスから最小アドレス
へ向けて順次アドレス指定し読出される振幅値イ
ンバータの極性を反転したデータがフルアダー３
０から出力し、トランスフアーゲート３４₇〜３
４₀を介しデイジタルフイルタ７へ送出される。

結果データが「512」より小さくなると第６図
ｂに示すようにアンドゲート２２−１の出力も
“１”レベルに反転する。したがつてその“１”
信号が排他的オアゲート２０₈〜２０₀に印加され
て以後、ROM２３が最小アドレスから最大アド
レスへ向けてアドレス指定される一方、インバー
タ２８の出力“０”が排他的オアゲート２７₄〜
２７₀、インバータ３１、フルアダー３０のキヤ
リー入力端子Cinに夫々印加される。このため
「511」〜「０」の間は、デイジタルフイルタ７へ
はROM２３から読出される振幅値データがその
まま送出される。そして次に再びフルアダー１６
に音階周波数コードβが設定される。

以上で鋸歯状波生成の一周期の動作を終る。そ
してその周波数_pは次式(10)により表わされる。

_p＝_s・α／β ……(10) 即ち(10)式から理解されるように、鋸歯状波の場
合は、矩形波あるいはPWM波の場合と異なり、
音階周波数コードβを２倍とする必要がある。

なお、ビブラート、チユーニングに関する動作
は上述したことと同様である。

以上説明した矩形波、PWM波、鋸歯状波の生
成動作においては、キーボード１上のキーが１個
だけオンされた場合につき説明したが、この実施
例ではミユージツクシンセサイザを８音のポリフ
オニツク用としたから、最大８個までのキーが同
時にオンされた場合においても、第１図および第
２図の各回路は８チヤンネルの時分割処理動作に
よつて各キーに対する上記基本波を同時生成する
ことができるが、その詳細説明は省略する。

なお、上記実施例では基本波を矩形波、PWM
波、鋸歯状波の３種類としたが、三角波、傾斜波
等、他の基本波を利用することができる。また基
本波の振幅レベルが急変する個所の補間を正弦波
により行つたが、２次関数、３次関数、指数関
数、三角関数等、他の関数曲線を利用してもよ
い。また上記実施例ではROM２３に1/4周期の
正弦波を記憶したが、１周期あるいは1/2周期の
正弦波であつてもよい。更に上記実施例では初期
値βをフルアダーに設定後、一定値αを順次減算
する累積減算動作を行つたが、初期値βの設定後
一定値αを順次加算する累積加算動作を実行し、
上記実施例同様な基本波を得る演算処理を行つて
もよい。またこの発明はミユージツクシンセサイ
ザに限らず、その他の電子楽器にも利用できるこ
とは勿論であり、本発明の主旨を逸脱しない範囲
内で種々変形応用可能である。

この発明は以上説明したように、第１の周波数
情報を設定したのち該第１の周波数情報から第２
の周波数情報を繰返し減算し、その結果データを
所定条件を満足した際、再度上記第１の周波数情
報を設定して、減算を実行することにより容易に
楽音の周波数を決定することができる。そして、
例えば上記第２の周波数情報を周期的に変化させ
ることにより簡単に全ての音高にわたり同一深
さ、同一速度のビブラート効果を得、又上記第２
の周波数情報を変更することにより容易にチユー
ニングを行うことが可能な電子楽器の周波数制御
装置を提供したから、従来不可能であつた簡単な
デイジタル演算処理によつて容易にビブラート付
与やチユーニング実行が行え、またハード構成が
簡単になつて電子楽器の小型化に寄与できる等の
利点がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるミユージツ
クシンセサイザのシステム図、第２図はウエイブ
ジエネレータ５の具体的回路図、第３図はROM
２３の記憶波形図、第４図は矩形波の生成動作を
説明するタイムチヤート、第５図はPWM波の生
成動作を説明するタイムチヤート、第６図は鋸歯
状波は生成動作を説明するタイムチヤート、第７
図は低周波発振回路６−１の詳細回路図、第８図
は上記低周波発振回路６−１が出力する各種波形
図である。 １……キーボード、２……スイツチ部、３……
CPU、４……ROM、５……ウエイブジエネレー
タ、６……周波数変調部、６−１……低周波発振
回路、６−２……チユーニング制御部、７……デ
イジタルフイルタ、８……エンベロープジエネレ
ータ、９……デイジタル／アナログ変換器、１
５，１６……フルアダー、１７……シフトレジス
タ、１８₁₅〜１８₀……アンドゲート、２０₈〜２
０₀，２７₆〜２７₀……排他的オアゲート、２１
−７〜２１−１……インバータ、２２−６〜２２
−１……アンドゲート、２３……ROM、２４₆〜
２４₀……オアゲート、２６，２９，３３，３５，
３４₇〜３４₀，４６₇〜４６₀……トランスフアー
ゲート、３１……インバータ、３２……極性反転
回路、４１，４５……減算回路、４２……乗算回
路、４３……加減算回路、４４……除算回路、
G₁，G₂……ゲート回路、７０……バイナリカウ
ンタ。

Claims (1)

1. 【特許請求の範囲】 １ 音階周波数を表す第１の周波数情報及び上記
   音階周波数を変調するための第２の周波数情報を
   出力する周波数情報出力手段と、 この周波数情報出力手段からの上記第１の周波
   数情報を初期値として、この初期値から上記第２
   の周波数情報を繰り返し減算する減算手段と、 この減算手段の出力値が所定値になつた際、再
   び上記周波数情報出力手段から上記第１の周波数
   情報を上記減算手段に供給して繰り返し減算を行
   うように制御する制御手段と、 を具備し、上記減算手段の出力値が所定値になる
   まで一周期とする楽音波形を作成することを特徴
   とする電子楽器の周波数制御装置。 ２ 上記周波数情報出力手段は、上記第２の周波
   数情報を周期的に変化させて上記減算手段に与え
   る手段を有し、出力楽音に対し周波数変調を施す
   ことを特徴とする特許請求の範囲第１項記載の電
   子楽器の周波数制御装置。 ３ 上記周波数情報出力手段は、上記第２の周波
   数情報をチユーニングに対応する値に設定して上
   記減算手段に与える手段を有し、出力楽音のチユ
   ーニングを行うことを特徴とする特許請求の範囲
   第１項記載の電子楽器の周波数制御装置。