JPS6320358B2 - - Google Patents

Description

【発明の詳細な説明】 この発明はデイジタル的に生成される楽音波形
に基づく楽音を発生する電子楽器に関する。

例えばミユージツクシンセサイザでは、正弦
波、矩形波、鋸歯状波等の楽音波形を波形メモリ
から読出して楽音を生成することが行われてい
る。また発生楽音の音色を変化させる１つの方法
として上記波形メモリからの楽音波形に対しノイ
ズを付加することが考えられるが、この場合、楽
音波形とノイズとを加算器に入力して単に加算す
るとその合成振幅値を表現するビツト数が上記楽
音波形の最大振幅値を表現するビツト数より大と
なることが起り、したがつて楽音発生回路の出力
側に接続されるデイジタル／アナログ変換回路の
容量を越えてしまうなどの不都合が発生する恐れ
がある。一方、このような欠点を排除するために
楽音波形の最大振幅値を予め小さく押えておくこ
とが考えられるが、このようにするとノイズを付
加しないときの楽音レベルが小さくなり、Ｓ／Ｎ
比等を考慮するとき得策でない欠点がある。

この発明は上述した事情を背景になされたもの
で、その目的とするところは、所定の楽音波形に
対しノイズ波形を付加して発生楽音の音色を変化
させる場合、上記所定の楽音波形の極性を判断し
てその極性に応じ、上記所定の楽音波形に対する
ノイズ波形の加算または減算を切換えるようにし
て上記付加を行い、これにより楽音を生成するよ
うにした電子楽器を提供することである。

以下、図面を参照してこの発明の各種実施例を
説明する。第１図ないし第７図はこの発明をミユ
ージツクシンセサイザに適用した第１実施例を示
す。第１図において、ミユージツクシンセサイザ
のキーボード１には音階順に複数のキーが備えら
れている。またスイツチ部２には矩形波、PWM
波（非対称方形波）、鋸歯状波等の各種音源波形
（基本波（BASIC WAVE））を選択するスイツ
チ、後述するノイズ制御部６に対しノイズの発生
量を可変とするスイツチ、またデイジタルフイル
タ７、エンベロープジエネレータ８等を夫々制御
するスイツチ等、各種のスイツチが設けられてい
る。そしてキーボード１およびスイツチ部２は
CPU（中央処理装置）３により周期的にスキヤン
され、またキーボード１の各キースイツチ出力お
よびスイツチ部２の各スイツチ出力はCPU３に
供給される。

CPU３はこのミユージツクシンセサイザのす
べての動作を制御する装置であり、マイクロプロ
セツサ等から成るがその詳細については省略す
る。

ROM（リードオンリメモリ）４は音階周波数
コードβを記憶するメモリである。そしてキーボ
ード１上の操作キーの音高に応じた音階周波数コ
ードβを読出すアドレスデータがCPU３から供
給され、その結果読出された音階周波数コードβ
はウエイブジエネレータ５に供給される。

ウエイブジエネレータ５は上記音階周波数コー
ドβと、CPU３から供給される後述のデータα、
γ、Ｋとに基づき上記音源波形（即ち、楽音波
形）をデイジタル演算により作成する回路であ
り、而して作成された波形データはノイズ制御部
６を介しデイジタルフイルタ７へ供給される。上
記ノイズ制御部６は音色を変化させる場合におい
て、ウエイブジエネレータ５からの波形データの
極性、即ち、その振幅値が正か負かを判断しなが
ら上記波形データに対しノイズを加算または減算
して付加する回路であり、この結果、本来の楽音
に対し音色の変化した楽音が発生する。

デイジタルフイルタ７はCPU３からの制御信
号に基づき、上記ノイズ制御部６を介した波形デ
ータに対する所定倍音成分を除去し、その出力を
エンベロープジエネレータ８に供給する。エンベ
ロープジエネレータ８はCPU３からの制御信号
に基づき上記デイジタルフイルタ７の出力に対し
エンベロープを付与して楽音信号を得、デイジタ
ル／アナログ変換器９へ供給する。その結果、ア
ナログ量に変換された楽音信号がデイジタル／ア
ナログ変換器９から出力し、その楽音がアンプ１
０、スピーカ１１を介し放音される。なお、この
デイジタルフイルタ７には特願昭55−53179号
「デイジタルフイルタ装置」、エンベロープジエネ
レータ８には特願昭56−74244号「電子楽器のエ
ンベロープ制御方式」が適用し得る。

次に第２図を参照してウエイブジエネレータ５
の構成を具体的に説明する。フルアダー１５のＡ
入力端A₁₅〜A₀にはシフトレジスタ１７が出力す
る16ビツトデータが循環されて印加される。また
フルアダー１５のＢ入力端B₁₅〜B₀にはCPU３が
出力する16ビツドのデータα（α₁₅〜α₀）が印加さ
れる。なお、このデータαは一定値である。更に
フルアダー１５のキヤリー入力端子Cinにはハイ
レベルの信号“Ｈ”が常に印加されている。した
がつてフルアダー１５はＡ入力端の入力データか
らＢ入力端への入力データαを減算し、その結果
データをＳ出力端S₁₅〜S₀から出力し、フルアダ
ー１５の出力側に接続されるフルアダー１６のＡ
入力端A₁₅〜A₀へ印加する。このフルアダー１６
のＢ入力端B₁₅〜B₀には、ゲーム回路G₁から出力
する音階周波数コードβ（矩形波作成の場合）ま
たはゲート回路G₂から出力するデータβ±（β−
Ｋ）γ（PWA波作成の場合）が夫々、アンドゲー
ト１８₁₅〜１８₀を介しプリセツトされる。なお、
アンドゲート１８₁₅〜１８₀の各制御入力端には
共に、フルアダー１５の端子Coutから出力する
キヤリー出力がインバータ１９を介し印加され
る。

フルアダー１６の結果データはＳ出力端S₁₅〜
S₀から出力し、フルアダー１６の出力側に接続さ
れる上記シフトレジスタ１７に印加される。茲
で、いまこのミユージツクシンセサイザが例えば
８音のポリフオニツクシンセサイザであるとすれ
ば、シフトレジスタ１７は容量16ビツトのシフト
レジスタを８段カスケード接続されて成る。そし
て第２図の回路はCPU３の制御下に８チヤンネ
ルの時分割処理動作を実行する。

シフトレジスタ１７の出力データのうち下位９
ビツトのデータは排他的オアゲート２０₈〜２０₀
に印加される。また上記出力データの10〜15ビツ
トの各データはインバータ２１−１〜２１−６を
夫々介してアンドゲート２２−１〜２２−６の各
制御入力端に印加される。更に上記出力データの
うち最上位ビツトのデータはインバータ２１−７
を介しアンドゲート２２−６の他方入力端に印加
される。アンドゲート２２−１〜２２−６は図示
の如く直列接続されており、したがつてアンドゲ
ート２２−６の出力はアンドゲート２５−５の他
方入力端に印加され、以下、同様にアンドゲート
２２−５〜２２−２の各出力は後段の各アンドゲ
ート２２−４〜２２−１の各他方入力端に印加さ
れる。そしてアンドゲート２２−１の出力は排他
的オアゲート２０₈〜２０₀に印加される。

排他的オアゲート２０₈〜２０₀の出力はROM
（リードオンリメモリ）２３のＡ入力端A₈〜A₀へ
アドレスデータとして印加される。ROM２３は
第４図に示す1/4波形の正弦波のデータを記憶し
ている。この波形データはウエイブジエネレータ
５が生成する矩形波等の振幅レベルが急変する個
所を補間するために使用されるもので、而して
ROM２３の出力端０₆〜０₀から読出される７ビ
ツトの振幅値データはオアゲート２４₆〜２４₀へ
入力する。

一方、オアゲート２４₆〜２４₀にはまたアンド
ゲート２２−２の出力がインバータ２５を介し印
加されている。そしてオアゲート２４₆〜２４₀の
出力はノイズ制御部６へ供給される。

減算回路４１には音階周波数コードβおよびデ
ータＫ（一定値）が夫々印加される。そして減算
回路４１から出力する結果データβ−Ｋは乗算回
路４２に印加される。この乗算回路４２にはまた
データγ（このデータγは生成波形のデユーテイ
比を決定するデータであり、０γ１の値をと
る）が印加され、而してその結果データ（β−
Ｋ）γは加減算回路４３へ入力する。この加減算
回路４３の他端には音階周波数コードβが印加さ
れ、また制御入力端±には後述する極性反転回路
３２の出力が印加されている。そして加減算回路
４３の結果データβ±（β−Ｋ）γはゲート回路
G₂に印加される。なお、ゲート回路G₁には音階
周波数コードβが入力し、また矩形波生成を指定
するスイツチの操作に応じてCPU３が出力する
制御信号により開閉制御される。またゲート回路
G₂はPWM波生成を指定するスイツチの操作に応
じてCPU３が出力する制御信号により開閉制御
される。

極性反転回路３２はシフトレジスタ４８と、こ
のシフトレジスタ４８の出力側に接続される排他
的オアゲード４９とにより構成される。そして排
他的オアゲート４９の他端には、フルアダー１５
の出力端子C′からの信号がインバータ５０を介し
て入力する。また排他的オアゲート４９の出力は
極性反転信号としてシフトレジスタ４８の入力側
に帰還されるほか、上記ノイズ制御部６に入力
し、更に加減算指令として上記加減算回路４３の
制御入力端±に印加される。なお、シフトレジス
タ４８は、上述した８音のポリフオニツクシンセ
サイザの場合、容量１ビツトのシフトレジスタを
８段カスケード接続して成る。またフルアダー１
５の上記出力端C′からは、フルアダー１５の結果
データが「512」になつたとき“Ｈ”レベルの信
号（キヤリー）が出力する。

次に第３図を参照してノイズ制御部６の構成を
具体的に説明する。フルアダー６−１のＡ入力端
の下位７ビツトの入力端A₆〜A₀には排他的オア
ゲート６−２₆〜６−２₀の各出力が印加されてい
る。また上記フルアダー６−１のＡ入力端の最上
位ビツトの入力端A₇および、Ｂ入力端の入力端
B₅を除く他の入力端B₇，B₆，B₄〜B₀には共に上
記極性反転信号がインバータ６−３またはインバ
ータ６−４を介し印加されている。更にＢ入力端
の上記第６ビツトの入力端B₅にはオアゲート６
−５の出力が印加されている。またフルアダー６
−１のキヤリー入力端子Cinには上記極性反転信
号が直接印加されている。而して上記排他的オア
ゲート６−２₆〜６−２₀の各一端には夫々、オア
ゲート２４₆〜２４₀を介したデータ０₆〜０₀が対
応して入力し、また各他端には共に極性反転信号
が共に入力している。またオアゲート６−５には
上記極性反転信号がインバータ６−４、トランス
フアーゲート６−６を介し入力するほか、ノイズ
信号がアンドゲート６−７を介し入力する。而し
てトランスフアーゲート６−６は、音色を変化さ
せる場合に操作されるスイツチ部２上のノイズス
イツチの操作状態に応じてCPU３が出力する制
御信号をインバータ６−８を介した信号によりゲ
ート制御される。またアンドゲート６−７は上記
制御信号によつて直接ゲート制御される。更に上
記ノイズ信号は上記ノイズスイツチがオンされて
いるときそのレベルが“Ｈ”または“Ｌ”にラン
ダムに変化する信号である。そしてフルアダー６
−１のＳ出力端S₇〜S₀から出力する結果データは
デイジタルフイルタ７へ送出される。

次に第５図ないし第７図を参照して上記実施例
の動作を説明する。先ず、第５図のタイムチヤー
トを参照して矩形波を生成する場合の動作を説明
する。而していま、ノイズを付加して発生楽音の
音色を変化させることを行わないものとする。こ
の場合、先ず、スイツチ部２上の矩形波を指定す
るスイツチをオンし、またノイズスイツチをオフ
し、更にその他の必要なスイツチを夫々操作して
おく。したがつて矩形波の指定スイツチのオン操
作によりCPU３はウエイブジエネレータ５のゲ
ート回路G₁，G₂に対し夫々、“Ｈ”（即ち、“１”）
レベルまたは“Ｌ”（即ち、“０”）レベルの信号
を出力する。このため以後、ゲート回路G₁が開
成し、且つゲート回路G₂が閉成する。またCPU
３はノイズ制御部６に対し“０”レベルの制御信
号を出力し、このため第３図中のアンドゲート６
−７が閉成し、他方、トランスフアーゲート６−
６はインバータ６−８の出力“１”により開成さ
れる。

上記状態においてキーボード１上のあるキーを
例えば１個オンした場合につき以下説明する。こ
の場合、上記の１個のキーのオン時にCPU３は
ROM４に対し、操作キーに応じた音階周波数コ
ードβをROM４から読出すための所定のアドレ
スデータを出力する。この結果、ROM４から上
記音階周波数コードβが読出され、ウエイブジエ
ネレータ５に供給される。そしてこの音階周波数
コードβは開成中のゲート回路G₁を介しアンド
ゲート１８₁₅〜１８₀に印加される。而していま
フルアダー１５の出力端子Coutの出力は“０”
であり、したがつてインバータ１９の出力“１”
により上記アンドゲート１８₁₅〜１８₀は開成中
である。したがつて上記音階周波数コードβがア
ンドゲート１８₁₅〜１８₀を介しフルアダー１６
のＢ入力端B₁₅〜B₀に印加される。一方、このと
きフルアダー１５のＳ出力端S₁₅〜S₀からフルア
ダー１６のＡ入力端A₁₅〜A₀へ16ビツトオール
“０”データが印加される。したがつてそのとき
のフルアダー１６の結果データは設定された上記
音階周波数コードβと同一値のデータとなり、Ｓ
出力端子S₁₅〜S₀から出力するとシフトレジスタ
１７へ入力する。そしてこのデータはシフトされ
たのちシフトレジスタ１７から出力するとフルア
ダー１５のＡ入力端A₁₅〜A₀へ循環入力されると
共に、排他的オアゲート２０₈〜２０₀のインバー
タ２１₇〜２１₁へ入力する。

ところでこの実施例の場合、各音階の音階周波
数コードβの値はすべて「1024」より大きい値と
して出力される。即ち、16ビツトデータのうち上
位11〜16ビツトの何れかのビツトには“１”のデ
ータが必ず含まれている。したがつて上記１個の
キーオン時に上記音階周波数コードβが設定さ
れ、次いでシフトレジスタ１７が同一値のデータ
を出力したとき、アンドゲート２２−２の出力は
第５図ｅに示すように必ず“０”レベルとなつて
いる。したがつてアンドゲート２２−１の出力も
上記アンドゲート２２−２の出力が“０”の間は
第５図ｂに示すように“０”レベルとなつてい
る。更にこのとき、インバータ５₅₀の出力は第５
図ｃに示すように“１”レベル、したがつて極性
反転回路３２の出力（極性反転信号）は第５図ｄ
に示すように“０”レベルである。この結果、ア
ンドゲート２２−１の“０”レベルの信号が排他
的オアゲート２０₈〜２０₀に供給され、シフトレ
ジスタ１７の出力の下位９ビツトのデータがその
ままROM２３のＡ入力端A₈〜A₀へ印加される。
またアンドゲート２２−２の“０”レベルの信号
をインバータ２５により反転した“１”レベルの
信号がオアゲート２４₆〜２４₀へ印加され、した
がつてオアゲート２４₆〜２４₀から夫々“１”レ
ベルの信号０₆〜０₀が出力し、ノイズ制御部６内
の排他的オアゲート６−２₆〜６−２₀の各一端へ
印加される。而して排他的オアゲート６−２₆〜
６−２₀の各他端には“０”レベルの極性反転信
号が印加されている。したがつてノイズ制御部６
内のフルアダー６−１のＡ入力端中の下位７ビツ
トの入力端A₆〜A₀にはすべて“１”レベルの信
号が入力する。また最上位ビツトの入力端A₇に
もインバータ６−３の出力“１”が入力する。他
方、フルアダー６−１のＢ入力端B₇〜B₀には、
“０”レベルの極性反転信号をインバータ６−４
により反転した信号（“１”）が入力する。即ち、
トランスフアーゲート６−６が開成中であり、ま
たアンドゲート６−７の出力が“０”であるた
め、Ｂ入力端の入力端B₅にも上記インバータ６
−４により反転した極性反転信号がトランスフア
ーゲート６−６、オアゲート６−５を介し印加さ
れる。更にフルアダー６−１のキヤリー入力端子
Cinにも“０”レベルの極性反転信号が印加され
ている。この結果、このときにフルアダー６−１
のＳ出力端S₇〜S₀から出力する結果データは
「11111110」となり、デイジタルフイルタ７へ送
出される。第５図ａの波形図はこのデイジタルフ
イルタ７へ送出される矩形波を示している。した
がつてデイジタルフイルタ７ではCPU３の制御
下に指定された倍音成分が除去され、またその出
力に対しエンベロープジエネレータ８はエンベロ
ープを付与し、操作キーの音階の楽音の生成放音
が開始される。

設定された音階周波数コードβと同一値のデー
タがフルアダー１５のＡ入力端₁₅〜A₀へ循環入力
したとき、そのＢ入力端B₁₅〜B₀へはCPU３から
出力する一定値のデータαが16ビツトデータとし
て入力している。またキヤリー入力端子Cinは常
時“Ｈ”レベルに設定されているから、フルアダ
ー１５はこのときβ−αの１回目の減算動作を自
行し、その結果データをＳ出力端から出力し、フ
ルアダー１６のＡ入力端へ印加する。なお、上式
「β−α」の「−α」は第２図のα₀、α₁、…α₁₅の
値から「−１」したものに相当する。而してこの
減算動作実行時にはフルアダー１５のキヤリー出
力端Coutの出力は“１”レベルとなり、したが
つてインバータ１９の出力が“０”となり、アン
ドゲート１８₁₅〜１８₀が閉成する。このためフ
ルアダー１６のＢ入力端への音階周波数コードβ
の入力が阻止される。したがつてこのときのフル
アダー１６の結果データはフルアダー１５の上記
１回目の結果データと同一であり、シフトレジス
タ１７へ与える。そしてこの１回目の結果データ
がシフトレジスタ１７から出力されるとフルアダ
ー１５のＡ入力端へ循環入力する一方、排他的オ
アゲート２０₈〜２０₀、インバータ２１〜−７〜
２１−１へ入力する。而してこの１回目の演算後
におけるフルアダー６−１のＡ入力端、Ｂ入力
端、キヤリー入力端子Cinへのデータ入力状態は
前回と変化なく、したがつてデイジタルフイルタ
７へは上記データ「11111110」が送出される。

フルアダー１５、アンドゲート１８₁₅〜１８₀、
フルアダー１６、シフトレジスタ１７では以後、
上述した１回目の減算動作と全く同様な累積減算
動作がその結果データ、即ち、シフトレジスタ１
７の出力が「1024」（第５図ｆ参照）となるまで
繰返される。そしてこの間、フルアダー６−１の
Ａ入力端、Ｂ入力端、キヤリー入力端子Cinへの
データ入力状態も変化がなく、したがつてこの
間、引き続きデイジタルフイルタ７へのデータ
「11111110」が送出される。そして次の減算動作
によつてシフトレジスタ１７の出力が「1024」よ
り小となると、該シフトレジスタ１７の出力の上
位11〜16ビツト目のデータがオール“０”となつ
たことになり、したがつてアンドゲート２２−２
の出力が第５図ｅに示すように“１”レベル反転
する。したがつて以後、インバータ２５の出力が
“０”レベルとなり、オアゲート２４₆〜２４₀へ
入力する。

一方、シフトレジスタ１７の出力が上述した
「1024」から「512」までの累積減算動作の間は該
シフトレジスタ１７の出力の10ビツト目のデータ
は“１”を保持し、したがつてこの間第５図ｂに
示すように引き続きアンドゲート２２−１の出力
は“０”であり、排他的オアゲート２０₈〜２０₀
へ供給される。このため上記「1024」〜「512」
の間はROM２３のＡ入力端へはシフトレジスタ
１７の出力の下位９ビツトデータがそのまま印加
されつづける。また上記間は第５図ｄに示すよう
に極性反転回路３２の出力は引き続き“０”レベ
ルである。

したがつてシフトレジスタ１７の出力が
「1024」以下になつた時点、例えば「1023」にな
つた時点を想定すると、そのとき該シフトレジス
タ１７の出力の下位９ビツトはオール“１”であ
り、ROM２３のＡ入力端へ印加される。したが
つてROM２３はこの９ビツトオール“１”のア
ドレスデータにアドレス指定されて、第４図に示
すように７ビツトオール“１”データを読出さ
れ、ノイズ制御部６へ送出する。一方、ノイズ制
御部６では、極性反転信号がまだ“０”レベルの
ため、フルアダー６−１のＡ入力端へはオール
“１”データが入力し、またＢ入力端へもオール
“１”データが入力し、更にキヤリー入力端子
Cinへはデータ“０”が入力する。したがつてそ
の結果データは前回と同じ「11111110」であり、
デイジタルフイルタ７へ送出される。

次に、次の累積減算動作によりシフトレジスタ
１７の出力が「1023」より更にデータαだけ小さ
い値となると、ROM２３は上述した９ビツトオ
ール“１”データ（即ち、「511」）よりαだけ小
さいアドレスデータによつてアドレス指定され
る。したがつて第４図からも分かるようにROM
２３からは上述した７ビツトオール“１”データ
より所定値小さいデータ、即ち、前回よりやや小
さい振幅値のデータが読出され、フルアダー６−
１のＡ入力端へそのまま印加される。そしてフル
アダー６−１のＳ出力端からはＡ入力端への入力
データより「１」だけ小さい結果データが出力
し、デイジタルフイルタ７へ送出される。

以下、同様にしてシフトレジスタ１７の出力が
各累積減算動作によりαずつ小さくなつてゆき、
その値が「512」となるまでの間はROM２３は
そのアドレスデータが順次、αずつ小さくなる方
向へアドレス指定されてゆき、これに応じてその
都度、前回より小さい値の振幅値データが読出さ
れる。そしてこの間、フルアダー６−１のＡ入力
端、Ｂ入力端およびキヤリー入力端子Cinへのデ
ータの入力状態は上述したことと同様であり、こ
れに応じてデイジタルフイルタ７へは上述した順
次小さくなる振幅値データより「１」だけ小さい
データが送出される。そしてシフトレジスタ１７
の出力が「512」のときには、ROM２３は９ビ
ツトオール“０”のアドレスデータによつてアド
レス指定されることになる。

次に累積減算動作の結果データがフルアダー１
５において「512」から「511」以下の値に変化す
るとき、フルアダー１５の出力端子C′から“１”
信号が出力し、それに応じて第５図ｃに示すよう
にインバータ５０から１発のパルス信号が出力す
る。その結果、第５図ｄに示すように以後、極性
反転回路３２の出力、即ち、極性反転信号が
“１”レベルに反転し、排他的オアゲート６−２₆
〜６−２₀、インバータ６−３，６−４、フルア
ダー６−１のキヤリー入力端子Cinに夫々印加さ
れる。

したがつてこの「511」以下のデータが第５図
ｆに示す如くシフトレジスタ１７から出力したと
き、その出力の上位10〜16ビツトはオール“０”
データとなり、このためアンドゲート２２−１の
出力が第５図ｂに示すように“１”レベルに変化
し、排他的オアゲート２０₈〜２０₀へ印加され
る。一方、排他的オアゲート２０₈〜２０₀の他端
には再び９ビツトオール“１”データが印加さ
れ、而してその出力は９ビツトオール“０”に反
転されてROM２３のＡ入力端へ印加される。こ
のため累積減算の結果データが「511」〜「０」
に順次、αづつ小さくなる間はROM２３はアド
レスデータがオール“０”からオール“１”へ大
きくなる方向に向つて順次アドレス指定されるこ
とになる。またその結果読出される振幅値データ
は第４図に示すように順次大きくなるが、その振
幅値データは排他的オアゲート６−２₆〜６−２₀
を介し全ビツト反転されてフルアダー６−１のＡ
入力端A₆〜A₀に入力し、またＡ入力端A₇には
“０”信号が入力し、更にＢ入力端B₇〜B₀にはオ
ール“０”データが入力し、またキヤリー入力端
子Cinには“１”信号が入力するから、この間に
フルアダー６−１から出力するデータはROM２
３から読出される振幅値データの極性を反転した
ものに「１」を加えてデータと等しくなり、その
データがデイジタルフイルタ７に送出される。

第５図ｆに示すようにシフトレジスタ１７出力
が「1024」から「０」の間では、第５図ａの矩形
波の振幅は、ROM２３から読出した1/4周期の
正弦波の波形データによつて補間される。

上述のようにして累積減算結果が「０」以下に
なると次の減算動作時にフルアダー１５のキヤリ
ー出力端子Coutから“０”信号が出力し、この
結果、アンドゲート１８₁₅〜１８₀が一時開成し
て音階周波数コードβがフルアダー１６のＢ入力
端B₁₅〜B₀へ印加される。そしてフルアダー１６
のＡ入力端子に与えられるデータと、この音階周
波数コードβが加算され、その結果データがシフ
トレジスタ１７から出力したとき、上述したよう
に上記データ、即ち、音階周波数コードβは
「1024」より大きい値であるから、上述した理由
によつてこの時点から第５図ｂ，ｅに示す如く、
アンドゲート２２−１，２２−２の各出力が
“０”レベルへ反転する。

上述のようにして音階周波数コードβが再び設
定されたのちは、既に説明したようにして以後、
αづつの累積減算動作が実行され、シフトレジス
タ１７の出力はβからαずつ小さくなり、「1024」
まで減少する。而してこの間においては、フルア
ダー６−１のＡ入力端子A₇〜A₀B入力端子B₇〜
B₀へは共に８ビツトオール“０”データが入力
し、またキヤリー入力端子Cinへは“１”信号が
入力しているから、この間においてデイジタルフ
イルタ７へはデータ「00000001」が送出される。

累積減算結果が「1024」以下となり、更に
「512」まで減少する間は、必ず、第５図ｆに示す
「1024」より小、即ち、「1023」以下となつた時点
よりアンドゲート２２−２の出力が“１”レベル
に反転する。したがつて「1023」〜「512」の間
は、フルアダー６−１の出力は、ROM２３をそ
の最大アドレス（９ビツトオール“１”データ）
から最小アドレス（９ビツトオーク“０”デー
タ）へ向けて順次アドレス指定し読出される振幅
値データの極性を反転したものに「１」を加えた
データに等しくなつている。

更に、累積減算結果が「512」になると上述し
たようにフルアダー１５の出力端子C′から“１”
信号が出力し、これに応じて第５図ｄに示すよう
に極性反転回路３２の出力が“０”レベルへ反転
する。また次いで累積減算結果が「511」以下に
なるとアンドゲート２２−１の出力が“１”レベ
ルへ反転する。この結果、既に述べたように、上
記累積減算結果が「511」〜「０」の間において
は、フルアダー６−１の出力は、ROM２３をそ
の最小アドレスから最大アドレスへ向けて順次ア
ドレス指定し読出される振幅値データから「１」
を減じたデータとなり、デイジタルフイルタ７へ
送出される。

第５図ｆに示すように、シフトレジスタ１７出
力が「1024」から「０」の間では第５図ａの矩形
波の振幅は、ROM２３からの波形データによつ
て補間される。そして累積減算結果が「０」以下
になると次の演算時にフルアダー１５のキヤリー
出力端子Coutから“０”信号が出力し、フルア
ダー１６に基び音階周波数コードβが設定される
と共に、次の一周期の矩形波の演算処理が開始さ
れる。

以上により、一周期分の矩形波を生成するため
の演算処理動作が終了する。而して第５図に示し
た、例えばシフトレジスタ１７出力が「０」から
「０」また変化する演算周期（即ち、前回と今回
の各音階周波数コードβが夫々設定される間）を
T′、サンプリング周期をTsとすると、上記演算
周期T′は次式(1)により表わされる。

T′＝Ts・β／α ……(1) また、上述の如くして生成した矩形波の周波数
₀はサンプリング周波数をsとしたとき、次式(2)
により表わされる。

o＝１／2T′＝s／２・α／β ……(2) 次に、上述した矩形波生成の場合、ノイズを付
加して発生楽音の音色を変化させるときの動作を
説明する。このため予め、スイツチ部２上の矩形
波を指定するスイツチと共にノイズスイツチをオ
ンする。したがつてノイズ制御部６に対しCPU
３から“１”レベルの制御信号が出力し、この結
果、アンドゲート６−７が開成され、且つトラン
スフアーゲート６−６が閉成されてフルアダー６
−１のＢ入力端の入力B₅には“０”レベルまた
は“１”レベルにランダムに変化するノイズ信号
が印加されるようになる。

先ず、上述したようにフルアダー１６のＢ入力
端に音階周波数コードβが設定されてからその累
積減算の結果データが「1024」になる時点までに
おいて、ノイズ信号が“０”レベルまたは“１”
レベルの夫々の場合につきノイズ制御部６の動作
を説明する。この期間にはフルアダー６−１のＡ
入力端には８ビツトオール“１”データが入力
し、またキヤリー入力端子Cinには“０”信号が
入力している。更にＢ入力端には、ノイズ信号が
“０”のときにはデータ「11011111」が入力し、
他方、ノイズ信号が“１”のときには８ビツトオ
ール“１”データが入力する。したがつてノイズ
信号が“０”のときデイジタルフイルタ７へ供給
されるフルアダー６−１からの結果データは
「11011110」となり、Ａ入力端へ印加されるデー
タ０₆〜０₀より「00100001」だけ小さいデータ
（振幅値データ）が供給されることになる。また
ノイズ信号が“１”のときデイジタルフイルタ７
へ供給される結果データは「11111110」であり、
即ち、Ａ入力端へ印加されるデータ０₆〜０₀より
「１」だけ小さいデータ（振幅値データ）となる。
第６図の波形のうち左半分、即ち、振幅値データ
「10000000」を基準にしてプラス側の極性の振幅
の波形において実線で示す波形がノイズ信号が
“１”の場合、また破線で示す波形が“０”の場
合を示している。したがつて生成される波形はノ
イズ信号が“０”か“１”かに応じて実線または
破線で示す２種類の振幅値データのうち何れか一
方により表わされることになる。

上記累積減算の結果データが「1024」から
「512」まで変化する間には、フルアダー６−１の
Ａ入力端の入力端A₆〜A₀にはROM２３から読出
された振幅値データがそのままデータ０₆〜０₀と
して入力し、また入力端A₇には“１”信号が入
力し、更にキヤリー入力端子Cinには“０”信号
が入力する。そしてＢ入力端には、ノイズ信号が
“０”のときにはデータ「11011111」が入力し、
他方、ノイズ信号が“１”のときには８ビツトオ
ール“１”データが入力する。したがつてこの期
間はこれまでの期間と全く同様にして、ノイズ信
号が“０”のときには、フルアダー６−１のＡ入
力端へ入力するデータより「00100001」だけ小さ
いデータがデイジタルフイルタ７へ送出され、ま
たノイズ信号が“１”のときには「１」だけ小さ
いデータが送出される。即ち、第６図に示す波形
となる。

上記累積減算の結果データが「512」から「０」
まで変化する間は、フルアダー６−１のＡ入力端
の入力端A₆〜A₀にはROM２３からの振幅値デー
タ０₆〜０₀の反転データが入力し、また入力端A₇
には“０”信号が入力し、更にキヤリー入力端子
Cinには“１”信号が入力する。そしてＢ入力端
には、ノイズ信号が“０”のときには８ビツトオ
ール“０”デーダが入力し、またノイズ信号が
“１”のときにはデータ「00100000」が入力する。
したがつてこの期間にデイジタルフイルタ７へ供
給されるデータは、ノイズ信号が“０”のときに
はＡ入力端に印加されるデータより「１」だけ大
きいデータであり、またノイズ信号が“１”のと
きにはＡ入力端に印加されるデータより
「00100001」だけ大きいデータである。即ち、第
６図に示す波形のうち右半分、即ち、マイナス側
の極性の振幅の実線の波形（ノイズ信号が“０”
のとき）または破線の波形（ノイズ信号が“１”
のとき）となる。

次に第５図ｆに示すようにシフトレジスタ１７
の出力が「０」から「1024」の間、即ち、フルア
ダー１６のＢ入力端にあらためて音階周波数コー
ドβが設定され、次いでその累積減算の結果デー
タが「1024」に達するまでの期間においては、フ
ルアダー６−１のＡ入力端には８ビツトオール
“０”データが入力し、またキヤリー入力端子
Cinには“１”信号が入力し、更にＢ入力端には
ノイズ信号が“０”のとき８ビツトオール“０”
データが入力し、他方、ノイズ信号が“１”のと
きにはデータ「00100000」が入力する。したがつ
てこの期間にデイジタルフイルタ７へ供給される
データは、ノイズ信号が“０”のときデータ
「00000001」、即ち、Ａ入力端へ印加されるデータ
より「１」だけ大きいデータであり、またノイズ
信号が“１”のときにはデータ「00100001」、即
ち、Ａ入力端への印加データより「00100001」だ
け大きいデータである。即ち、第６図に示す波形
となる。

上記累積減算の結果データが「1024」から
「512」まで変化する間は、フルアダー６−１のＡ
入力端の入力端A₆〜A₀にはROM２３からのデー
タ０₆〜０₀の反転データが入力し、また入力端A₇
には“０”信号が入力し、更にキヤリー入力端子
Cinには“１”信号が入力し、またＢ入力端には
ノイズ信号が“０”のとき８ビツトオール“０”
データが入力し、他方、ノイズ信号が“１”のと
きデータ「00100000」が入力する。したがつてこ
の期間にデイジタルフイルタ７へ供給されるデー
タは、ノイズ信号が“０”のときにはＡ入力端へ
の印加データより「１」だけ大きいデータとな
り、またノイズ信号が“１”のときにはＡ入力端
への印加データよりデータ「00100001」だけ大き
いデータとなる。

更に、上記累積減算の結果データが「512」か
ら「０」まで変化する間は、フルアダー６−１の
Ａ入力端の入力端A₆〜A₀にはROM２３からのデ
ータ０₆〜０₀がそのまま入力し、また入力端A₇に
は“１”信号が入力し、更にキヤリー入力端子
Cinには“０”信号が入力する。そしてＢ入力端
にはノイズ信号が“０”のときにはデータ
「11011111」が入力し、他方、ノイズ信号が“１”
のときには８ビツトオール“１”データが入力す
る。したがつてこの期間にデイジタルフイルタ７
へ供給されるデータは、ノイズ信号が“０”のと
きにはＡ入力端への印加データよりデータ
「00100001」だけ小さいデータとなり、またノイ
ズ信号が“１”のときにはＡ入力端への印加デー
タより「１」だけ小さいデータとなる。

以上説明したように、ノイズを付加して発生楽
音の音色を変化させる場合、生成される矩形波の
振幅の極性がプラス側のときにはその振幅が小さ
くなる方向にノイズが付加され、また、上記極性
がマイナス側のときにはその振幅が大きくなる方
向にノイズが付加される。したがつて発生される
楽音の振幅がＤ／Ａ変換器９の能力を越えてしま
う不都合は発生しない。

次に第７図を参照してPWM波の生成の場合の
動作を説明する。なお、いまノイズを付加しない
ものとする。この場合、スイツチ部２上のPWM
波の指定スイツチをオンし、またノイズスイツチ
をオフする。この結果、ゲート回路G₁がオフし
且つゲート回路G₂がオンする。そしてこの状態
においてキーボード１上の１個のキーをオンする
とPWM波の演算生成処理が開始される。

いま、７図ｆに示すシフトレジスタ出力が
「０」（同図の左端にある「０」）のタイミングか
ら説明を行う。即ち、この時点では、極性反転回
路３２の出力（極性反転信号）は第７図ｄに示す
ように“１”レベルであり、したがつて加減算回
路４３には加算指令が与えられ、またノイズ制御
部６内の排他的オアゲート６−２₆〜６−２₀、イ
ンバータ６−３，６−４、フルアダー６−１のキ
ヤリー入力端子Cinに夫々、“１”信号が印加さ
れる。

一方、減算回路４１は結果データβ−Ｋを出力
して乗算回路４２に与え、また乗算回路４２は結
果データ（β−Ｋ）γを出力して加減算回路４３
に与えている。更に加減算回路４３は結果データ
β＋（β−Ｋ）γを出力し、ゲート回路G₂に与え
ている。茲で、上記データＫは例えば「1024」で
あり、またデユーテイ比を決定するデータγは、
０γ１の値をとる。

したがつて上記１個のキーのオン時に、矩形波
の生成動作時に述ったことと同様な動作にしたが
つてフルアダー１６には演算処理開始時にデータ
β＋（β−Ｋ）γが設定される。そしてこの設定
データβ＋（β−Ｋ）γからデータα（一定値）を
減算する累積減算動作が実行される。そしてその
結果データ、即ち、シフトレジスタ１７の出力が
「1024」までαづつ減少するまでの間は、第７図
ｂ，ｃ，ｄ，ｅに夫々示す如く、アンドゲート２
２−１、インバータ５０、極性反転回路３２、ア
ンドゲート２２−２の各出力は夫々、“０”“１”、
１”、“０”の各レベルを保持している。このため
この期間はROM２３からの読出し波形は無効と
され、フルアダー６−１から出力されデイジタル
フイルタ７へ送出されるデータは「00000001」と
なる。

累積減算の結果データ即ち、シフトレジスタ出
力が「1024」より小となるとアンドゲート２２−
２の出力が“１”レベルに反転する。このため上
記結果データが「1024」から「512」まで変化す
る間は、ROM２３を最大アドレスから最小アド
レス方向へ順次アドレス指定して読出される振幅
値データ０₆〜０₀の極性を反転したデータに＋１
したデータがフルアダー６−１から出力し、デイ
ジタルフイルタへ送出される。

結果データが「512」になると、極性反転回路
３２の出力が第７図ｄに示す如く“０”レベルへ
反転し、加減算回路４３へ減算指令が与えられ、
また排他的オアゲート６−２₆〜６−２₀インバー
タ６−３，６−４、フルアダー６−１のキヤリー
入力端子Cinに“０”信号が印加される。また上
記結果データが「511」以下になると第７図ｂに
示す如く、アンドゲート２２−１の出力が“１”
レベルに反転する。このため結果データが「511」
から「０」まで変化するまでの間は、フルアダー
６−１の出力は、ROM２３をその最小アドレス
から最大アドレス方向へ向けてアドレス指定して
読出される振幅値データから「１」を減じたデー
タが出力し、デイジタルフイルタ７へ送出され
る。

そして、第７図ｆに示すように結果データが
「０」以下となると、次の減算動作時にフルアダ
ー１６に対し、データβ−（β−Ｋ）γが設定さ
れる。なお、第７図ｂ，ｅに夫々示すように、結
果データが「０」以下となるとき、アンドゲート
２２−１，２２−２の各出力が“０”レベルへ反
転する。上記データβ−（β−Ｋ）γがフルアダ
ー１６に設定されると再びαつづの減算動作が開
始される。そしてその結果データが「1024」に減
少するまでの間はフルアダー６−１の出力はデー
タ「11111110」を保持される。

結果データが「1024」より小となるとアンドゲ
ート２２−２の出力が第７図ｅに示すように
“１”レベルに反転する。したがつて結果データ
が「512」まで減少する間は、フルアダー６−１
の出力はROM２３を最大アドレスから最小アド
レスへ向けてアドレスして読出される振幅値デー
タ０₆〜０₀より「１」だけ小さいデータとなり、
デイジタルフイルタ７へ送出される。

次に、結果データが「512」より小となり、更
に「０」まで減少する間は、アンドゲート２２−
１、極性反転回路３２の各出力が共に“１”レベ
ルに反転して保持される。したがつてこの間のフ
ルアダー６−１の出力は、ROM２３を最小アド
レスから最大アドレスへ向けてアドレスし読出さ
れる振幅値データ０₆〜０₁の極性を反転したデー
タに「１」を加えたデータとなり、デイジタルフ
イルタ７へ送出される。

以上でPWM波の１周期の演算処理動作を終
り、以下は上述したことの繰返しである。そして
その周波数oは矩形波の場合と同一であり、式
(2)により表わされる。またノイズを付加して発生
楽音の音色を変化させるときの動作は上述した矩
形波の場合と同様であるから、その動作説明は省
略する。

次に第８図ないし第１１図を参照して鋸歯状波
の場合を説明する。先ず、第８図は第２図に示し
たウエイブジエネレータ５の回路に一部の回路を
付加し、これにより矩形波およびPWM波のほか
に鋸歯状波をも生成可能とした回路である。した
がつて第８図の回路中、第２図の回路と同一構成
部には同一参照番号を付してその説明を省略する
と共に、第８図に追加された回路の構成を最初に
説明する。

即ち、第８図において、オアゲート２４₆〜２
４₀にはROM２３から読出された振幅値データ０
_６〜０₀のほかにアンドゲート２２−２の出力がイ
ンバータ２５およびトランスフアーゲート２６を
介し印加されている。そしてオアゲート２４₆〜
２４₀の出力は排他的オアゲート２７₆〜２７₀の
各一端に印加される。排他的オアゲート２７₆〜
２７₀の各他端には、アンドゲート２２−１の出
力がインバータ２８およびトランスフアゲート２
９を介し印加されている。そして排他的オアゲー
ト２７₆〜２７₀の出力は、極性反転回路を構成す
るフルアダー３０のＡ入力端A₆〜A₀へ印加され
る。またフルアダー３０のＡ入力端A₇には上記
アンドゲート２２−１の出力がインバータ２８、
トランスフアーゲート２９、インバータ３１を介
し印加される。更にフルアダー３０のキヤリー入
力端子Cinには同様にアンドゲート２２−１の出
力がインバータ２８、トランスフアーゲート２９
を介し印加されるほか、後述する極性反転回路３
２の出力がトランスフアーゲート３３を介し印加
される。そしてフルアダー３０のＳ出力端S₇〜S₀
から出力するデータはトランスフアーゲート３４
_７〜３４₀およびノイズ制御部６０を介しデイジタ
ルフイルタ７へ送出される。

なお、上記トランスフアーゲート２６は矩形波
およびPWM波を夫々指定するスイツチの操作時
にCPU３から出力する制御信号をゲートに印加
され開閉制御される。またトランスフアーゲート
２９，３５は鋸歯状波を指定するスイツチの操作
時にCPU３が出力する制御信号を夫々ゲートに
直接印加され、またトランスフアーゲート３３は
インバータ３６を介し印加され、開閉制御され
る。更にトランスフアーゲート３４₇〜３４₀は上
記アンドゲート２２−２の出力をインバータ２
５、トランスフアーゲート３５、インバータ３７
を介しゲートに夫々印加され、開閉制御される。

減算回路４５にはシフトレジスタ１７の出力デ
ータＭおよびデータＫが入力する。そしてその結
果データＭ−Ｋは除算回路４４の入力端子Ａに印
加される。他方、除算回路４４の入力端子Ｂには
減算回路４１の結果データβ−Ｋが印加されてい
る。そして除算回路４４の結果データ（Ｍ−
Ｋ）／（β−Ｋ）はトランスフアーゲート４６₇
〜４６₀ノイズ制御部６０を介してデイジタルフ
イルタ７へ鋸歯状波のデータとして送出される。
またトランスフアーゲート４６₇〜４６₀の各ゲー
トにはアンドゲート２２−２の出力がインバータ
２５、トランスフアーゲート３５、インバータ３
７，４７を夫々介し印加され、開閉制御される。
なお、ゲート回路G₁は矩形波を指定するスイツ
チのほかに鋸歯状波を指定するスイツチの各操作
時にCPU３が出力する制御信号により開閉制御
される。

第９図は上記ノイズ制御部６０の具体的構成を
示す。フルアダー６０−１のＡ入力端A₇〜A₀に
はフルアダー３０または除算回路４４からの出力
データS₇〜S₀がトランスフアーゲート３４₇〜３
４₀またはトランスフアーゲート４６₇〜４６₀を
介し印加される。またＢ入力端のうち入力端B₅
を除く各入力端には共に、上記データS₇〜S₀中の
信号S₇（符号ビツトデータ）が直接印加されてい
る。更にＢ入力端の上記第６ビツトの入力端B₅
にはオアゲート６０−３の出力が印加されてい
る。更にキヤリー入力端子Cinには上記信号S₇が
インバータ６０−２を介し印加されている。ま
た、オアゲート６０−３は上記信号S₇がトランス
フアーゲート６０−４を介し入力するほか、ノイ
ズ信号がアンドゲート６０−５を介し入力する。
而してトランスフアーゲート６０−４は、音色を
変化させる場合に操作されるスイツチ部２上のノ
イズスイツチの操作状態に応じてCPU３が出力
する制御信号をインバータ６０−６を介した信号
によりゲート制御される。またアンドゲート６０
−５は上記制御信号によつて直接ゲート制御され
る。そしてフルアダー６０−１からの結果データ
はＣ出力端C₇〜C₀から出力し、デイジタルフイ
ルタ７へ送出される。

次に第１０図を参照してノイズを付加しない場
合の鋸歯状波生成の台作を説明する。先ず、スイ
ツチ部２上のスイツチをオンする。この結果、ゲ
ート回路G₁、トランスフアーゲート２９，３５
が開成し、且つゲート回路G₂、トランスフアー
ゲート２６，３３が閉成する。そしてこの状態を
ときキーボード１上の１個のキーをオンすると鋸
歯状波生成のための演算処理が開始する。

いま、第１０図ｄに示すシフトレジスタ１７出
力が「０」（同図の左端にある「０」）のタイミン
グから説明を行う。この時点で音階周波数コード
βがフルアダー１６に設定される。したがつてこ
の音階周波数コードβがシフトレジスタ１７から
次いで出力すると、該コードβは「1024」より大
きいデータであるから、第１０図ｂ，ｃに夫々示
すように、アンドゲート２２−１，２２−２の各
出力が共に“０”レベルへ反転する。そしてアン
ドゲート２２−２の出力が“０”となつたために
インバータ３７の出力が“０”、インバータ４７
の出力が“１”となり、これに応じてトランスフ
アーゲート３４₇〜３４₀が閉成し、且つトランス
フアーゲート４６₇〜４６₀が開成する。またフル
アダー１５，１６、シフトレジスタ１７、アンド
ゲート１８₆〜１８₀では上記音階周波数コードβ
がらデータα（一定値）を減算する累積減算動作
が開始する。そしてその累積減算動作の結果デー
タが「1024」の値に減少するまでの間は上記アン
ドゲート２２−２の出力状態は変化しないため、
デイジタルフイルタ７への除算回路４４の出力が
開成中のトランスフアーゲート４６₇〜４６₀およ
びノイズ制御部６０を夫々介して送出される。而
して除算回路４４の入力端子Ａには減算回路４５
の出力データＭ−Ｋが入力し、また入力端子Ｂに
は減算回路４１の出力データβ−Ｋが夫々印加さ
れている。したがつて除算回路の出力データ
H′は次式(3)により表わされる。

H′＝Ｍ−Ｋ／β−Ｋ×Ｈ ……(3) 茲で、Ｍはシフトレジスタ１７の出力、Ｋは一
定値であり、この実施例では「1024」、Ｈは最大
振幅値であり、この実施例では「254」である。
したがつて式(3)は次式(4)に書きかえることができ
る。

H′＝Ｍ−1024／β−1024×245 ……(4) 而して上記累積減算の結果データが「1024」に
なるまでの期間、データＭは次第に小さくなつて
ゆくから、上記式(4)によるデータS₇〜S₀の値もそ
れに応じてゆく。この場合、データS₇〜S₀が８ビ
ツトオール“１”データからデータ「10000000」
まで減少する間においては、ノイズ制御部６０で
はそのフルアダー６０−１のＡ入力端にはデータ
S₇〜S₀が入力し、またＢ入力端にはデータ
「11111111」が入力し、更にキヤリー入力端子
Cinには“０”信号が入力する。したがつてこの
間にフルアダー６０−１のＣ出力端から出力しデ
イジタルフイルタ７へ供給されるデータは、フル
アダー６０−１のＡ入力端に印加されるデータか
ら「１」を減じたデータとなる。また上記データ
S₇〜S₀がデータ「10000000」から８ビツトオール
“０”データまで減少する間においては、フルア
ダー６０−１のＡ入力端にはデータS₇〜S₀が入力
し、またＢ入力端には８ビツトオール“０”デー
タが入力し、更にキヤリー入力端子Cinには
“１”信号が入力する。したがつてこの間にデイ
ジタルフイルタ７へ供給されるデータはＡ入力端
への印加データに「１」を加算したデータとな
る。

次に、シフトレジスタ１７の出力Ｍ、即ち、累
積減算の結果データが「1024」となるとフルアダ
ー６０−１に印加されるデータS₇〜S₀は「０」と
なる。そして結果データが「1024」以下となると
アンドゲート２２−２の出力が“１”レベルに反
転する。したがつてトランスフアーゲート３４₇
〜３４₀が開成し、且つトランスフアーゲート４
６₇〜４６₀が閉成する。そして上記結果データが
「512」に減少するまでの間はアンドゲート２２−
１の出力は“０”レベルを保持されるためインバ
ータ２８の出力“１”が開成中のトランスフアー
ゲート２９を介し排他的オアゲート２７₆〜２７
_０、インバータ３１、フルアダー３０のキヤリー
入力端子Cinに夫々印加される。即ち、結果デー
タが「1023」〜「512」の間は、ROM２３を最
高アドレスから最小アドレスへ向けて順次アドレ
ス指定し読出される振幅値データ０₆〜０₀の極性
を反転したデータがデータS₇〜S₀としてフルアダ
ー３０から出力し、トランスフアーゲート３４₇
〜３４₀を介しノイズ制御部６０のフルアダー６
０−１のＡ入力端に印加される。而してこの間に
上記データS₇〜S₀は８ビツトオール“０”データ
からデータ「10000000」へ向けて順次大きくな
る。一方、この間にフルアダー６０−１のＢ入力
端には８ビツトオール“０”データが印加され、
またキヤリー入力端Cinには“１”信号が入力す
る。したがつて上記結果データが「1024」〜
「512」に変化する間、デイジタルフイルタ７へ供
給されるデータは、フルアダー６０−１のＡ入力
端への印加データS₇〜S₀に「１」を加えたデータ
となる。

上記結果データが「512」より小さくなると第
１０図ｂに示すようにアンドゲート２２−１の出
力も“１”レベルとなる。したがつてその“１”
信号が排他的オアゲート２０₈〜２０₀に印加され
て以後、ROM２３が最小アドレスから最大アド
レスへ向けてアドレス指定される一方、インバー
タ２８の出力“０”が排他的オアゲート２７₆〜
２７₀インバータ３１、フルアダー３０のキヤリ
ー入力端子Cinに夫々印加される。このため
「511」〜「０」の間は、フルアダー６０−１のＡ
入力端へはデータ「10000000」から８ビツトオー
ル“１”まで変化するデータS₇〜S₀が印加され、
またＢ入力端へはデータ「11111111」が印加さ
れ、更にキヤリー入力端子Cinには“０”信号が
印加される。したがつてこの間にデイジタルフイ
ルタ７へは上記Ａ入力端への印加データから
「１」を減じたデータが供給される。そして次に
再びフルアダー１６に音階周波数コードβが設定
される。

以上でノイズを付加しない場合の鋸歯状波生成
の一周期の動作説明を終る。そしてその周波数
oは次式(5)により表わされる。

o＝s・α／β ……(5) 次にノイズを付加した鋸歯状波生成の場合の動
作を第１１図を参照して説明する。この場合、ス
イツチ部２上の鋸歯状波を指定するスイツチと共
にノイズスイツチをオンする。したがつてノイズ
制御部６０に対しCPU３から“１”レベルの制
御信号が出力し、この結果、アンドゲート６０−
５が開成され、且つトランスフアーゲート６０−
４が閉成されてフルアダー６０−１のＢ入力端の
入力端B₅には不規則に“０”と“１”とに変化
するノイズ信号が印加される。そしてフルアダー
１６に音階周波数コードβが設定され、次いで累
積減算の結果データが「1024」になる時点までに
おいて、ノイズ信号が“０”のときにはノイズ制
御部６０のＢ入力端にはデータ「11011111」が印
加され、またキヤリー入力端子Cinには“０”信
号が印加される。したがつてデイジタルフイルタ
７へ供給されるデータはフルアダー６０−１のＡ
入力端に印加されるデータS₇〜S₀よりデータ
「00100001」だけ小さいデータである。他方、ノ
イズ信号が“１”のときには上記Ｂ入力端には８
ビツトオール“１”データが印加され、またキヤ
リー入力端子Cinには“０”信号が印加されるか
ら、デイジタルフイルタ７へ供給されるデータは
上記Ａ入力端への印加データより「１」だけ小さ
いデータとなる。

次に上記データS₇〜S₀がデータ「10000000」か
ら８ビツトオール“０”データまで順次減少する
間においては、ノイズ信号が“０”のときには、
フルアダー６０−１のＢ入力端には８ビツトオー
ル“０”データが入力し、またキヤリー入力端子
Cinには“１”信号が入力する。したがつてデイ
ジタルフイルタ７へは上記データS₇〜S₀より
「１」だけ大きいデータが送出される。他方、ノ
イズ信号が“１”のときにはＢ入力端にはデータ
「00100000」が印加され、またキヤリー入力端子
Cinには“１”信号が入力する。このためデイジ
タルフイルタ７へは上記データS₇〜S₀にデータ
「00100001」を加算したデータが供給される。

次に累積減算の結果データが「1024」〜「512」
の間は、ノイズ信号が“０”のときに既に述べた
ように、フルアダー６０−１のＢ入力端には８ビ
ツトオール“０”データが印加され、またキヤリ
ー入力端子Cinには“１”信号が印加される。し
たがつて上記データS₇〜S₀に「１」を加算したデ
ータがデイジタルフイルタ７へ送出される。他
方、ノイズ信号が“１”のときにはＢ入力端には
データ「00100000」が印加され、またキヤリー入
力端子Cinには“１”信号に印加されるから、こ
のときには上記データS₇〜S₀よりデータ
「00100001」だけ大きいデータがデイジタルフイ
ルタへ送出される。

次に累積減算の結果データが「512」〜「０」
へ順次減少する間においては、ノイズ信号が
“０”のときには既に述べやように、フルアダー
６０−１のＢ入力端へはデータ「11011111」が印
加され、またキヤリー入力端子Cinには“０”信
号が印加される。したがつて上記データS₇〜S₀よ
りデータ「00100001」だけ小さいデータがこのと
きデイジタルフイルタへ供給される。他方、ノイ
ズ信号が“１”のときには上記Ｂ入力端には８ビ
ツトオール“１”データが印加され、またキヤリ
ー入力端子には“０”信号が印加される。したが
つてこのときには上記データS₇〜S₀より「１」だ
け小さいデータがデイジタルフイルタ７へ供給さ
れる。

第１１図の波形図において、データ
「10000000」の基準レベルより大きい振幅レベル、
即ち、プラス側の極性の振幅レベルでは、実線は
ノイズ信号が“１”のときを示し、また破線はノ
イズ信号が“０”のときを示している。けた上記
基準レベルより小さい振幅レベル、即ち、マイナ
ス側の極性の振幅レベルでは、実線はノイズ信号
が“０”のとき、また破線はノイズ信号が“１”
のときを示している。而してこの鋸歯状波の場合
もノイズを付加するときには上述した矩形波、
PWM波のとき同様にして、生成される鋸歯状波
の極性がプラス側のときにはその振幅が小さくな
る方向にノイズが付加され、また上記極性がマイ
ナス側のときにはその振幅が大きくなる方向にノ
イズが付加される。したがつて発生される楽音の
振幅がＤ／Ａ変換器９の能力を越えてしまう不都
合は発生しない。

なお、第８図のウエイブジエネレータ５におい
て矩形波およびPWM波を生成する場合の各動作
は、第２図に示したウエイブジエネレータ５にお
ける場合とほぼ同様であり、したがつてその動作
説明は省略する。

次に第１２図および第１３図を参照して付加す
るノイズ信号の量を可変できるようにしたノイズ
制御部の構成を説明する。第１２図は第３図に示
したノイズ制御部６の変形例である。なお、第３
図と共通の構成部には同一参照番号を付してその
説明を省略する。図から明白なように、この場
合、ノイズ信号は８ビツトのデータN₇〜N₀とし
て入力される。このためスイツチ部２にはノイズ
スイツチのほかにノイズ量を増減させる、例えば
スライドスイツチが設けられている。そしてノイ
ズ波形信号N₇〜N₀の各ビツトデータは対応する
アンドゲート６−７₇〜６−７₀、オアゲート６−
５₇〜６−５₀を介しフルアダー６−１のＢ入力端
B₇〜B₀へ印加される。而して上記アンドゲート
６−８₇〜６−８₀は夫々、８ビツトの制御信号の
対応するビツトデータにより開閉制御される。ま
た上記制御信号の各ビツトデータは更に対応する
インバータ６−８₇〜６−８₀を介し対応するトラ
ンスフアーゲート６−６₇〜６−６₀の各ゲートに
印加され各トランスフアーゲート６−６₇〜６−
６₀を開閉制御する。またトランスフアーゲート
６−６₇〜６−６₀には共に極性反転信号がインバ
ータ６−４を介して入力し、また各トランスフア
ーゲート６−６₇〜６−６₀の出力は対応するオア
ゲート６−５₇〜６−５₀を介し入力端B₇〜B₀へ
印加される。

上記構成のノイズ制御部６により、ノイズを付
加するときいはノイズスイツチをオンすると共に
ノイズ量を増減させる上記スライドスイツチを所
望位置に設定する。したがつてアンドゲート６−
７₇〜６−７₀のうち上記スライドスイツチにて指
定されるアンドゲートが開成され、インバータ６
−８₇〜６−８₀の各出力のうちの上記開成される
アンドゲートに対応するインバータ出力が“０”
レベルとなつて更に対応するトランスフアーゲー
ト６−６₇〜６−６₀が閉成される。その結果所望
レベルのノイズ信号N₇〜N₀が出力され、開成中
のアンドゲート及びオアゲートを介しフルアダー
６−１のＢ入力端B₇〜B₀へ印加される。而して
上記ノイズ信号N₇〜N₀の値は８ビツトオール
“０”データの最小値から８ビツトオール“１”
の最大値までデイジタル的に変化し、且つ上記ス
ライドスイツチの設定位置に応じた範囲内のデー
タとしてランダムに変化し、フルアダー６−１の
Ａ入力端に印加されるデータ０₆〜０₀に対し可変
量のノイズ信号として付加されることになる。こ
のためそのノイズ信号の量に応じて異なる音色の
楽音が随時発生するものである。

他方、ノイズを付加しないときには、ノイズス
イツチをオフしておく。これにより全ビツト
“０”の制御信号が出力してアンドゲート６−７₇
〜６−７₀がすべて閉成され、またトランスフア
ーゲート６−６₇〜６−６₀がすべて開成される。
したがつてノイズ信号N₇〜N₀はフルアダー６−
１のＢ入力端へ印加されず、替りに極性反転信号
が印加されるようになり、第３図のノイズ制御部
６につき説明したことと同様な動作が実行され
る。

第１３図は第９図に示したノイズ制御部６０の
変形例である。なお、第９図と同一構成部には同
一参照番号を付しその説明を省略する。この実施
例の場合もノイズ信号は８ビツトのデータN₇〜
N₀として出力される。したがつて同様にノイズ
スイツチのほかにノイズ量を可能させるスライド
スイツチが設けられている。そしてノイズ信号
N₇〜N₀の各ビツトデータは対応するアンドゲー
ト６０−５₇〜６０−５₀、オアゲート６０−３₇
〜６０−３₀を介しフルアダー６０−１のＢ入力
端B₇〜B₀へ印加される。而して上記アンドゲー
ト６０−５₇〜６０−５₀は夫々、８ビツトの制御
信号の対応するビツトデータにより開閉制御され
る。また上記制御信号の各ビツトデータは更に対
応するインバータ６０−６₇〜６０−６₀を介し対
応するトランスフアーゲート６０−４₇〜６０−
４₀の各ゲートに印加され、各トランスフアーゲ
ート６０−４₇〜６０−４₀を開閉制御する。また
トランスフアーゲート６０−４₇〜６０−４₀には
共に信号S₇が入力し、また各トランスフアーゲー
ト６０−４₇〜６０−４₀の出力は対応するオアゲ
ート６０−３₇〜６０−３₀を介しＢ入力端B₇〜
B₀へ印加される。

上記構成のノイズ制御部６０により、ノイズを
付加するときにはノイズスイツチをオンすると共
にノイズ量を可変する上記スライドスイツチを所
望位置に設定する。したがつてアンドゲート６０
−５₇〜６０−５のうち上記スライドスイツチに
て指定されるアンドゲートが開成され、インバー
タ６０−６₇〜６０−６₀の各出力のうちの上記開
成されるアンドゲートに対応するインバータ出力
が“０”レベルとなつて更に対応するトランスフ
アーゲート６０−４₇〜６０−４₀が共に閉成され
る。また上記スライドスイツチの設定状態に応じ
た大きさのノイズ信号N₇〜N₀が出力し、開成中
のアンドゲート及びオアゲートを介しフルアダー
６０−１のＢ入力端B₇〜B₀へ印加される。した
がつてフルアダー６０−１のＡ入力端へ印加され
るデータS₇〜S₀に対し可変量のノイズ信号N₇〜
N₀が付加されることになる。

他方、ノイズを付加しないときには少くともノ
イズスイツチをオフしておく。これにより全ビツ
ト“０”レベルの制御信号が出力し、アンドゲー
ト６０−５₇〜６０−５が共に閉成され且つトラ
ンスフアーゲート６０−４₇〜６０−４₀が共に開
成される。これによりノイズ信号N₇〜N₀はフル
アダー６０−１のＢ入力端に印加されず、替りに
信号S₇が印加されるようになり、第９図のノイズ
制御部６０につき説明したことと同様な動作が実
行される。

以上説明した矩形波、PWM波、鋸歯状波の生
成動作においては、キーボード１上のキーが１個
だけオンされた場合につき説明したが、この実施
例ではミユージツクシンセサイザを８音のポリフ
オニツク用としたから、最大８個までのキーが同
時にオンされた場合においても、第１図〜第３
図、第８図、第９図、第１２図および第１３図の
各回路は８チヤンネルの時分割処理動作によつて
各キーに対する上記基本波を同時生成することが
できるが、その詳細説明は省略する。

なお、上述した各種の実施例では矩形波等の基
本波により生成される楽音の音色を変化させる際
に、上記基本波に対する他の楽音波形としてノイ
ズを付加したが、このノイズに限らず他の任意波
形の楽音波形を付加するようにしてもよい。また
基本波を矩形波、PWM波、鋸歯状波の３種類と
したが、三角波、傾斜波等、他の種類の基本波を
利用してもよい。更に上記実施例では初期値βを
フルアダーに設定後一定値αを累積減算して基本
波を得る演算処理を行つたが、初期値βの設定後
一定値αを累積加算する演算処理を行つてもよ
く、その場合には第２図および第８図等の回路を
設計変更すればよい。またこの発明はミユージツ
クシンセサイザに限らず他の電子楽器にも利用で
きる。

この発明は以上説明したように、所定の楽音波
形に対しノイズ波形を付加して発生楽音の音色を
変化させる場合、上記所定の楽音波形の極性を判
断してその極性に応じ、上記所定の楽音波形に対
するノイズ波形の加算または減算を切換えるよう
にして上記付加を行うようにした電子楽器を提供
したから、ノイズ波形を付加された発生楽音の振
幅レベルがデイジタル／アナログ変換器の能力を
越えてしまうような不都合の発生が確実に防止さ
れて所望どおりの楽音を発生でき、またノイズ波
形を付加せず、即ち音色を変化させないときには
発生楽音の振幅レベルを最大にしてＳ／Ｎ比を充
分に考慮できる等の利点がある。更に付加するノ
イズ波形の量を可変とすることもできるから極め
て効果的な音色変化を得ることもできる利点もあ
る。

【図面の簡単な説明】

第１図はこの発明をミユージツクシンセサイザ
に適用した実施例のシステム構成図、第２図はウ
エイブジエネレータ５の具体的回路図、第３図は
ノイズ制御部６の具体的回路図、第４図はROM
２３の記憶波形図、第５図は矩形波の生成動作を
説明するタイムチヤート、第６図は矩形波生成時
にノイズを付加したときの振幅レベルの変化を示
す図、第７図はPWM波の生成動作を説明するタ
イムチヤート、第８図は他の実施例によるウエイ
ブジエネレータ５の具体的回路図、第９図は他の
実施例のノイズ制御部６０の具体的回路図、第１
０図は鋸歯状波の生成動作を説明するタイムチヤ
ート、第１１図は鋸歯状波にノイズを付加したと
きの振幅レベルの変化を示す図、第１２図は第３
図に示したノイズ制御部６の変形例を示す回路構
成図、第１３図は第９図に示したノイズ制御部６
０の変形例を示す回路構成図である。 １……キーボード、２……スイツチ部、３……
CPU、４……ROM、５……ウエイブジエネレー
タ、６……ノイズ制御部、７……デイジタルフイ
ルタ、８……エンベロープジエネレータ、９……
デイジタル／アナログ変換器、１０……アンプ、
１５，１６，３０……フルアダー、１７……シフ
トレジスタ、１８₁₅〜１８₀……アンドゲート、
２０₈〜２０₀，２７₆〜２７₀……排他的オアゲー
ト、２１−７〜２１−１……インバータ、２２−
６〜２２−１……アンドゲート、２３……
ROM、２４₆〜２４₀……オアゲート、２６，２
９，３３，３４₇〜３４₀，３５，４６₇〜４６₀…
…トランスフアーゲート、３１……インバータ、
３２……極性反転回路、４１，４５……減算回
路、４２……乗算回路、４３……加減算回路、４
４……除算回路、G₁，G₂……ゲート回路、６−
１，６０−１……フルアダー。

Claims (1)

1. 【特許請求の範囲】 １ 複数種類の楽音波形を発生する楽音波形発生
   手段と、 この楽音波形発生手段が発生する楽音波形中の
   所定の楽音波形とノイズ波形とを加算または減算
   する加減算手段と、 上記所定の楽音波形の振幅値の極性を判別する
   極性判別手段と、 この極性判別手段が正の極性を判別中において
   は上記所定の楽音波形から上記ノイズ波形を減算
   させる一方、上記極性判別手段が負の極性を判別
   中においては上記所定の楽音波形と上記ノイズ波
   形とを加算させるように上記加減算手段の動作を
   制御する制御手段と、 上記加減算手段の出力に基づく楽音を生成する
   楽音生成手段と を備えていることを特徴とする電子楽器。 ２ 上記楽音波形発生手段は上記加減算手段に供
   給する上記ノイズ波形の振幅値を可変とする可変
   手段を備えていることを特徴とする特許請求の範
   囲第１項記載の電子楽器。