JPS63260179A - 半導体不揮発性メモリ装置 - Google Patents
半導体不揮発性メモリ装置Info
- Publication number
- JPS63260179A JPS63260179A JP62093366A JP9336687A JPS63260179A JP S63260179 A JPS63260179 A JP S63260179A JP 62093366 A JP62093366 A JP 62093366A JP 9336687 A JP9336687 A JP 9336687A JP S63260179 A JPS63260179 A JP S63260179A
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- concentration impurity
- drain
- memory device
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明はＥＰＲＯＭ等の半導体不揮発性メモリ装置に関
する。
する。
Ｂ１発明の概要
本発明は、ＥＦＲＯＭ等の半導体不揮発性メモリ装置に
おいて、ソース／ドレイン領域の一方を低濃度および高
濃度の不純物領域からなる２重構造とし他方を高濃度不
純物領域とものであって、書き込み時には上記２重構造
の方をソースとし、読み出し時には上記２重構造の方を
ドレインとして動作させることにより、素子の微細化を
図った場合で合っても、その書き込み特性を向上させな
がら読み出し時のソフトライトを防止するものである。
おいて、ソース／ドレイン領域の一方を低濃度および高
濃度の不純物領域からなる２重構造とし他方を高濃度不
純物領域とものであって、書き込み時には上記２重構造
の方をソースとし、読み出し時には上記２重構造の方を
ドレインとして動作させることにより、素子の微細化を
図った場合で合っても、その書き込み特性を向上させな
がら読み出し時のソフトライトを防止するものである。
Ｃ０従来の技術
電荷を所謂フローティングゲートに蓄積してデータの記
憶を行うＥＦＲＯＭ等の半導体不揮発性メモリ装置が知
られている。
憶を行うＥＦＲＯＭ等の半導体不揮発性メモリ装置が知
られている。
第３図および第４図は、このような半導体不揮発性メモ
リ装置のそれぞれ一例を示す概略断面図であって、第３
回ばＬＤＤ構造の半導体不揮発性メモリ装置の例であり
、第４図はＤＤＤＩ造の半導体不揮発性メモリ装置の例
である。ここで、簡単にこれらの半導体不揮発性メモリ
装置について説明すると、まず、ＬＬＤ構造の半導体不
揮発性メモリ装置は、第３図に示すように、Ｐ型のシリ
コン基板３１上に図示を省略したゲート酸化膜を介して
フローティングゲート電極３２が形成され、その上に酸
化膜を介してコントロールゲート電極３３が形成される
構造になっている。上記Ｐ型のシリコン基＠、３１に形
成されるソース／ドレイン領域は、ゲート直下のチャン
ネル領域３４に近いところでそれぞれ浅く形成されて配
置されてなる低濃度不純物領域３５．３５と、そのチャ
ンネル領域３４からみてそれぞれ外側に配置されてなる
高濃度不純物領域３６．３６とにより構成されている。
リ装置のそれぞれ一例を示す概略断面図であって、第３
回ばＬＤＤ構造の半導体不揮発性メモリ装置の例であり
、第４図はＤＤＤＩ造の半導体不揮発性メモリ装置の例
である。ここで、簡単にこれらの半導体不揮発性メモリ
装置について説明すると、まず、ＬＬＤ構造の半導体不
揮発性メモリ装置は、第３図に示すように、Ｐ型のシリ
コン基板３１上に図示を省略したゲート酸化膜を介して
フローティングゲート電極３２が形成され、その上に酸
化膜を介してコントロールゲート電極３３が形成される
構造になっている。上記Ｐ型のシリコン基＠、３１に形
成されるソース／ドレイン領域は、ゲート直下のチャン
ネル領域３４に近いところでそれぞれ浅く形成されて配
置されてなる低濃度不純物領域３５．３５と、そのチャ
ンネル領域３４からみてそれぞれ外側に配置されてなる
高濃度不純物領域３６．３６とにより構成されている。
また、第４図に示す半導体不揮発性メモリ装置は、同様
にＰ型のシリコン基板４１上にフローティングゲート電
極４２とコントロールゲート電極４３をそれぞれ酸化膜
を介して積層させた構造となっており、ソース／ドレイ
ン領域は、２重拡散等の手段により深く且つ広く形成さ
れてなる低濃度不純物領域４５．４５と、その内部にそ
れぞれ配された高濃度不純物領域４６．４６とから構成
されている。
にＰ型のシリコン基板４１上にフローティングゲート電
極４２とコントロールゲート電極４３をそれぞれ酸化膜
を介して積層させた構造となっており、ソース／ドレイ
ン領域は、２重拡散等の手段により深く且つ広く形成さ
れてなる低濃度不純物領域４５．４５と、その内部にそ
れぞれ配された高濃度不純物領域４６．４６とから構成
されている。
ここで、これらの半導体不揮発性メモリ装置の動作につ
いて説明すると、まず、書き込み時には、ドレイン−ソ
ース間に電圧を印加し、且つコントロールゲート電極３
３．４３にも電圧を印加して、ドレイン近傍で発生する
ホットキャリアの電荷分を絶縁層を介して上記フローテ
ィングゲート電極３２．４２に保持させる０次に、読み
出し時には、上記フローティングゲート電極３２．４２
は書き込みの有無に応じて電荷の蓄積の有無が生じてい
ることから、その闇値電圧ｖｔｈの変動が生じ、ドレイ
ン−ソース間に電圧を与えて、チャンネルが形成される
か否かでデータとして取り出せることになる。そして、
消去の時には例えば紫外線が照射されてフローティング
ゲート電極３２．４２の内部に蓄積されていた電子を逃
がすことにより行われている。
いて説明すると、まず、書き込み時には、ドレイン−ソ
ース間に電圧を印加し、且つコントロールゲート電極３
３．４３にも電圧を印加して、ドレイン近傍で発生する
ホットキャリアの電荷分を絶縁層を介して上記フローテ
ィングゲート電極３２．４２に保持させる０次に、読み
出し時には、上記フローティングゲート電極３２．４２
は書き込みの有無に応じて電荷の蓄積の有無が生じてい
ることから、その闇値電圧ｖｔｈの変動が生じ、ドレイ
ン−ソース間に電圧を与えて、チャンネルが形成される
か否かでデータとして取り出せることになる。そして、
消去の時には例えば紫外線が照射されてフローティング
ゲート電極３２．４２の内部に蓄積されていた電子を逃
がすことにより行われている。
Ｄ１発明が解決しようとする問題点
しかしながら、上述の構造の半導体不揮発性メモリ装置
においては、特に微細化を図った場合に、書き込み特性
を向上させな４＜ら、ソフトライトの防止を図ることが
容易でないという問題点を有している。
においては、特に微細化を図った場合に、書き込み特性
を向上させな４＜ら、ソフトライトの防止を図ることが
容易でないという問題点を有している。
すなわち、半導体不揮発性メモリ装置の微細化を図りチ
ャンネル長を短くした場合では、ドレイン近傍の電界の
集中度が高まり、ホットキャリアが発生し易くなって、
当該半導体不揮発性メモリ装置の書き込み特性は向上す
ることになる。
ャンネル長を短くした場合では、ドレイン近傍の電界の
集中度が高まり、ホットキャリアが発生し易くなって、
当該半導体不揮発性メモリ装置の書き込み特性は向上す
ることになる。
しかし、これは同時に読み出し時においてもドレイン近
傍でホットキャリアが生じ易（なることを意味し、上述
のような電界を緩和するための低濃度不純物領域３５．
４５を設けた場合であっても、微細化が進むにつれ読み
出し時の低い電圧で書き込みが行われてしまう”ソフト
ライト”が生ずることになる。そして、このようなソフ
トライトによっては、記憶しているデータが誤すなもの
となるおそれがあり、このソフトライトの防止が、微細
化や書き込み特性の向上のために解決すべき技術的課題
となっている。
傍でホットキャリアが生じ易（なることを意味し、上述
のような電界を緩和するための低濃度不純物領域３５．
４５を設けた場合であっても、微細化が進むにつれ読み
出し時の低い電圧で書き込みが行われてしまう”ソフト
ライト”が生ずることになる。そして、このようなソフ
トライトによっては、記憶しているデータが誤すなもの
となるおそれがあり、このソフトライトの防止が、微細
化や書き込み特性の向上のために解決すべき技術的課題
となっている。
そこで、本発明は上述の問題点に鑑み、装置の微細化を
図った場合であっても書き込み特性を向上させ、同時に
ソフトライトを防止するような半導体不連発性メモリ装
置の提供を目的とする。
図った場合であっても書き込み特性を向上させ、同時に
ソフトライトを防止するような半導体不連発性メモリ装
置の提供を目的とする。
Ｅ０問題点を解決するための手段
本発明は、ゲート直下のチャンネル領域を挟んで対向す
る一対の不純物領域の一方は、低濃度不純物領域が高濃
度不純物領域のチャンネル側に形成された２重構造とさ
れ、上記一対の不純物領域の他方は、高濃度不純物領域
からなる構造とされるものであって、データの書き込み
時には上記２重構造の不純物領域がソースとされ、デー
タの読み出し時には上記２重構造の不純物領域がドレイ
ンとされる半導体不揮発性メモリ装置により上述の問題
点を解決する。
る一対の不純物領域の一方は、低濃度不純物領域が高濃
度不純物領域のチャンネル側に形成された２重構造とさ
れ、上記一対の不純物領域の他方は、高濃度不純物領域
からなる構造とされるものであって、データの書き込み
時には上記２重構造の不純物領域がソースとされ、デー
タの読み出し時には上記２重構造の不純物領域がドレイ
ンとされる半導体不揮発性メモリ装置により上述の問題
点を解決する。
Ｆ０作用
ソース／ドレイン領域の構造として、上述のような低濃
度不純物領域が高濃度不純物領域のチャンネル側に形成
された２重構造としたときでは、電界の集中を緩和する
ことができ、ホットキャリアの発生を抑制する機能を持
つことになる。一方、ソース／ドレイン領域の構造とし
て、単に高濃度不純物領域のみの構造としたときでは、
このような電界の集中の緩和の機能はない、そこで、本
発明は、まず、ホットキャリアを十分に発生させる必要
のある書き込み時において、ソースを上記２重構造の不
純物領域とし、ホットキャリアが発生するドレイン接合
側を高濃度不純物領域のみの不純物領域としている。す
なわち、高濃度不純物領域のみの不純物領域は、電界緩
和の機能がないことから、そのホットギヤリアの発生は
十分に行われることになる０次に、ソフトライトを防止
してホットキャリアの発生を抑制する必要のある読み出
し時において、本発明は、ソースを高濃度不純物領域の
みの不純物領域とし、ドレインを上記２重構造としてい
る。このときには、ドレイン側が電界集中の緩和の機能
を有することになり、その電界の集中の緩和からホット
キャリアの発生は有効に防止されることになる。
度不純物領域が高濃度不純物領域のチャンネル側に形成
された２重構造としたときでは、電界の集中を緩和する
ことができ、ホットキャリアの発生を抑制する機能を持
つことになる。一方、ソース／ドレイン領域の構造とし
て、単に高濃度不純物領域のみの構造としたときでは、
このような電界の集中の緩和の機能はない、そこで、本
発明は、まず、ホットキャリアを十分に発生させる必要
のある書き込み時において、ソースを上記２重構造の不
純物領域とし、ホットキャリアが発生するドレイン接合
側を高濃度不純物領域のみの不純物領域としている。す
なわち、高濃度不純物領域のみの不純物領域は、電界緩
和の機能がないことから、そのホットギヤリアの発生は
十分に行われることになる０次に、ソフトライトを防止
してホットキャリアの発生を抑制する必要のある読み出
し時において、本発明は、ソースを高濃度不純物領域の
みの不純物領域とし、ドレインを上記２重構造としてい
る。このときには、ドレイン側が電界集中の緩和の機能
を有することになり、その電界の集中の緩和からホット
キャリアの発生は有効に防止されることになる。
Ｇ、実施例
本発明の好適な実施例を図面を参照しながら説明する。
第１の実施例
本実施例の半導体不揮発性メモリ装置は、２重構造の不
純物領域として、ＬＤＤ構造タイプの不純物領域を有す
るものであり、凹き込み時と読み出し時ではソースとド
レインが逆転することから、微細化を図った場合であっ
ても書き込み特性を向上させて同時にソフトライトを有
効に防止することができるものである。
純物領域として、ＬＤＤ構造タイプの不純物領域を有す
るものであり、凹き込み時と読み出し時ではソースとド
レインが逆転することから、微細化を図った場合であっ
ても書き込み特性を向上させて同時にソフトライトを有
効に防止することができるものである。
まず、その構造について、第１図ａおよび第１図すを参
照しながら説明する。
照しながら説明する。
本実゛施例の半導体不揮発性メモリ装置は、Ｐ型のシリ
コン基板１０上に図示を省略するが酸化膜等の絶縁膜を
介してフローティングゲート電極１１が形成され、その
上部に酸化膜等の絶縁膜を介してコントロールゲート電
極１２が形成されている。これらゲートの直下のチャン
ネル領域１３を挟んで対向する一対の不純物領域の一方
は、低濃度不純物領域１４と高濃度不純物領域１５の２
重構造とされ、低濃度不純物領域１４が高濃度不純物領
域１５のチャンネル側に配されており、例えばゲート電
極の側壁のサイドウオールやマスク層等を利用して形成
された低濃度不純物領域１４がチャンネル領域１３に隣
接して形成された構造になっている。また、上記ゲート
の直下のチャンネル領域１３を挟んで対向する一対の不
純物領域の他方は、高濃度不純物領域１６のみからなる
構造とされており、この高濃度不純物領域１６はチャン
ネル領域１３に隣接して形成されている。
コン基板１０上に図示を省略するが酸化膜等の絶縁膜を
介してフローティングゲート電極１１が形成され、その
上部に酸化膜等の絶縁膜を介してコントロールゲート電
極１２が形成されている。これらゲートの直下のチャン
ネル領域１３を挟んで対向する一対の不純物領域の一方
は、低濃度不純物領域１４と高濃度不純物領域１５の２
重構造とされ、低濃度不純物領域１４が高濃度不純物領
域１５のチャンネル側に配されており、例えばゲート電
極の側壁のサイドウオールやマスク層等を利用して形成
された低濃度不純物領域１４がチャンネル領域１３に隣
接して形成された構造になっている。また、上記ゲート
の直下のチャンネル領域１３を挟んで対向する一対の不
純物領域の他方は、高濃度不純物領域１６のみからなる
構造とされており、この高濃度不純物領域１６はチャン
ネル領域１３に隣接して形成されている。
次に、まず、第り図ａを参照しながら、書き込み時の動
作について説明する。
作について説明する。
本実施例の半導体不揮発性メモリ装置は、そのデータの
書き込み時において、第１図ａに示すように、２重構造
とされた低濃度不純物領域１４と高濃度不純物領域１５
とからなる不純物領域がソースとされ、高濃度不純物領
域１６がドレインとされる。そして、ドレイン−ソース
間およびゲート−ソース間に所要の電圧を与えることで
データの書き込みが行われることになるが、この書き込
み時の状態では、電界の集中の緩和がなされていない高
濃度不純物領域１６のみの側がドレインとされることか
ら、電界の集中によってホットキャリアを効率良く発生
させることができる。したがって、当該半導体不揮発性
メモリ装置の微細化を図って、ドレイン接合の電界の集
中度が高まった場合では、第３図や第４図に示した半導
体不揮発性メモリ装置と比較してドレイン側に電界緩和
のための低濃度不純物領域３５．４５がないことから、
そのキャリアの注入特性は一層向上し、書き込み特性が
向上することになる。
書き込み時において、第１図ａに示すように、２重構造
とされた低濃度不純物領域１４と高濃度不純物領域１５
とからなる不純物領域がソースとされ、高濃度不純物領
域１６がドレインとされる。そして、ドレイン−ソース
間およびゲート−ソース間に所要の電圧を与えることで
データの書き込みが行われることになるが、この書き込
み時の状態では、電界の集中の緩和がなされていない高
濃度不純物領域１６のみの側がドレインとされることか
ら、電界の集中によってホットキャリアを効率良く発生
させることができる。したがって、当該半導体不揮発性
メモリ装置の微細化を図って、ドレイン接合の電界の集
中度が高まった場合では、第３図や第４図に示した半導
体不揮発性メモリ装置と比較してドレイン側に電界緩和
のための低濃度不純物領域３５．４５がないことから、
そのキャリアの注入特性は一層向上し、書き込み特性が
向上することになる。
続いて、第１図すを参照しながら、読み出し時の動作に
ついて説明する。
ついて説明する。
本実施例の半導体不揮発性メモリ装置は、そのデータの
読み出し時において、第１図すに示すように、２重構造
とされた低濃度不純物領域１４と高濃度不純物領域１５
とからなる不純物領域がドレインとされ、高濃度不純物
領域１６がソースとされる。そして、所要の電圧が印加
されて、上記フローティングゲート電極１１の電荷の蓄
積の有無に応じた闇値電圧ｖｔｈの変動によりデータが
読み出されるが、この読み出し時においては、ドレイン
側が電界集中を緩和するための低濃度不純物領域１４を
有してなる２重構造とされていることから、ホットキャ
リアの発生は抑制されることになり、ソフトライトを有
効に防止し得ることになる。また、従来の半導体不揮発
性メモリ装置では、その微細化を図った場合には、書き
込み特性が向上するもののドレインでのホットキャリア
の発生が起こり易くなるが、本実施例の半導体不揮発性
メモリ装置では、上述のように書き込み特性を向上させ
たまま、ドレインでのホットキャリアの発生を抑制する
ことができ、そのソフトライトを防止することができる
。
読み出し時において、第１図すに示すように、２重構造
とされた低濃度不純物領域１４と高濃度不純物領域１５
とからなる不純物領域がドレインとされ、高濃度不純物
領域１６がソースとされる。そして、所要の電圧が印加
されて、上記フローティングゲート電極１１の電荷の蓄
積の有無に応じた闇値電圧ｖｔｈの変動によりデータが
読み出されるが、この読み出し時においては、ドレイン
側が電界集中を緩和するための低濃度不純物領域１４を
有してなる２重構造とされていることから、ホットキャ
リアの発生は抑制されることになり、ソフトライトを有
効に防止し得ることになる。また、従来の半導体不揮発
性メモリ装置では、その微細化を図った場合には、書き
込み特性が向上するもののドレインでのホットキャリア
の発生が起こり易くなるが、本実施例の半導体不揮発性
メモリ装置では、上述のように書き込み特性を向上させ
たまま、ドレインでのホットキャリアの発生を抑制する
ことができ、そのソフトライトを防止することができる
。
なお、上述の実施例では、Ｎチャンネルのものを説明し
たがＰチャンネルでも良い。
たがＰチャンネルでも良い。
第２の実施例
本実施例の半導体不揮発性メモリ装置は、２重構造の不
純物領域として、ＤＤＤ構造タイプの不純物領域を有す
るものであり、第１の実施例の半導体不揮発性メモリ装
置と同様に、書き込み時と読み出し時ではソースとドレ
インが逆転することから、微細化を図った場合であって
も書き込み特性を向上させて同時にソフトライトを有効
に防止することができるものである。
純物領域として、ＤＤＤ構造タイプの不純物領域を有す
るものであり、第１の実施例の半導体不揮発性メモリ装
置と同様に、書き込み時と読み出し時ではソースとドレ
インが逆転することから、微細化を図った場合であって
も書き込み特性を向上させて同時にソフトライトを有効
に防止することができるものである。
まず、その構造について、第２図ａおよび第２図すを参
照しながら説明する。
照しながら説明する。
本実施例の半導体不揮発性メモリ装置は、Ｐ型のシリコ
ン基板２０上に図示を省略するが酸化膜等の絶縁膜を介
してフローティングゲート電極２１が形成され、その上
部に酸化膜等の絶縁膜を介してコントロールゲート電極
２２が形成されている。これらゲートの直下のチャンネ
ル領域２３を挟んで対向する一対の不純物領域の一方は
、低濃度不純物領域２４と高濃度不純物領域２５の２重
構造とされ、低濃度不純物領域２４が高濃度不純物領域
２５の外側を取り囲むように配されている。
ン基板２０上に図示を省略するが酸化膜等の絶縁膜を介
してフローティングゲート電極２１が形成され、その上
部に酸化膜等の絶縁膜を介してコントロールゲート電極
２２が形成されている。これらゲートの直下のチャンネ
ル領域２３を挟んで対向する一対の不純物領域の一方は
、低濃度不純物領域２４と高濃度不純物領域２５の２重
構造とされ、低濃度不純物領域２４が高濃度不純物領域
２５の外側を取り囲むように配されている。
このため高濃度不純物領域２５のチャンネル側には低濃
度不純物領域２４が介在しており、後述するように読み
出し時のみ電界を緩和してホットキャリアの発生を抑制
することができる。この２重構造は、例えば拡散係数の
異なる２種類の不純物を拡散させ形成することができ、
低濃度不純物領域２４の内側に高濃度不純物領域２４が
配され、これがチャンネル領域２３に隣接することにな
る。
度不純物領域２４が介在しており、後述するように読み
出し時のみ電界を緩和してホットキャリアの発生を抑制
することができる。この２重構造は、例えば拡散係数の
異なる２種類の不純物を拡散させ形成することができ、
低濃度不純物領域２４の内側に高濃度不純物領域２４が
配され、これがチャンネル領域２３に隣接することにな
る。
また、上記ゲートの直下のチャンネル領域２３を挟んで
対向する一対の不純物領域の他方は、高濃度不純物領域
２６のみからなる構造とされており、この高濃度不純物
領域２６は特に低濃度不純物領域が設けられずチャンネ
ル領域２３に隣接して形成されている。
対向する一対の不純物領域の他方は、高濃度不純物領域
２６のみからなる構造とされており、この高濃度不純物
領域２６は特に低濃度不純物領域が設けられずチャンネ
ル領域２３に隣接して形成されている。
次に、まず、第２図ａを参照しながら、書き込み時の動
作について説明する。
作について説明する。
本実施例の半導体不揮発性メモリ装置は、そのデータの
書き込み時において、第２図ａに示すように、２重構造
とされた低濃度不純物領域２４と高濃度不純物領域２５
とからなる不純物領域がソースとされ、高濃度不純物領
域２６がドレインとされる。そして、第１の実施例と同
様に、所要の電圧を与えることでデータの書き込みが行
われることになるが、この書き込み時には、高濃度不純
物領域２６のみの側がドレインとされ、このためホット
キャリアを効率良く発生させて書き込み特性を向上させ
ることができる。そして、微細化によって、ドレイン接
合の電界の集中度が高まった場合では、第３図や第４図
に示した半導体不揮発性メモリ装置と比較して、さらに
書き込み特性が向上することになる。
書き込み時において、第２図ａに示すように、２重構造
とされた低濃度不純物領域２４と高濃度不純物領域２５
とからなる不純物領域がソースとされ、高濃度不純物領
域２６がドレインとされる。そして、第１の実施例と同
様に、所要の電圧を与えることでデータの書き込みが行
われることになるが、この書き込み時には、高濃度不純
物領域２６のみの側がドレインとされ、このためホット
キャリアを効率良く発生させて書き込み特性を向上させ
ることができる。そして、微細化によって、ドレイン接
合の電界の集中度が高まった場合では、第３図や第４図
に示した半導体不揮発性メモリ装置と比較して、さらに
書き込み特性が向上することになる。
続いて、第２図すを参照しながら、読み出し時の動作に
ついて説明する。
ついて説明する。
データの読み出し時において、第１図すに示すように、
２重構造とされた低濃度不純物領域２４と高濃度不純物
領域２５とからなる不純物領域がドレインとされ、高濃
度不純物領域２６がソースとされる。そして、所要の電
圧が印加されて、上記フローティングゲート電極２１の
電荷の蓄積の存無に応じた闇値電圧ｖｔｈの変動により
データが読み出されるが、この読み出し時においては、
第１の実施例と同様に、ドレイン側が電界集中を緩和す
るための低濃度不純’ＩｙＪｅＭ域２４を有してなる２
重構造とされていることから、ホットキャリアの発生は
抑制されることになり、ソフトライトを有効に防止し得
ることにな、る。また、その微細化を図った場合におい
ても同様に、ドレインでのホットキャリアの発生を抑制
することができ、そのソフトライトを防止することがで
きる。
２重構造とされた低濃度不純物領域２４と高濃度不純物
領域２５とからなる不純物領域がドレインとされ、高濃
度不純物領域２６がソースとされる。そして、所要の電
圧が印加されて、上記フローティングゲート電極２１の
電荷の蓄積の存無に応じた闇値電圧ｖｔｈの変動により
データが読み出されるが、この読み出し時においては、
第１の実施例と同様に、ドレイン側が電界集中を緩和す
るための低濃度不純’ＩｙＪｅＭ域２４を有してなる２
重構造とされていることから、ホットキャリアの発生は
抑制されることになり、ソフトライトを有効に防止し得
ることにな、る。また、その微細化を図った場合におい
ても同様に、ドレインでのホットキャリアの発生を抑制
することができ、そのソフトライトを防止することがで
きる。
なお、上述の実施例では、Ｎチャンネルのものを説明し
たがＰチャンネルでも良い。
たがＰチャンネルでも良い。
Ｈ１発明の効果
本発明の半導体不揮発性メモリ装置は、上述のように不
純物領域の一方が電界集中の緩和の機能を有する２重構
造とされ、読み出し時のみ２重構造側をドレインとして
いることから、そのドレインで発生するホットキャリア
を有効に抑制してソフトライトを防止することができる
。また、特に微細化を図った場合では、書き込み特性が
向上することになるが、その場合でもソフトライトを有
効に抑制することが−でき、ソフトライトの防止を書き
込み特性の向上と共に実現するすることができる。
純物領域の一方が電界集中の緩和の機能を有する２重構
造とされ、読み出し時のみ２重構造側をドレインとして
いることから、そのドレインで発生するホットキャリア
を有効に抑制してソフトライトを防止することができる
。また、特に微細化を図った場合では、書き込み特性が
向上することになるが、その場合でもソフトライトを有
効に抑制することが−でき、ソフトライトの防止を書き
込み特性の向上と共に実現するすることができる。
第１図ａおよび第１図すは本発明の半導体不揮発性メモ
リ装置の一例のそれぞれ概略断面図であって、第１図ａ
は書き込み時、第１図すは読み出し時の状態をそれぞれ
示す。また、第２図ａおよび第２図すは本発明の半導体
不揮発性メモリ装置の他の一例のそれぞれ概略断面図で
あって、第２図ａは書き込み時、第２図すは読み出し時
の状態をそれぞれ示す。 第３図は従来の半導体不揮発性メモリ装置の一例を示す
概略断面図であり、第４図は従来の半導体不揮発性メモ
リ装置の他の一例を示す概略断面図である。 １０．２０ ・−−−−−・・−・・・・・・−・・
・・−・Ｐ型のシリコン基板１１、 ２１ −−−−一
−・・−・・・・・・−・−・・・・−・−フローティ
ングゲート電極 １２．２２ ・・−−−−−−−・・・・−・−・−・
コントロールゲート電極 １３．２３ ・・−−−−−−一−−・−・・・・・
・・−・・チャンネル領域１４．２４−−・・・・−・
・・−・・−・−・・・・−低濃度不純物領域１５．２
５ ・・−・−・・−・−・−・・・・−・−・・・・
高濃度不純物領域１６．２６ 〜・−・−−一−−−−
・・−・・・−・−・・・高濃度不純物領域時 許 出
願 人 ソニー株式会社代理人 弁理士
小泡 見回 田村栗− ｄ−ト ４力主 釆 ４９す 第３図 ＃ 東捗り 第４図 書き込、７＋晧 第１図ａ 勧込み晧 第２図ａ ゲート きたみ出し時 第１図す 第２図ｂ
リ装置の一例のそれぞれ概略断面図であって、第１図ａ
は書き込み時、第１図すは読み出し時の状態をそれぞれ
示す。また、第２図ａおよび第２図すは本発明の半導体
不揮発性メモリ装置の他の一例のそれぞれ概略断面図で
あって、第２図ａは書き込み時、第２図すは読み出し時
の状態をそれぞれ示す。 第３図は従来の半導体不揮発性メモリ装置の一例を示す
概略断面図であり、第４図は従来の半導体不揮発性メモ
リ装置の他の一例を示す概略断面図である。 １０．２０ ・−−−−−・・−・・・・・・−・・
・・−・Ｐ型のシリコン基板１１、 ２１ −−−−一
−・・−・・・・・・−・−・・・・−・−フローティ
ングゲート電極 １２．２２ ・・−−−−−−−・・・・−・−・−・
コントロールゲート電極 １３．２３ ・・−−−−−−一−−・−・・・・・
・・−・・チャンネル領域１４．２４−−・・・・−・
・・−・・−・−・・・・−低濃度不純物領域１５．２
５ ・・−・−・・−・−・−・・・・−・−・・・・
高濃度不純物領域１６．２６ 〜・−・−−一−−−−
・・−・・・−・−・・・高濃度不純物領域時 許 出
願 人 ソニー株式会社代理人 弁理士
小泡 見回 田村栗− ｄ−ト ４力主 釆 ４９す 第３図 ＃ 東捗り 第４図 書き込、７＋晧 第１図ａ 勧込み晧 第２図ａ ゲート きたみ出し時 第１図す 第２図ｂ
Claims (1)
- 【特許請求の範囲】 ゲート直下のチャンネル領域を挟んで対向する一対の
不純物領域の一方は、低濃度不純物領域が高濃度不純物
領域のチャンネル側に形成された２重構造とされ、上記
一対の不純物領域の他方は、高濃度不純物領域からなる
構造とされるものであって、 データの書き込み時には上記２重構造の不純物領域がソ
ースとされ、データの読み出し時には上記２重構造の不
純物領域がドレインとされる半導体不揮発性メモリ装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62093366A JPS63260179A (ja) | 1987-04-17 | 1987-04-17 | 半導体不揮発性メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62093366A JPS63260179A (ja) | 1987-04-17 | 1987-04-17 | 半導体不揮発性メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63260179A true JPS63260179A (ja) | 1988-10-27 |
Family
ID=14080291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62093366A Pending JPS63260179A (ja) | 1987-04-17 | 1987-04-17 | 半導体不揮発性メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63260179A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02295169A (ja) * | 1989-05-09 | 1990-12-06 | Nec Corp | 不揮発性半導体記憶装置 |
| US5793080A (en) * | 1993-10-12 | 1998-08-11 | Lg Semicon Co., Ltd. | Nonvolatile memory device |
| DE19733975B4 (de) * | 1997-02-07 | 2009-09-24 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Speicherzelle und Verfahren zum Programmieren sowie Verfahren zum Lesen derselben |
| JP2010045374A (ja) * | 2009-09-09 | 2010-02-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126674A (ja) * | 1983-01-10 | 1984-07-21 | Toshiba Corp | 情報記憶用半導体装置 |
| JPS6266680A (ja) * | 1985-09-19 | 1987-03-26 | Toshiba Corp | 半導体装置の製造方法 |
-
1987
- 1987-04-17 JP JP62093366A patent/JPS63260179A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126674A (ja) * | 1983-01-10 | 1984-07-21 | Toshiba Corp | 情報記憶用半導体装置 |
| JPS6266680A (ja) * | 1985-09-19 | 1987-03-26 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02295169A (ja) * | 1989-05-09 | 1990-12-06 | Nec Corp | 不揮発性半導体記憶装置 |
| US5793080A (en) * | 1993-10-12 | 1998-08-11 | Lg Semicon Co., Ltd. | Nonvolatile memory device |
| DE19733975B4 (de) * | 1997-02-07 | 2009-09-24 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Speicherzelle und Verfahren zum Programmieren sowie Verfahren zum Lesen derselben |
| JP2010045374A (ja) * | 2009-09-09 | 2010-02-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3957774B2 (ja) | 半導体装置 | |
| US6784480B2 (en) | Asymmetric band-gap engineered nonvolatile memory device | |
| US6815755B2 (en) | Non-volatile memory cells, high voltage transistors and logic transistors integrated on a single chip | |
| US5100818A (en) | Non-volatile semiconductor memory device and method of manufacturing the same | |
| US11877456B2 (en) | Memory cell of non-volatile memory | |
| JPH0256818B2 (ja) | ||
| US10038101B2 (en) | Memory cell and non-volatile semiconductor storage device | |
| JPS63252481A (ja) | 不揮発性半導体メモリ | |
| US10074658B2 (en) | Non-volatile SRAM memory cell and non-volatile semiconductor storage device | |
| US5019881A (en) | Nonvolatile semiconductor memory component | |
| JP2008153479A (ja) | 強誘電体電界効果トランジスタを備える半導体装置及びこれを用いた半導体集積回路装置 | |
| TWI881596B (zh) | 使用半導體元件的記憶裝置 | |
| JP2010098054A (ja) | メモリ素子、半導体記憶装置、表示装置、および携帯電子機器 | |
| US20260122898A1 (en) | Non-volatile memory device and method of fabricating non-volatile memory cell | |
| JP6506095B2 (ja) | 半導体メモリ装置 | |
| JP2005116582A (ja) | 半導体装置およびその製造方法 | |
| JPH0722194B2 (ja) | 不揮発性メモリ | |
| JPH05267654A (ja) | Ｍｏｓトランジスタ | |
| JPS60133760A (ja) | 半導体装置 | |
| JPH02180078A (ja) | 不揮発性記憶集積回路 | |
| JPS61258392A (ja) | 半導体集積回路装置 | |
| JPH02209773A (ja) | 半導体不揮発性ｍｏｓ形メモリ | |
| JPH11135653A (ja) | 不揮発性半導体記憶装置 | |
| JPS59211235A (ja) | 半導体装置 | |
| JP2008153374A (ja) | 不揮発性半導体メモリ |