JPS63260192A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPS63260192A JPS63260192A JP9321587A JP9321587A JPS63260192A JP S63260192 A JPS63260192 A JP S63260192A JP 9321587 A JP9321587 A JP 9321587A JP 9321587 A JP9321587 A JP 9321587A JP S63260192 A JPS63260192 A JP S63260192A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- circuit board
- resin substrate
- device hole
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 27
- 239000011889 copper foil Substances 0.000 claims description 26
- 239000011347 resin Substances 0.000 claims description 19
- 229920005989 resin Polymers 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 238000003754 machining Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 239000011888 foil Substances 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ICカードやメモリーカードなどに要求され
る軽薄短小のIC実装に不可欠なチップオンボード基板
の製造方法に関するものである。
る軽薄短小のIC実装に不可欠なチップオンボード基板
の製造方法に関するものである。
第4図は本発明の回路基板を適用する従来のICカード
の斜視図であり、カード部材10の中に、磁気ストライ
プ11及びICモジエール12が接着されており、IC
カード総厚は0.76mmが規格寸法である。
の斜視図であり、カード部材10の中に、磁気ストライ
プ11及びICモジエール12が接着されており、IC
カード総厚は0.76mmが規格寸法である。
第5図は、従来のICモジュール構造を示すIC実装部
の断面図であり、両面基板40の上面側に実装したIC
チップ7を金線8にてボンデングした後、スルーホール
9を介して下面側の接触パターン50に接続されている
。
の断面図であり、両面基板40の上面側に実装したIC
チップ7を金線8にてボンデングした後、スルーホール
9を介して下面側の接触パターン50に接続されている
。
しかし、上記構成はその実装厚H1がかなり厚くなると
ともにスルーホールメッキによるコストアップや両面銅
張板としての材料高などが問題であった。
ともにスルーホールメッキによるコストアップや両面銅
張板としての材料高などが問題であった。
上記問題点を解決するもの、として、TAPEAUTO
MATED BONDING いわゆるTABのエ
レメントとしてのテープキャリアを用いたICモジエー
ルが開発されており、第6図に七の断面図を示す。
MATED BONDING いわゆるTABのエ
レメントとしてのテープキャリアを用いたICモジエー
ルが開発されており、第6図に七の断面図を示す。
スナわちデバイスホール3、パッドホール6aを備えた
樹脂基板20片面にパターン化された銅箔4を有す水回
路基板1のデバイスホール6内に実装したICチップ7
を金線8にでパッドホール6a内のパターンにボンデン
グすることにより前記鋼箔4にパターン形成された接触
パターン4aに接続されている。
樹脂基板20片面にパターン化された銅箔4を有す水回
路基板1のデバイスホール6内に実装したICチップ7
を金線8にでパッドホール6a内のパターンにボンデン
グすることにより前記鋼箔4にパターン形成された接触
パターン4aに接続されている。
上記構成による実装厚H1は、第5図に示す実装厚H1
に比べてかなり薄くすることが可能となるものであり以
下第7図に示す製造工程図により説明する。
に比べてかなり薄くすることが可能となるものであり以
下第7図に示す製造工程図により説明する。
工程(a)は接着剤20を塗布済の樹脂基板2を購入す
る。工程(b)はデバイスホール6及びパッドホール6
aをプレスで打抜く。工程(c) K於いて、銅箔4を
接着剤20の上に積層し加熱加工して、銅箔4と樹脂基
板2とを強固に接着する。工程(d)に於いて、後工程
のパターン焼付、現像、エツチング時に、デバイスホー
ル3及びパッドホール3a部の銅箔4c、4dが裏面よ
りエツチングされた。
る。工程(b)はデバイスホール6及びパッドホール6
aをプレスで打抜く。工程(c) K於いて、銅箔4を
接着剤20の上に積層し加熱加工して、銅箔4と樹脂基
板2とを強固に接着する。工程(d)に於いて、後工程
のパターン焼付、現像、エツチング時に、デバイスホー
ル3及びパッドホール3a部の銅箔4c、4dが裏面よ
りエツチングされた。
いように、耐エツチング樹脂5をバックコートする。(
e)工程は、パターン化工程であり、銅箔4をパターニ
ング及びエツチングにより必要な形状にパターン化する
。(f)工程は金属メッキ工程であり、パターン化され
た銅箔4の表面上にボンデング性を良くするためのAu
メッキ層60を形成する。
e)工程は、パターン化工程であり、銅箔4をパターニ
ング及びエツチングにより必要な形状にパターン化する
。(f)工程は金属メッキ工程であり、パターン化され
た銅箔4の表面上にボンデング性を良くするためのAu
メッキ層60を形成する。
上記一連の工程により回路基板1が完成する。
前記回路基板1には、その製造工程から生ずる下記の問
題点がある。
題点がある。
囚 銅箔4のデバイスホール6及びパッドホール6a内
に於ける銅箔面4e、4f上に接着剤20や後述するバ
ックコート用樹脂の除去しきれないかすが残るため、こ
の部分へのAuメッキが不完全となり、ICチップ7の
接着及び金線8のボンデング強度が不十分となる。
に於ける銅箔面4e、4f上に接着剤20や後述するバ
ックコート用樹脂の除去しきれないかすが残るため、こ
の部分へのAuメッキが不完全となり、ICチップ7の
接着及び金線8のボンデング強度が不十分となる。
(ト)接着剤20は第7図に示す製造工程の各諸薬品に
よって徐々に劣化して、完成回路基板1として第6図に
於いて銅箔4と樹脂基板2とのビール強度は接着剤20
を使用しないそれと比べて低い値となる。
よって徐々に劣化して、完成回路基板1として第6図に
於いて銅箔4と樹脂基板2とのビール強度は接着剤20
を使用しないそれと比べて低い値となる。
(q 工程が長いためコスト高となる。
本発明の目的は、これらの諸欠点を改善し、低コスト、
高品質の回路基板の製造方法を提供するものである。
高品質の回路基板の製造方法を提供するものである。
上記目的を達成するための本発明の製造方法は下記の通
りである。
りである。
デバイスホールな備えた樹脂基板の片面にパターン化さ
れた銅箔を有する回路基板の製造方法に於いて、 (a) 樹脂基板の片面に銅箔を固着した積層基板の
銅箔をバターニング及びエツチングによりパターン化す
る工程 ←)パターン化された積層基板の裏面側より前記樹脂基
板に機械加工によってデバイスホールな形成する工程 (c) 前記デバイスホール内の銅箔上に金属メッキ
を施す工程 とを有することを特徴とする。
れた銅箔を有する回路基板の製造方法に於いて、 (a) 樹脂基板の片面に銅箔を固着した積層基板の
銅箔をバターニング及びエツチングによりパターン化す
る工程 ←)パターン化された積層基板の裏面側より前記樹脂基
板に機械加工によってデバイスホールな形成する工程 (c) 前記デバイスホール内の銅箔上に金属メッキ
を施す工程 とを有することを特徴とする。
以下本発明の実施例を図面に基づいて詳述する。
第2図は、本発明による回路基板の斜視図であり、樹脂
基板2に形成されたデバイスホール3及びパッドホール
63部の底面に、銅箔4が露出した状態を示すもので第
1図にその製造工程を示す。
基板2に形成されたデバイスホール3及びパッドホール
63部の底面に、銅箔4が露出した状態を示すもので第
1図にその製造工程を示す。
(a)工程は通常の接着剤を介在しないで樹脂基板2と
銅箔4を積層した片面銅張積層板を購入する。
銅箔4を積層した片面銅張積層板を購入する。
銅箔4の厚みは本実施例では35μ及び75μである。
(b)工程は通常のパターン形成工程で銅箔4をパター
ニング及びエツチングすることにより、接触パターン4
a等のパターンを形成する。(c)工程は、パターン上
に金属メッキ又は合金メッキ層16を施したもので、こ
れは、後述するエンドミルによる切削加工時に、切削圧
で銅箔パターン面が押圧変形するのを阻止する効果があ
り本実施例では10μ前後の厚みのNiもしくはCrメ
ッキを施した。(d)工程は機械加工々程でありエンド
ミルによるミーリング加工で樹脂基板2にデバイスホー
ル6及びバッドホール3aをつ(る。その際第3図に示
す如く、銅箔4の樹脂境界面4gを最大10μ切込んで
凹部をもうける。
ニング及びエツチングすることにより、接触パターン4
a等のパターンを形成する。(c)工程は、パターン上
に金属メッキ又は合金メッキ層16を施したもので、こ
れは、後述するエンドミルによる切削加工時に、切削圧
で銅箔パターン面が押圧変形するのを阻止する効果があ
り本実施例では10μ前後の厚みのNiもしくはCrメ
ッキを施した。(d)工程は機械加工々程でありエンド
ミルによるミーリング加工で樹脂基板2にデバイスホー
ル6及びバッドホール3aをつ(る。その際第3図に示
す如く、銅箔4の樹脂境界面4gを最大10μ切込んで
凹部をもうける。
(e)工程は金属メッキ工程であり、パターン化された
銅箔40表裏面上にAuメッキ層30を形成する。
銅箔40表裏面上にAuメッキ層30を形成する。
上記一連の工程によって完成した回路基板にICチップ
7を実装した状態を第3図に示す。
7を実装した状態を第3図に示す。
上記構成による実装厚H8は従来の実装厚H1、H2に
比べて更に薄形比が可能になると同時に鋼箔4の境界面
4gへのAuメッキの状態が良くなるため、ICチップ
7のダイボンデング及び金線8のワイヤーボンデング強
度が十分得られる。
比べて更に薄形比が可能になると同時に鋼箔4の境界面
4gへのAuメッキの状態が良くなるため、ICチップ
7のダイボンデング及び金線8のワイヤーボンデング強
度が十分得られる。
さらに樹脂基板2にデバイスホール及びバッドホールが
形成される前に銅箔4のエツチングを行うので、従来の
ような、デバイスホール等に対する耐エツチング樹脂5
0バツクコート及び除去工程を必要としない。
形成される前に銅箔4のエツチングを行うので、従来の
ような、デバイスホール等に対する耐エツチング樹脂5
0バツクコート及び除去工程を必要としない。
第8図は、第1図の機械加工々程を示す断面図であり、
樹脂基板2の裏面側よりエンドミル14にてデバイスホ
ール6を切削加工した状態を示し、この時エンドミルの
切削圧で銅箔4Cが図示のごと(押圧変形するが、その
変形量を前記合金メッキ層16により最小限に押えてい
る。
樹脂基板2の裏面側よりエンドミル14にてデバイスホ
ール6を切削加工した状態を示し、この時エンドミルの
切削圧で銅箔4Cが図示のごと(押圧変形するが、その
変形量を前記合金メッキ層16により最小限に押えてい
る。
上記のごと(本発明によれば、TABの若干の工程変更
と、デバイスホールの機械加工とを組合わせることによ
って実装厚が薄く、ボンデングの信頼性に優れ、かつ製
造工程の短い回路基板の製造が可能となり、ICモジュ
ールの薄形化及び信頼性向上に犬なる効果を有する。
と、デバイスホールの機械加工とを組合わせることによ
って実装厚が薄く、ボンデングの信頼性に優れ、かつ製
造工程の短い回路基板の製造が可能となり、ICモジュ
ールの薄形化及び信頼性向上に犬なる効果を有する。
第1図乃至第3図は本発明の実施例に係り、第1図は本
発明の回路基板の製造工程図、第2図は回路基板の斜視
図、第3図はIC実装部の断面図、第4図は従来のIC
カードの斜視図、第5図及び第6図は従来のIC実装部
の断面図、第7図は第6図に示す回路基板の製造工程図
、第8図は、第1図の機械加工々程を示す回路基板の断
面図である。 1・・・・・・回路基板、 2・・・・・・樹脂基板、 6・・・・・・デバイスホール、 4・・・・・・銅箔、 7・・・・・・ICチップ。 3゜ 第2図 第3図 N 5 図 第4図
発明の回路基板の製造工程図、第2図は回路基板の斜視
図、第3図はIC実装部の断面図、第4図は従来のIC
カードの斜視図、第5図及び第6図は従来のIC実装部
の断面図、第7図は第6図に示す回路基板の製造工程図
、第8図は、第1図の機械加工々程を示す回路基板の断
面図である。 1・・・・・・回路基板、 2・・・・・・樹脂基板、 6・・・・・・デバイスホール、 4・・・・・・銅箔、 7・・・・・・ICチップ。 3゜ 第2図 第3図 N 5 図 第4図
Claims (1)
- 【特許請求の範囲】 デバイスホールを備えた樹脂基板の片面にパターン化さ
れた銅箔を有する回路基板の製造方法に於いて、 (a)樹脂基板の片面に銅箔を固着した積層基板の銅箔
をパターニング及びエッチングによりパターン化する工
程 (b)パターン化された積層基板の裏面側より前記樹脂
基板に機械加工によってデバイスホールを形成する工程 (c)前記デバイスホール内の銅箔上に金属メッキを施
す工程 とを有することを特徴とする回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9321587A JPS63260192A (ja) | 1987-04-17 | 1987-04-17 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9321587A JPS63260192A (ja) | 1987-04-17 | 1987-04-17 | 回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63260192A true JPS63260192A (ja) | 1988-10-27 |
Family
ID=14076338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9321587A Pending JPS63260192A (ja) | 1987-04-17 | 1987-04-17 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63260192A (ja) |
-
1987
- 1987-04-17 JP JP9321587A patent/JPS63260192A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN216291551U (zh) | 一种电路板 | |
| JP2006310491A (ja) | 配線回路基板および配線回路基板の製造方法 | |
| KR100309962B1 (ko) | 테이프캐리어및그제조방법 | |
| JPH0216233B2 (ja) | ||
| US20090114345A1 (en) | Method for manufacturing a substrate for mounting a semiconductor element | |
| JPS63260192A (ja) | 回路基板の製造方法 | |
| JPH04336486A (ja) | プリント配線板 | |
| JP2565387B2 (ja) | Icカード用プリント配線板とその製造方法 | |
| JP3624512B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JPH0216234B2 (ja) | ||
| JPH10116861A (ja) | キャリアテープ、及びキャリアテープ製造方法 | |
| JP2001203296A (ja) | Icカード用icチップ実装基板 | |
| JP3016305B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| JP3136194B2 (ja) | リードフレームの製造方法 | |
| JPH0216235B2 (ja) | ||
| JP3095857B2 (ja) | 電子部品搭載用基板 | |
| JPH04293244A (ja) | Ic実装構造 | |
| JPH04102341A (ja) | Tabテープの製造方法 | |
| JPH0582078B2 (ja) | ||
| JPS59124794A (ja) | 電子回路基板の製造方法 | |
| JPH07164787A (ja) | Icカードの製造方法 | |
| JP4137295B2 (ja) | Csp用テープキャリアの製造方法 | |
| JPS6218084A (ja) | 半導体素子実装用プリント配線板の製造方法 | |
| JP2008310604A (ja) | 接触・非接触共用型icカードとアンテナシート、アンテナシートの製造方法 | |
| JP2007005344A (ja) | 回路形成用材料、回路形成用材料の製造方法およびプリント基板の製造方法 |