JPS6326411B2 - - Google Patents
Info
- Publication number
- JPS6326411B2 JPS6326411B2 JP56101507A JP10150781A JPS6326411B2 JP S6326411 B2 JPS6326411 B2 JP S6326411B2 JP 56101507 A JP56101507 A JP 56101507A JP 10150781 A JP10150781 A JP 10150781A JP S6326411 B2 JPS6326411 B2 JP S6326411B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- pointer
- register
- node
- tree structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/901—Indexing; Data structures therefor; Storage structures
- G06F16/9027—Trees
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Data Mining & Analysis (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【発明の詳細な説明】
本発明は、木構造情報探索制御方式、特に木構
造に展開されて格納されている末端ノードの出力
情報を抽出した後に、隣接する末端ノードの出力
情報を高速度でアクセスできるように、少なくと
も最も近い時点において選択されなかつたパスに
関するポインタの値を残しておき、当該値を利用
して他の出力情報探索を行なわせるようにした木
構造情報探索制御方式に関するものである。
造に展開されて格納されている末端ノードの出力
情報を抽出した後に、隣接する末端ノードの出力
情報を高速度でアクセスできるように、少なくと
も最も近い時点において選択されなかつたパスに
関するポインタの値を残しておき、当該値を利用
して他の出力情報探索を行なわせるようにした木
構造情報探索制御方式に関するものである。
従来から、例えば英語辞書の場合のように複数
個のキー情報の列に対応して出力情報が対応づけ
られている如き、木構造に展開される対応関係を
情報格納部に格納しておき、検索に当つて入力さ
れた検索コード列にもとづいて上記情報格納部を
アクセスし、上記キー情報と上記検索コード列上
のコードとを対比しつつ出力情報を抽出すること
が行なわれている。
個のキー情報の列に対応して出力情報が対応づけ
られている如き、木構造に展開される対応関係を
情報格納部に格納しておき、検索に当つて入力さ
れた検索コード列にもとづいて上記情報格納部を
アクセスし、上記キー情報と上記検索コード列上
のコードとを対比しつつ出力情報を抽出すること
が行なわれている。
このような木構造検索処理装置において、例え
ば第1図図示の如き木構造上で末端ノードN5に
対応する出力情報を抽出した段階で、あわせて末
端ノードN5に隣接する末端ノードN4やN6に
対応している出力情報を抽出したい場合が生じ
る。
ば第1図図示の如き木構造上で末端ノードN5に
対応する出力情報を抽出した段階で、あわせて末
端ノードN5に隣接する末端ノードN4やN6に
対応している出力情報を抽出したい場合が生じ
る。
このような場合におけるアクセスを有効に行な
わせる方式として、従来、(i)第1図を参照して後
述される逆ポインタを用いる方式、(ii)第2図を参
照して後述される水平ポインタを用いる方式、(iii)
第3図を参照して後述されるスタツクを用いる方
式、(iv)上記第1図図示の末端ノード例えばN5を
探索する処理の間にポインタを逆向きにしておい
てこれを利用する方式などが知られている。
わせる方式として、従来、(i)第1図を参照して後
述される逆ポインタを用いる方式、(ii)第2図を参
照して後述される水平ポインタを用いる方式、(iii)
第3図を参照して後述されるスタツクを用いる方
式、(iv)上記第1図図示の末端ノード例えばN5を
探索する処理の間にポインタを逆向きにしておい
てこれを利用する方式などが知られている。
しかし、これらの方式においても夫々難点が存
在する。以下この点について先に簡単に述べてお
く。
在する。以下この点について先に簡単に述べてお
く。
〔〕 上記第(i)の方式
一般に木構造を格納するに当つては、第1図図
示のノードA0,A1,……N12を木の根から
末端に向う方向にポインタp0,p1……をはるよう
にされ、末端ノード例えばN5を探索するに当つ
ては、各ノードに対応するキー情報を調べつつポ
インタp0,p1,p2,p3の如く選択してノードN5
に到達する。該第(i)の方式においては、末端ノー
ドN5に達した後に、隣接する末端ノードN4や
N6を効率よく調べ得るようにするため、上記ポ
インタp0,p1,……に対応して逆方向のポインタ
p0′,p1′,……を木構造に附加しておくようにす
る。そして、末端ノードN5から末端ノードN6
を探す場合には、末端ノードN5から逆ポインタ
p3′……と遡つてゆき、1つのノード(例えば図
示A6)に達したときに、下向きのポインタであ
つて遡つてきた方向でなくかつ最も左側に向うポ
インタ(図示の場合p4)の有無を調べ、存在すれ
ばそのノード(図示A6)からいわば左へ左へた
どつてゆくようにされる。
示のノードA0,A1,……N12を木の根から
末端に向う方向にポインタp0,p1……をはるよう
にされ、末端ノード例えばN5を探索するに当つ
ては、各ノードに対応するキー情報を調べつつポ
インタp0,p1,p2,p3の如く選択してノードN5
に到達する。該第(i)の方式においては、末端ノー
ドN5に達した後に、隣接する末端ノードN4や
N6を効率よく調べ得るようにするため、上記ポ
インタp0,p1,……に対応して逆方向のポインタ
p0′,p1′,……を木構造に附加しておくようにす
る。そして、末端ノードN5から末端ノードN6
を探す場合には、末端ノードN5から逆ポインタ
p3′……と遡つてゆき、1つのノード(例えば図
示A6)に達したときに、下向きのポインタであ
つて遡つてきた方向でなくかつ最も左側に向うポ
インタ(図示の場合p4)の有無を調べ、存在すれ
ばそのノード(図示A6)からいわば左へ左へた
どつてゆくようにされる。
この方式の場合には、木構造内に逆ポインタを
附加しているために、木構造を格納するための記
憶容量が大となる。またこのために、木構造が複
数のページにまたがつて格納されることが生じ易
くなり、実際のアクセス処理に当つていわゆるペ
ージ・フオールトが生じ易くなる。
附加しているために、木構造を格納するための記
憶容量が大となる。またこのために、木構造が複
数のページにまたがつて格納されることが生じ易
くなり、実際のアクセス処理に当つていわゆるペ
ージ・フオールトが生じ易くなる。
〔〕 上記第(ii)の方式
この方式の場合には、第2図図示の如く、末端
ノードN0,N1,……間に水平方向ポインタ
(図示点線)をはつておくようにする。そして、
今、1つの末端ノードN5に到達した状態で、隣
接するノードN4を調べたい場合には、上記水平
方向ポインタの内容にもとづいて即ノードN4を
アクセスできるようにする。勿論図示における水
平方向ポインタは一方向のみであつてもよく、ま
た両方向ある場合にはノードN8とN0とを結ぶ
ポインタは必らずしも必要としない。
ノードN0,N1,……間に水平方向ポインタ
(図示点線)をはつておくようにする。そして、
今、1つの末端ノードN5に到達した状態で、隣
接するノードN4を調べたい場合には、上記水平
方向ポインタの内容にもとづいて即ノードN4を
アクセスできるようにする。勿論図示における水
平方向ポインタは一方向のみであつてもよく、ま
た両方向ある場合にはノードN8とN0とを結ぶ
ポインタは必らずしも必要としない。
この方式の場合にも、木構造内に水平方向ポイ
ンタを附加するものであり、記憶容量の増大とペ
ージ・フオルト発生頻度の増大をまねく。
ンタを附加するものであり、記憶容量の増大とペ
ージ・フオルト発生頻度の増大をまねく。
〔〕 上記第(iii)の方式。
第3図Aにおいて根のノードA0から末端ノー
ドN4に向つて探索した際に、その間に通過した
ノードから出ているどのポインタを選択したか
を、第3図B図示のスタツクSTK内に順に格納
してゆく。該スタツクSTK内にはポインタpiと
当該ポインタの方向とが格納される。なお、例え
ばポインタp0は当該ポインタによつて指示される
ノードA1が格納されている記憶アドレスそのも
のであり、方向「10」は左、方向「11」は
中、方向「01」は右を示している。
ドN4に向つて探索した際に、その間に通過した
ノードから出ているどのポインタを選択したか
を、第3図B図示のスタツクSTK内に順に格納
してゆく。該スタツクSTK内にはポインタpiと
当該ポインタの方向とが格納される。なお、例え
ばポインタp0は当該ポインタによつて指示される
ノードA1が格納されている記憶アドレスそのも
のであり、方向「10」は左、方向「11」は
中、方向「01」は右を示している。
第3図A,B図示の場合に末端ノードN4に至
る過程において、ノードA0において左方向ポイ
ンタp0が選択されたためにこの旨をスタツク
STK上に格納し、次いでノードA1において右
方向ポインタp3が選択されたためにこの旨を格納
し、次いでノードA2において右方向ポインタp6
が選択されたためにこの旨を格納している。そし
て例えば末端ノードN3を調べるには、上記スタ
ツクの内容を利用し、1つ上のノードにおいてポ
インタの存在方向を調べてノードN3に向うよう
にする。図示の場合には、ノードN4、ノードA
2、ノードN3と向うようにする。なお図示スタ
ツクSTK中の矢印×の情報は必らずしもスタツ
ク中に必要としない。
る過程において、ノードA0において左方向ポイ
ンタp0が選択されたためにこの旨をスタツク
STK上に格納し、次いでノードA1において右
方向ポインタp3が選択されたためにこの旨を格納
し、次いでノードA2において右方向ポインタp6
が選択されたためにこの旨を格納している。そし
て例えば末端ノードN3を調べるには、上記スタ
ツクの内容を利用し、1つ上のノードにおいてポ
インタの存在方向を調べてノードN3に向うよう
にする。図示の場合には、ノードN4、ノードA
2、ノードN3と向うようにする。なお図示スタ
ツクSTK中の矢印×の情報は必らずしもスタツ
ク中に必要としない。
この方式の場合には、木構造とは別個にスタツ
クをもうけているために(特にこれがハードウエ
アスタツクであれば)上述のページ・フオールト
などの発生頻度は少ないが、木構造の段数が大に
なるにつれて、スタツクSTKに要する段数が大
となる。
クをもうけているために(特にこれがハードウエ
アスタツクであれば)上述のページ・フオールト
などの発生頻度は少ないが、木構造の段数が大に
なるにつれて、スタツクSTKに要する段数が大
となる。
〔〕 上記第(iv)の方式。
この方式の場合には、例えば第1図図示におい
て末端ノードN5を探索する処理の間に通過して
きたポインタp0,p1,p2,p3の方向を夫々逆方向
に変更せしめるようにする(逆方向ポインタp0′,
p1′…は用いない)。そして、当該逆方向に向きを
変えたポインタをちようど逆方向ポインタと同じ
ように利用してゆくようにする。
て末端ノードN5を探索する処理の間に通過して
きたポインタp0,p1,p2,p3の方向を夫々逆方向
に変更せしめるようにする(逆方向ポインタp0′,
p1′…は用いない)。そして、当該逆方向に向きを
変えたポインタをちようど逆方向ポインタと同じ
ように利用してゆくようにする。
この方式の場合には、上述の逆方向ポインタを
附加しないので、上述の記憶容量増大などの難点
は存在しない。しかし、上述の如く逆方向にはり
直したポインタを元通りに戻す必要があり、この
処理の際に非所望にページ・フオールトが発生す
ることが生じる。
附加しないので、上述の記憶容量増大などの難点
は存在しない。しかし、上述の如く逆方向にはり
直したポインタを元通りに戻す必要があり、この
処理の際に非所望にページ・フオールトが発生す
ることが生じる。
本発明は、上記の点を考慮してなされたもので
あり、上述の問題点を解決した木構造情報探索制
御方式を提供することを目的としている。そして
そのため、本発明の木構造情報探索制御方式は、
ノードに対応したキー情報と1つまたは複数のポ
インタとが設定された木構造をもつて出力情報が
格納されてなり、複数のキー・コードにもとづく
コード列の各コードを上記ノードに対応して設定
されているキー情報と対比しつつ上記出力情報を
抽出する木構造検索処理装置において、上記木構
造にもとづいて上記キー情報と上記ポインタとを
格納した木構造格納情報格納部をそなえると共
に、該木構造格納情報格納部を探索する処理の間
に選択されなかつたポインタを格納する左非選択
レジスタおよび/または右非選択レジスタをもう
け、抽出された1つの出力情報に隣接する他の出
力情報を抽出するに当つて、上記左非選択レジス
タおよび/または右非選択レジスタの内容にもと
づいて上記木構造格納情報格納部をアクセスし当
該他の出力情報を探索する処理を行なうようにし
たことを特徴としている。以下図面を参照しつつ
説明する。
あり、上述の問題点を解決した木構造情報探索制
御方式を提供することを目的としている。そして
そのため、本発明の木構造情報探索制御方式は、
ノードに対応したキー情報と1つまたは複数のポ
インタとが設定された木構造をもつて出力情報が
格納されてなり、複数のキー・コードにもとづく
コード列の各コードを上記ノードに対応して設定
されているキー情報と対比しつつ上記出力情報を
抽出する木構造検索処理装置において、上記木構
造にもとづいて上記キー情報と上記ポインタとを
格納した木構造格納情報格納部をそなえると共
に、該木構造格納情報格納部を探索する処理の間
に選択されなかつたポインタを格納する左非選択
レジスタおよび/または右非選択レジスタをもう
け、抽出された1つの出力情報に隣接する他の出
力情報を抽出するに当つて、上記左非選択レジス
タおよび/または右非選択レジスタの内容にもと
づいて上記木構造格納情報格納部をアクセスし当
該他の出力情報を探索する処理を行なうようにし
たことを特徴としている。以下図面を参照しつつ
説明する。
第4図は本発明の一実施例制御方式の概念を説
明する説明図、第5図は本発明の一実施例構成を
示す。
明する説明図、第5図は本発明の一実施例構成を
示す。
本発明の場合、例えば第4図において、ノード
A0から末端ノードN5に至る探索の間に次のよ
うな処理を行なう。即ち (1) ノードA0において左ポインタp0が選択され
たとき、図示レジスタR(右非選択レジスタ)
に選択されなかつた右ポインタp13をセツトす
る。
A0から末端ノードN5に至る探索の間に次のよ
うな処理を行なう。即ち (1) ノードA0において左ポインタp0が選択され
たとき、図示レジスタR(右非選択レジスタ)
に選択されなかつた右ポインタp13をセツトす
る。
(2) ノードA1において右ポインタp6が選択され
たとき、図示レジスタL(左非選択レジスタ)
に選択されなかつた左ポインタP1をリセツト
する。
たとき、図示レジスタL(左非選択レジスタ)
に選択されなかつた左ポインタP1をリセツト
する。
(3) ノードA4において、右ポインタp8が選択さ
れたことから、図示レジスタLに左ポインタp7
をオーバ・ライトする。
れたことから、図示レジスタLに左ポインタp7
をオーバ・ライトする。
(4) ノードA5において、右ポインタp10が選択
されたことから、図示レジスタLに左ポインタ
p9をオーバ・ライトする。
されたことから、図示レジスタLに左ポインタ
p9をオーバ・ライトする。
(5) ノードA6において、左ポインタp11が選択
されたことから、図示レジスタRに右ポインタ
p12をオーバ・ライトする。
されたことから、図示レジスタRに右ポインタ
p12をオーバ・ライトする。
このようにして、末端ノードN5に達したと
き、図示レジスタLにはポインタp9がセツトさ
れ、かつレジスタRにはポインタp12がセツト
されている形となる。この状態において、例え
ば左隣りのノードN4を調べるにはレジスタL
の内容にもとづいて(当該内容はポインタp9が
指しているノードの格納アドレスである)、ノ
ードN4に至り、ノードN4から更に右方向に
下るポイントが存在するか否かを調べ、最後的
に左隣りのノードN4に至る。
き、図示レジスタLにはポインタp9がセツトさ
れ、かつレジスタRにはポインタp12がセツト
されている形となる。この状態において、例え
ば左隣りのノードN4を調べるにはレジスタL
の内容にもとづいて(当該内容はポインタp9が
指しているノードの格納アドレスである)、ノ
ードN4に至り、ノードN4から更に右方向に
下るポイントが存在するか否かを調べ、最後的
に左隣りのノードN4に至る。
このようにすることによつて、木構造を格納
する記憶容量の増大に関しては問題がなく、ま
た必要とするものとしては例えば左右隣接のも
のを調べる場合には2個程度のレジスタを用意
すれば足りる。勿論、レジスタLとして2個の
レジスタを用意し、レジスタRとして2個のレ
ジスタを用意することによつて、左隣接、その
左隣接、右隣接、その右隣接の各末端ノードを
調べることも容易となる。この場合には、例え
ば第4図図示のレジスタLそのものをレジスタ
L1とし、該レジスタL1の元の内容が転送さ
れるレジスタL2を用意し、レジスタL1の内
容が第4図に関連して説明した如く更新される
ときに当該レジスタL1に入つていた内容をレ
ジスタL2に移せばよい。
する記憶容量の増大に関しては問題がなく、ま
た必要とするものとしては例えば左右隣接のも
のを調べる場合には2個程度のレジスタを用意
すれば足りる。勿論、レジスタLとして2個の
レジスタを用意し、レジスタRとして2個のレ
ジスタを用意することによつて、左隣接、その
左隣接、右隣接、その右隣接の各末端ノードを
調べることも容易となる。この場合には、例え
ば第4図図示のレジスタLそのものをレジスタ
L1とし、該レジスタL1の元の内容が転送さ
れるレジスタL2を用意し、レジスタL1の内
容が第4図に関連して説明した如く更新される
ときに当該レジスタL1に入つていた内容をレ
ジスタL2に移せばよい。
第5図は本発明の一実施例構成を示す。図中
の符号1は木構造格納情報格納部、2はアドレ
ス・レジスタ、3はデータ・レジスタ、4は分
岐判定回路部、5は制御回路部であつてマルチ
プレクサ(MPX)を制御するもの、6ないし
9は夫々マルチプレクサ、10は左非選択レジ
スタであつて第4図図示の「レジスタL」に相
当するもの、11は右非選択レジスタであつて
第4図図示の「レジスタR」に相当するもの、
12,13は夫々ゲートを表わしている。
の符号1は木構造格納情報格納部、2はアドレ
ス・レジスタ、3はデータ・レジスタ、4は分
岐判定回路部、5は制御回路部であつてマルチ
プレクサ(MPX)を制御するもの、6ないし
9は夫々マルチプレクサ、10は左非選択レジ
スタであつて第4図図示の「レジスタL」に相
当するもの、11は右非選択レジスタであつて
第4図図示の「レジスタR」に相当するもの、
12,13は夫々ゲートを表わしている。
情報格納部1内の1つの番地には、キー情報
分岐情報等を含む情報Fと左ポインタLPTと
右ポインタRPTとが格納されている。以下、
末端ノードN5に至る探索処理について説明す
る。
分岐情報等を含む情報Fと左ポインタLPTと
右ポインタRPTとが格納されている。以下、
末端ノードN5に至る探索処理について説明す
る。
(6) 最初アドレス・レジスタ2に木の根のアドレ
スA0がセツトされる。これによつて、情報格
納部1内の番地A0の内容がデータ・レジスタ
3に読出される。
スA0がセツトされる。これによつて、情報格
納部1内の番地A0の内容がデータ・レジスタ
3に読出される。
(7) 分岐判定回路4は、読出された情報F0のう
ちのキー情報と検索コード列の上位部分とを比
較する。この場合には一致しており、制御回路
部5は、情報F0中の分岐情報から左ポインタ
p0をマルチプレクサ6において選択し、かつ右
ポインタp13をマルチプレクサ7において選択
する。
ちのキー情報と検索コード列の上位部分とを比
較する。この場合には一致しており、制御回路
部5は、情報F0中の分岐情報から左ポインタ
p0をマルチプレクサ6において選択し、かつ右
ポインタp13をマルチプレクサ7において選択
する。
(8) そして今の場合には探索モードであることか
ら、上記左ポインタp0はマルチプレクサ8を介
してレジスタ2にセツトされる。一方左ポイン
タが選択されたことからゲート13をオンして
レジスタ11に右ポインタp13をセツトする。
ら、上記左ポインタp0はマルチプレクサ8を介
してレジスタ2にセツトされる。一方左ポイン
タが選択されたことからゲート13をオンして
レジスタ11に右ポインタp13をセツトする。
(9) 次いで情報格納部1の番地A1の内容が読出
される。
される。
(10) このとき分岐判定回路4は、読出されたキー
情報と検索コード列の1つ上位のノードで比較
した部分に次いで比較すべき部分とを比較す
る。この場合にも一致であり、情報F1中の分
岐情報に基づいてマルチプレクサ6は右ポイン
タp6を選択しかつマルチプレクサ7は左ポイン
タp1を選択するようにされる。そして右ポイン
タp6はマルチプレクサ8を介してレジスタ2に
セツトされ、左ポインタp1はゲート12を介し
てレジスタ10にセツトされる。
情報と検索コード列の1つ上位のノードで比較
した部分に次いで比較すべき部分とを比較す
る。この場合にも一致であり、情報F1中の分
岐情報に基づいてマルチプレクサ6は右ポイン
タp6を選択しかつマルチプレクサ7は左ポイン
タp1を選択するようにされる。そして右ポイン
タp6はマルチプレクサ8を介してレジスタ2に
セツトされ、左ポインタp1はゲート12を介し
てレジスタ10にセツトされる。
(11) 次いで情報格納部1の番地A4の内容が読出
される。
される。
(12) このときも一致であることから、情報F4中
の分岐情報に基づいて右ポインタp8がアドレ
ス・レジスタ2にセツトされ、かつ左ポインタ
p7がレジスタ10にオーバ・ライトされる。
の分岐情報に基づいて右ポインタp8がアドレ
ス・レジスタ2にセツトされ、かつ左ポインタ
p7がレジスタ10にオーバ・ライトされる。
(13) 次いで情報格納部1の番地A5の内容が読
出される。
出される。
(14) このときも一致であることから、情報F5
中の分岐情報に基づいて右ポインタp10がアド
レス・レジスタ2にセツトされ、かつ左ポイン
タp9がレジスタ10にオーバ・ライトされる。
中の分岐情報に基づいて右ポインタp10がアド
レス・レジスタ2にセツトされ、かつ左ポイン
タp9がレジスタ10にオーバ・ライトされる。
(15) 次いで情報格納部1の番地A6の内容が読
出される。
出される。
(16) このときにも一致であることから、情報F
6中の分岐情報に基づき左ポインタp11がアド
レス・レジスタ2にセツトされ、かつ右ポイン
タp12がレジスタ11上にオーバ・ライトされ
る。
6中の分岐情報に基づき左ポインタp11がアド
レス・レジスタ2にセツトされ、かつ右ポイン
タp12がレジスタ11上にオーバ・ライトされ
る。
(17) そして、次に出力情報抽出モードに入り、
番地N5の内容DN5が出力情報として読出さ
れる。しかし、このモードについては第5図上
から省略されている。このとき、レジスタ10
上にはポインタp9が残り、レジスタ11上には
ポインタp12が残つている。
番地N5の内容DN5が出力情報として読出さ
れる。しかし、このモードについては第5図上
から省略されている。このとき、レジスタ10
上にはポインタp9が残り、レジスタ11上には
ポインタp12が残つている。
(18) 次に例えば左隣りの末端ノードN4を調べ
る場合には、レジスタ10の内容p9がアドレ
ス・レジスタ2にセツトされ、情報格納部1の
番地N4の内容を読出す。
る場合には、レジスタ10の内容p9がアドレ
ス・レジスタ2にセツトされ、情報格納部1の
番地N4の内容を読出す。
以上説明した如く、本発明によれば、記憶容量
の増大をきたすことなく、しかも簡単なレジスタ
をもうけることによつて隣接する末端ノードに関
する情報を保持しておくことができる。
の増大をきたすことなく、しかも簡単なレジスタ
をもうけることによつて隣接する末端ノードに関
する情報を保持しておくことができる。
第1図ないし第3図は本発明の前提問題を説明
する説明図、第4図は本発明の一実施例制御方式
の概念を説明する説明図、第5図は本発明の一実
施例構成を示す。 図中、1は木構造格納情報格納部、2はアドレ
ス・レジスタ、3はデータ・レジスタ、4は分岐
判定回路部、5は制御回路部、6ないし9はマル
チプレクサ、10は左非選択レジスタ、11は右
非選択レジスタを表わす。
する説明図、第4図は本発明の一実施例制御方式
の概念を説明する説明図、第5図は本発明の一実
施例構成を示す。 図中、1は木構造格納情報格納部、2はアドレ
ス・レジスタ、3はデータ・レジスタ、4は分岐
判定回路部、5は制御回路部、6ないし9はマル
チプレクサ、10は左非選択レジスタ、11は右
非選択レジスタを表わす。
Claims (1)
- 1 ノードに対応したキー情報と1つまたは複数
のポインタとが設定された木構造をもつて出力情
報が格納されてなり、複数のキー・コードにもと
づくコード列の各コードを上記ノードに対応して
設定されているキー情報と対比しつつ上記出力情
報を抽出する木構造検索処理装置において、上記
木構造にもとづいて上記キー情報と上記ポインタ
とを格納した木構造格納情報格納部をそなえると
共に、該木構造格納情報格納部を探索する処理の
間に選択されなかつたポインタを格納する左非選
択レジスタおよび/または右非選択レジスタをも
うけ、抽出された1つの出力情報に隣接する他の
出力情報を抽出するに当つて、上記左非選択レジ
スタおよび/または右非選択レジスタの内容にも
とづいて上記木構造格納情報格納部をアクセスし
当該他の出力情報を探索する処理を行なうように
したことを特徴とする木構造情報探索制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101507A JPS583035A (ja) | 1981-06-30 | 1981-06-30 | 木構造情報探索制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101507A JPS583035A (ja) | 1981-06-30 | 1981-06-30 | 木構造情報探索制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583035A JPS583035A (ja) | 1983-01-08 |
| JPS6326411B2 true JPS6326411B2 (ja) | 1988-05-30 |
Family
ID=14302502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101507A Granted JPS583035A (ja) | 1981-06-30 | 1981-06-30 | 木構造情報探索制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583035A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61141035A (ja) * | 1984-12-14 | 1986-06-28 | Hitachi Ltd | デ−タ検索方式 |
| JPH0758493B2 (ja) * | 1988-10-21 | 1995-06-21 | 日本電気株式会社 | テーブル間整合性チェック方式 |
-
1981
- 1981-06-30 JP JP56101507A patent/JPS583035A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS583035A (ja) | 1983-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4417321A (en) | Qualifying and sorting file record data | |
| US4996663A (en) | Methods and apparatus for decontaminating hash tables | |
| US3197740A (en) | Data storage and processing machine | |
| KR890007156A (ko) | 키 레코드 데이타 페칭 및 삽입, 삭제방법 | |
| US4368532A (en) | Memory checking method | |
| US3699528A (en) | Address manipulation circuitry for a digital computer | |
| KR0159533B1 (ko) | 랜덤 엑세스 메모리내에 데이타를 기억시키기 위한 소형레벨의 패리티 보호용 방법 및 장치 | |
| Mauchly | Preparation of problems for EDVAC-type machines | |
| US5379407A (en) | Error handling in a state-free system | |
| JPS6326411B2 (ja) | ||
| US3633179A (en) | Information handling systems for eliminating distinctions between data items and program instructions | |
| US6311266B1 (en) | Instruction look-ahead system and hardware | |
| JP2925042B2 (ja) | 情報リンク生成方法 | |
| KR100289087B1 (ko) | 비플러스트리에다수의키값을추가하기위한방법 | |
| JP2822869B2 (ja) | ライブラリファイル管理装置 | |
| US4125879A (en) | Double ended stack computer store | |
| JPH03202934A (ja) | データ処理装置 | |
| JPS6266326A (ja) | 日本語デ−タ整列処理方式 | |
| EP0065114A2 (en) | Method of qualifying and sorting file record data in a text processing system | |
| JPS61278932A (ja) | デ−タ追加処理方法 | |
| JPS59212972A (ja) | メモリの有効利用方式 | |
| JPH0145648B2 (ja) | ||
| JPS5836372B2 (ja) | デ−タプロセスソウチ | |
| JPH04250568A (ja) | レコード検索装置 | |
| JPS62217495A (ja) | 連想記憶装置 |