JPS63265334A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS63265334A JPS63265334A JP9950387A JP9950387A JPS63265334A JP S63265334 A JPS63265334 A JP S63265334A JP 9950387 A JP9950387 A JP 9950387A JP 9950387 A JP9950387 A JP 9950387A JP S63265334 A JPS63265334 A JP S63265334A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interruption
- gate
- interrupt
- task
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は情報処理システムにおいて割込み処理を行う演
算処理装置に関する。
算処理装置に関する。
従来技術
従来、この種の演算処理装置では、割込み処理中のよう
な特殊な場合を除いては外部から生ずる割込み要因の保
留は行っていなかった。
な特殊な場合を除いては外部から生ずる割込み要因の保
留は行っていなかった。
従って、このような割込み要因が発生すると、即座に実
行中のタスクが切換えられる。演算処理装置の高速化の
要請の下で、タスクの切換えの高速化が困難なため多く
のタスク切換えは、演算処理袋４の性能低下を引起すと
いう欠点がある。
行中のタスクが切換えられる。演算処理装置の高速化の
要請の下で、タスクの切換えの高速化が困難なため多く
のタスク切換えは、演算処理袋４の性能低下を引起すと
いう欠点がある。
１１立亘ｊ
本発明の目的は、上述の割込要因により生ずるタスク切
換の頻度を少なくすることによりシステム性能を向上さ
せるようにした演算処３！Ｉ！装置を提供することにあ
る。
換の頻度を少なくすることによりシステム性能を向上さ
せるようにした演算処３！Ｉ！装置を提供することにあ
る。
発明の構成
本発明の演算処理装置は、タスク切換に応答して固定さ
れた時間値を設定する時計手段と、この時計手段が前記
固定された時間の経過を検出するまで割込要因を保留す
る保留手段と、前記時計手段による前記固定された時間
の経過検出時に前記保留手段に割込要因が保留されてい
ればタスクを切換えるタスク切換手段とを含む構成とな
っている。
れた時間値を設定する時計手段と、この時計手段が前記
固定された時間の経過を検出するまで割込要因を保留す
る保留手段と、前記時計手段による前記固定された時間
の経過検出時に前記保留手段に割込要因が保留されてい
ればタスクを切換えるタスク切換手段とを含む構成とな
っている。
実施例
次に本発明について図面を参照して詳細に説明する。
図を参照すると、本発明の一実施例は、割込要因信号７
を保留する割込保留回路１と、割込要求信号９に応答し
て割込制御を行いタスク切換を実行し、割込保留回路１
に保留されている割込要因信号７をリセットするための
割込処理信号１０を出力する割込制御タスク切換回路２
と、固定のタイマ設定値を格納するレジスタ５と、タス
ク実行信号１１のオン状態に応答してレジスタ５からタ
イマ設定値信号１３として設定されたタイマ設定値をク
ロック信号１２に応答して減算し、その値が負になった
ときタイマランアウト信号１４を発生する時計（タイマ
）３と、タスク実行信号１１がオフ状態のときタイマラ
ンアウト信号１４のオン状態を出力信号１５として出力
するゲート６と、このゲート６の出力信号１５と割込保
留信号８との論理積をとり割込要求信号９を発生するア
ンドゲート４とを備えている。
を保留する割込保留回路１と、割込要求信号９に応答し
て割込制御を行いタスク切換を実行し、割込保留回路１
に保留されている割込要因信号７をリセットするための
割込処理信号１０を出力する割込制御タスク切換回路２
と、固定のタイマ設定値を格納するレジスタ５と、タス
ク実行信号１１のオン状態に応答してレジスタ５からタ
イマ設定値信号１３として設定されたタイマ設定値をク
ロック信号１２に応答して減算し、その値が負になった
ときタイマランアウト信号１４を発生する時計（タイマ
）３と、タスク実行信号１１がオフ状態のときタイマラ
ンアウト信号１４のオン状態を出力信号１５として出力
するゲート６と、このゲート６の出力信号１５と割込保
留信号８との論理積をとり割込要求信号９を発生するア
ンドゲート４とを備えている。
次に本発明の一実施例の動作を詳細に説明する。
図を参照すると、割込要因信号７を受付けた割込保留回
路１は、割込保留信号８を発生して割込保留中であるこ
とを示す。一方、時計（タイマ）３はレジスタ５に設定
された固定値を減数してその値が負になったとき、すな
わらタスク実行信号１１でのタスク切換の表示時点から
レジスタ５に設定された時間の経過を検出したとき、タ
イマランアウト信号１４がオンとなる。このオン状態は
タスク実行信号１１がオフのとき、すなわちタスクが実
行されていない時、ゲート６を介して出力信号１５とし
て伝送されアンドゲート４に与えられる。
路１は、割込保留信号８を発生して割込保留中であるこ
とを示す。一方、時計（タイマ）３はレジスタ５に設定
された固定値を減数してその値が負になったとき、すな
わらタスク実行信号１１でのタスク切換の表示時点から
レジスタ５に設定された時間の経過を検出したとき、タ
イマランアウト信号１４がオンとなる。このオン状態は
タスク実行信号１１がオフのとき、すなわちタスクが実
行されていない時、ゲート６を介して出力信号１５とし
て伝送されアンドゲート４に与えられる。
このアンドゲート４では割込保留信号８が割込保留回路
１での割込保留中を表示しているとき、ゲート６の出力
信号１５との論理積がとられ割込要求信号９が発生する
。すなわち、割込要求信号９はタスク切換から所定の時
間経過侵タスクの実行が終了しており、割込要因信号７
がすでに割込保留回路１で保留されているときに発生さ
れることになる。この割込要求信号９に応答して割込制
御タスク切換回路２はタスク切換を実行する。
１での割込保留中を表示しているとき、ゲート６の出力
信号１５との論理積がとられ割込要求信号９が発生する
。すなわち、割込要求信号９はタスク切換から所定の時
間経過侵タスクの実行が終了しており、割込要因信号７
がすでに割込保留回路１で保留されているときに発生さ
れることになる。この割込要求信号９に応答して割込制
御タスク切換回路２はタスク切換を実行する。
この結果、従来では割込保留信号７に応答してタスク切
換が実行されていたのに対し、本発明の実滴例の割込保
留信号７はアンドゲート４でタスク不実行時のタイマラ
ンアウト信号（信号１５）で一定時間マスクされている
ため、タスク切換後一定時間はオンにならず割込の発生
を抑止できる。
換が実行されていたのに対し、本発明の実滴例の割込保
留信号７はアンドゲート４でタスク不実行時のタイマラ
ンアウト信号（信号１５）で一定時間マスクされている
ため、タスク切換後一定時間はオンにならず割込の発生
を抑止できる。
なお、割込制御タスク切換回路２によりタスク切換後割
込処理信号１０により割込保留回路１に保留中の信号は
リセットされる。このタスク切換により時計（タイマ）
３はレジスタ５に設定された時間の経過を検出する。
込処理信号１０により割込保留回路１に保留中の信号は
リセットされる。このタスク切換により時計（タイマ）
３はレジスタ５に設定された時間の経過を検出する。
１１匹Ｉ】
以上説明したように本発明によれば、タスク切換後一定
時間割込みを抑止し割込みによる中衛回数を減らすこと
により、演算処理装置のスループットをあげることがで
きるという効果がある。
時間割込みを抑止し割込みによる中衛回数を減らすこと
により、演算処理装置のスループットをあげることがで
きるという効果がある。
図は本発明の一実施例を示すブロック図である。
主要部分の符号の説明
１・・・・・・割込保留回路
２・・・・・・割込制御タスク切換回路３・・・・・・
時計（タイマ） ４・・・・・・アンドゲート ５・・・・・・レジスタ ６・・・・・・ゲート
時計（タイマ） ４・・・・・・アンドゲート ５・・・・・・レジスタ ６・・・・・・ゲート
Claims (1)
- タスク切換に応答して固定された時間値を設定する時計
手段と、この時計手段が前記固定された時間の経過を検
出するまで割込要因を保留する保留手段と、前記時計手
段による前記固定された時間の経過検出時に前記保留手
段に割込要因が保留されていればタスクを切換えるタス
ク切換手段とを含むことを特徴とする演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9950387A JPS63265334A (ja) | 1987-04-22 | 1987-04-22 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9950387A JPS63265334A (ja) | 1987-04-22 | 1987-04-22 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63265334A true JPS63265334A (ja) | 1988-11-01 |
Family
ID=14249073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9950387A Pending JPS63265334A (ja) | 1987-04-22 | 1987-04-22 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63265334A (ja) |
-
1987
- 1987-04-22 JP JP9950387A patent/JPS63265334A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63265334A (ja) | 演算処理装置 | |
| JPS63223835A (ja) | 演算処理装置 | |
| JPS5878239A (ja) | 演算制御回路 | |
| JPH03164940A (ja) | 割込み時期を複数化した計算機 | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JPH05204867A (ja) | 対称型マルチプロセッサシステムにおけるタイマ割込み制御方式 | |
| JPS58117052A (ja) | デ−タ処理システム | |
| JPH056236A (ja) | 情報処理装置におけるタイマ | |
| JPH01290041A (ja) | 割込み制御回路 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPH05257748A (ja) | マイクロプロセッサ装置 | |
| JPH02259845A (ja) | プロセッサ | |
| JPH01214940A (ja) | 割込み制御方法 | |
| KR930005650B1 (ko) | 타이머를 이용한 일정시간 지연방법 | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPH02271437A (ja) | タスク走行時間計測方式 | |
| JPS6310248A (ja) | マイクロプロセツサの異常状態検出方式 | |
| WO1990013071A1 (fr) | Unite de commande programmable | |
| JPH0778123A (ja) | Ｉ／ｏ割込み処理方式 | |
| JPH04215152A (ja) | メモリライトプロテクト制御装置 | |
| JPH04266148A (ja) | 入出力制御方式 | |
| JPS6316317A (ja) | コンピユ−タシステムのリセツト装置 | |
| JPH01137339A (ja) | マイクロプロセッサ | |
| JPH0519890A (ja) | Ｃｐｕ動作周波数の制御装置 | |
| JPS6159537A (ja) | 割込コントロ−ラ |