JPS63266922A - マルチプレクサ回路 - Google Patents
マルチプレクサ回路Info
- Publication number
- JPS63266922A JPS63266922A JP10098587A JP10098587A JPS63266922A JP S63266922 A JPS63266922 A JP S63266922A JP 10098587 A JP10098587 A JP 10098587A JP 10098587 A JP10098587 A JP 10098587A JP S63266922 A JPS63266922 A JP S63266922A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- circuit
- current source
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、Ａ／Ｄコンバータ等の入力回路として使用
されるマルチプレクサ回路に関するものである。
されるマルチプレクサ回路に関するものである。
第２図は従来のマルチプレクサ回路を示す回路図である
０図において、１はクランプ電圧入力端子、２．３はそ
れぞれアナログ信号１． ＩＩが入力されるアナログ
信号入力端子、４，５はアナログスイッチ回路の制御ｌ
ｌ信号入力端子であり、一方は電源に、他方はグラウン
ドに接続されている。６は出力端子、７は電源端子、９
．１０はクランプ回路、Ｑ１〜Ｑ１２はトランジスタ、
Ｒ１−Ｒ９は抵抗、ＣＩ、Ｃ２はコンデンサであり、ト
ランジスタＱ１〜Ｑ９及び抵抗Ｒ１−Ｒ６により、クラ
ンプ回路９．ｌＯにクランプされたアナログ信号！、■
のいずれかを選択するアナログスイッチ回路が構成され
ており、該スイッチ回路は、トランジスタＱ３．Ｑ４．
Ｑ８及び抵抗Ｒ４，Ｒ５゜Ｒ６からなりクランプ回路９
に接続された定電流源と、トランジスタＱ５．Ｑ６．Ｑ
７及び抵抗Ｒ１、Ｒ２，Ｒ３からなりクランプ回路１０
に接続された定電流源とを有している。またトランジス
タＱＩＯ−Ｑ１２及び抵抗Ｒ７〜Ｒ９によりアナログス
イッチ回路の出力を増幅出力するバッファアンプ回路が
構成されている。
０図において、１はクランプ電圧入力端子、２．３はそ
れぞれアナログ信号１． ＩＩが入力されるアナログ
信号入力端子、４，５はアナログスイッチ回路の制御ｌ
ｌ信号入力端子であり、一方は電源に、他方はグラウン
ドに接続されている。６は出力端子、７は電源端子、９
．１０はクランプ回路、Ｑ１〜Ｑ１２はトランジスタ、
Ｒ１−Ｒ９は抵抗、ＣＩ、Ｃ２はコンデンサであり、ト
ランジスタＱ１〜Ｑ９及び抵抗Ｒ１−Ｒ６により、クラ
ンプ回路９．ｌＯにクランプされたアナログ信号！、■
のいずれかを選択するアナログスイッチ回路が構成され
ており、該スイッチ回路は、トランジスタＱ３．Ｑ４．
Ｑ８及び抵抗Ｒ４，Ｒ５゜Ｒ６からなりクランプ回路９
に接続された定電流源と、トランジスタＱ５．Ｑ６．Ｑ
７及び抵抗Ｒ１、Ｒ２，Ｒ３からなりクランプ回路１０
に接続された定電流源とを有している。またトランジス
タＱＩＯ−Ｑ１２及び抵抗Ｒ７〜Ｒ９によりアナログス
イッチ回路の出力を増幅出力するバッファアンプ回路が
構成されている。
次に動作について説明する。
アナログ信号入力端子２及び３より入力されたアナログ
信号１．Ｉｆは、それぞれクランプ回路９及び１０でク
ランプ電圧入力端子１より与えられるクランプ電圧にク
ランプされ、アナログスイッチ回路によりいずれかが選
択されてバッファアンプ回路より出力される。ここで、
制御信号入力端子４がグラウンドに、端子５が電源に接
続されているとすると、トランジスタＱ７はオフ、トラ
ンジスタＱ８はオンし、トランジスタＱ１〜Ｑ４゜Ｑ９
からなる帰還形の差動増幅器が働き、アナログ信号■が
トランジスタＱ３．Ｑ４及びＱ９を通り、バッファトラ
ンジスタＱＩＯのベースに入力され、レベルシフトされ
て出力端子６に出力される。
信号１．Ｉｆは、それぞれクランプ回路９及び１０でク
ランプ電圧入力端子１より与えられるクランプ電圧にク
ランプされ、アナログスイッチ回路によりいずれかが選
択されてバッファアンプ回路より出力される。ここで、
制御信号入力端子４がグラウンドに、端子５が電源に接
続されているとすると、トランジスタＱ７はオフ、トラ
ンジスタＱ８はオンし、トランジスタＱ１〜Ｑ４゜Ｑ９
からなる帰還形の差動増幅器が働き、アナログ信号■が
トランジスタＱ３．Ｑ４及びＱ９を通り、バッファトラ
ンジスタＱＩＯのベースに入力され、レベルシフトされ
て出力端子６に出力される。
従来のマルチプレクサ回路は、アナログ信号をＡ／Ｄコ
ンバータの入力範囲に合わせるために、クランプされた
信号の直流レベルをスイッチされても同じにする必要が
あるので、トランジスタＱ３、Ｃ４，Ｑ９及びＱ １０
（７） Ｖ ｓｔを同じにしなければならない、トラ
ンジスタＱ３とＣ４は差動増幅器（帰還形）であるので
ＶＩＥのオフセットは小さくなるが、トランジスタＱ９
とＱＩＯのｖｌＫのオフセットは抵抗Ｒ７〜Ｒ９及びト
ランジスタＱ１１〜Ｑ１２からなる定電流源で合わせな
ければならない。こうした場合、ある一定条件ではトラ
ンジスタＱ９とＱＩＯのＶ□のオフセットを小さくする
ように定電流源を設計することはできるが、クランプ電
圧が変わればオフセットが変化していまい、温度変化あ
るいは素子特性の変化などのいろいろの条件を考慮する
と、その設計は非常に困難であるという問題点があった
。
ンバータの入力範囲に合わせるために、クランプされた
信号の直流レベルをスイッチされても同じにする必要が
あるので、トランジスタＱ３、Ｃ４，Ｑ９及びＱ １０
（７） Ｖ ｓｔを同じにしなければならない、トラ
ンジスタＱ３とＣ４は差動増幅器（帰還形）であるので
ＶＩＥのオフセットは小さくなるが、トランジスタＱ９
とＱＩＯのｖｌＫのオフセットは抵抗Ｒ７〜Ｒ９及びト
ランジスタＱ１１〜Ｑ１２からなる定電流源で合わせな
ければならない。こうした場合、ある一定条件ではトラ
ンジスタＱ９とＱＩＯのＶ□のオフセットを小さくする
ように定電流源を設計することはできるが、クランプ電
圧が変わればオフセットが変化していまい、温度変化あ
るいは素子特性の変化などのいろいろの条件を考慮する
と、その設計は非常に困難であるという問題点があった
。
この発明は上記のような問題点を解消するためになされ
たもので、バッファアンプ回路の定電流源の設計を容易
に行うことができ、かつ温度変化。
たもので、バッファアンプ回路の定電流源の設計を容易
に行うことができ、かつ温度変化。
素子特性の変化に対して安定した出力を得ることができ
るマルチプレクサ回路を得ることを目的とする。
るマルチプレクサ回路を得ることを目的とする。
この発明に係るマルチプレクサ回路は、バッファアンプ
回路の定電流源をアナログスイッチ回路の作動側の定電
流源と同じ回路構成となるよう設けたものである。
回路の定電流源をアナログスイッチ回路の作動側の定電
流源と同じ回路構成となるよう設けたものである。
この発明においては、バッファアンプ回路の定電流源を
アナログスイッチ回路の作動側の定電流源と同じ回路構
成となるように設けたので、バッファアンプ回路の定電
流源の設計を容易に行うことができるとともに、温度変
化および素子特性の変化に対するドリフトを小さくする
ことができる。
アナログスイッチ回路の作動側の定電流源と同じ回路構
成となるように設けたので、バッファアンプ回路の定電
流源の設計を容易に行うことができるとともに、温度変
化および素子特性の変化に対するドリフトを小さくする
ことができる。
以下、この発明の実施例を図について説明する。
第１図はこの発明の一実施例によるマルチプレクサ回路
を示す回路図である０図において、第２図と同一符号は
同じものを示し、Ｑ１３．Ｑ１４はトランジスタ、ＲＩ
Ｏ−Ｒ１２は抵抗を示す。
を示す回路図である０図において、第２図と同一符号は
同じものを示し、Ｑ１３．Ｑ１４はトランジスタ、ＲＩ
Ｏ−Ｒ１２は抵抗を示す。
本実施例では、トランジスタＱＩＯ，Ｑ１３．Ｑ１４及
び抵抗ＲＩＯ，Ｒ１１，Ｒ１２によりバッファアンプ回
路が構成され、トランジスタＱ１３゜Ｑ１４及び抵抗Ｒ
ＩＯ，Ｒ１１，Ｒ１２はトランジスタＱＩＯの定電流源
を構成しており、これはアナログスイッチ回路の定電流
源と同じ構成となるように設けられている。すなわち、
トランジスタＱ１３はコレクタがエミッタフォロワトラ
ンジスタＱＩＯのエミッタに、ベースがクランプ電圧入
力端子１に接続され、トランジスタＱ１４はエミッタ接
地され、コレクタが抵抗を介してトランジスタＱ１３の
エミッタに接続され、ベースが抵抗を介して接地される
とともに抵抗を介して電源に接続されている。
び抵抗ＲＩＯ，Ｒ１１，Ｒ１２によりバッファアンプ回
路が構成され、トランジスタＱ１３゜Ｑ１４及び抵抗Ｒ
ＩＯ，Ｒ１１，Ｒ１２はトランジスタＱＩＯの定電流源
を構成しており、これはアナログスイッチ回路の定電流
源と同じ構成となるように設けられている。すなわち、
トランジスタＱ１３はコレクタがエミッタフォロワトラ
ンジスタＱＩＯのエミッタに、ベースがクランプ電圧入
力端子１に接続され、トランジスタＱ１４はエミッタ接
地され、コレクタが抵抗を介してトランジスタＱ１３の
エミッタに接続され、ベースが抵抗を介して接地される
とともに抵抗を介して電源に接続されている。
このような構成になるマルチプレクサ回路では、バッフ
ァアンプ回路の定電流源がアナログスイッチ回路の作動
側の定電流源と同じ回路構成となっているので、トラン
ジスタＱ９に流れる電流とトランジスタＱＩＯに流れる
電流は、温度変化、素子特性の変化などがあっても、ま
たクランプ電圧が変わった場合にも常に同じ関係で流れ
ることとなる。従って、バッファアンプ回路の定電流源
の設計を容易に行うことができるとともに、温度変化、
素子特性の変化に対して安定した出力を得ることができ
る。
ァアンプ回路の定電流源がアナログスイッチ回路の作動
側の定電流源と同じ回路構成となっているので、トラン
ジスタＱ９に流れる電流とトランジスタＱＩＯに流れる
電流は、温度変化、素子特性の変化などがあっても、ま
たクランプ電圧が変わった場合にも常に同じ関係で流れ
ることとなる。従って、バッファアンプ回路の定電流源
の設計を容易に行うことができるとともに、温度変化、
素子特性の変化に対して安定した出力を得ることができ
る。
なお、本発明は、他の回路構成の定電流源を有するアナ
ログスイッチ回路を備えたマルチプレクサ回路にも同様
に適用することができる。
ログスイッチ回路を備えたマルチプレクサ回路にも同様
に適用することができる。
以上のように、この発明のマルチプレクサ回路によれば
、バッファアンプ回路の定電流源をアナログスイッチ回
路の作動側の定電流源と同じ回路構成となるよう設けた
ので、バッファアンプ回路の定電流源の設計を容易に行
うことができ、かつ温度変化、素子特性の変化に対して
安定した出力を得ることができる効果がある。
、バッファアンプ回路の定電流源をアナログスイッチ回
路の作動側の定電流源と同じ回路構成となるよう設けた
ので、バッファアンプ回路の定電流源の設計を容易に行
うことができ、かつ温度変化、素子特性の変化に対して
安定した出力を得ることができる効果がある。
第１図はこの発明の一実施例によるマルチプレクサ回路
を示す回路図、第２図は従来のマルチプレクサ回路を示
す回路図である。 図において、１はクランプ電圧入力端子、２゜３はアナ
ログ信号入力端子、４．５は制御信号入力端子、６は出
力端子、７は電源端子、９，１０はクランプ回路、Ｑ１
〜Ｑ１４はトランジスタ、Ｒ１−Ｒ１２は抵抗である。 なお図中同一符号は同−又は相当部分を示す。
を示す回路図、第２図は従来のマルチプレクサ回路を示
す回路図である。 図において、１はクランプ電圧入力端子、２゜３はアナ
ログ信号入力端子、４．５は制御信号入力端子、６は出
力端子、７は電源端子、９，１０はクランプ回路、Ｑ１
〜Ｑ１４はトランジスタ、Ｒ１−Ｒ１２は抵抗である。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）複数のアナログ信号を所定のクランプ電圧にそれ
ぞれクランプする複数のクランプ回路と、該各クランプ
回路にそれぞれ接続して設けられた複数の定電流源を有
し、該定電流源のいずれかを作動させ、クランプされた
複数のアナログ信号のうちの１つを選択するアナログス
イッチ回路と、出力トランジスタと該出力トランジスタ
への定電流源とを有し、上記アナログスイッチ回路の出
力を増幅出力するバッファアンプ回路とを備えてなるマ
ルチプレクサ回路において、 上記バッファアンプ回路の定電流源を上記アナログスイ
ッチ回路の作動側の定電流源と同じ回路構成としたこと
を特徴とするマルチプレクサ回路。 - （２）上記アナログスイッチ回路は、 ベースが上記クランプ回路に接続された第１のトランジ
スタと、ベースとコレクタが接続された第２のトランジ
スタとがエミッタ共通接続されてなる差動トランジスタ
回路と、ベースが抵抗を介して接地されるとともに抵抗
を介してアナログスイッチ回路の作動制御信号入力端子
に接続されコレクタが抵抗を介して上記差動トランジス
タ回路のエミッタに接続されたエミッタ接地トランジス
タとからなる定電流源を複数個有し、 該複数個の定電流源の第１のトランジスタのコレクタが
共通して負荷トランジスタを介して電源に接続され、上
記複数個の定電流源の第２のトランジスタのコレクタが
共通してダイオード接続トランジスタ及び負荷トランジ
スタを介して電源に接続されてなり、 上記バッファアンプ回路は、 ベースが上記ダイオード接続トランジスタのベースに接
続され、コレクタが電源に接続されたエミッタフォロワ
トランジスタと、 ベースがクランプ電圧に、コレクタが上記エミッタフォ
ロワトランジスタのエミッタに接続された第３のトラン
ジスタと、コレクタが抵抗を介して該第３のトランジス
タのエミッタに接続され、ベースが抵抗を介して接地さ
れるとともに抵抗を介して電源に接続されたエミッタ接
地トランジスタとからなる定電流源とを備えてなるもの
であることを特徴とする特許請求の範囲第１項記載のマ
ルチプレクサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62100985A JP2511958B2 (ja) | 1987-04-23 | 1987-04-23 | マルチプレクサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62100985A JP2511958B2 (ja) | 1987-04-23 | 1987-04-23 | マルチプレクサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63266922A true JPS63266922A (ja) | 1988-11-04 |
| JP2511958B2 JP2511958B2 (ja) | 1996-07-03 |
Family
ID=14288616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62100985A Expired - Lifetime JP2511958B2 (ja) | 1987-04-23 | 1987-04-23 | マルチプレクサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2511958B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59154934U (ja) * | 1983-04-01 | 1984-10-17 | 東光株式会社 | アナログスイツチ回路 |
-
1987
- 1987-04-23 JP JP62100985A patent/JP2511958B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59154934U (ja) * | 1983-04-01 | 1984-10-17 | 東光株式会社 | アナログスイツチ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2511958B2 (ja) | 1996-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2540593B2 (ja) | 拡大された同相入力電圧レンジを有するコンパレ―タ | |
| GB1453732A (en) | Current mirror amplifiers | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4117417A (en) | Switchable current amplifiers | |
| US4267521A (en) | Compound transistor circuitry | |
| US5446414A (en) | Simple high speed precision transconductance amplifier circuits | |
| JPS63266922A (ja) | マルチプレクサ回路 | |
| US4103246A (en) | Switchable current amplifier | |
| US4250461A (en) | Current mirror amplifier | |
| JPH04229705A (ja) | 電流増幅装置 | |
| US4731589A (en) | Constant current load and level shifter circuitry | |
| US5021744A (en) | Differential amplifier with differential or single-ended output | |
| JPH04268810A (ja) | 遅延回路 | |
| JPH0464205B2 (ja) | ||
| JP2711411B2 (ja) | 演算増幅回路 | |
| JPH0526814Y2 (ja) | ||
| US3990017A (en) | Current amplifier | |
| JPH01278108A (ja) | 差動増幅回路 | |
| SU1094122A1 (ru) | Дифференциальный выпр митель | |
| JPH0257368B2 (ja) | ||
| JPS604613B2 (ja) | 差動増幅器 | |
| JPS6161519A (ja) | アナログスイツチ回路 | |
| JPS5943628A (ja) | 定電流切換回路 | |
| JPH029729B2 (ja) | ||
| JPH04119009A (ja) | スイッチ回路 |