JPS6326740A - 論理回路シミユレ−シヨン方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＡＮＤゲートあるいはＯＲゲートなどの基本
論理素子で実現されるデジタル論理回路装置のシミュレ
ーション方法に関する。

〔従来の技術〕

論理回路シミュレーションは、一般に汎用目的コンピュ
ータ上にディジタル論理回路装置と等価な論理回路モデ
ルを形成し、論理回路を構成するＡ　Ｎ　’Ｄゲートあ
るいはＯＲゲートなどの基本論理素子が、論理回路外部
から与えられた入力信号刺激に対しどのように動作する
が計算することにより行われる。

従来、かＮる論理回路シミュレーションを高速に実施す
る方法として、例えば特開昭５９−１４８９７１号公報
に示される方法がある。これは、論理回路シミュレーシ
ョン実行速度は遅いが、論理回路動作経過が詳細に計算
される基本論理素子を用いた論理回路モデル１と、論理
回路シミュレーション実行速度は早いが、論理回路動作
経過が機械語命令により操作可能な論理回路構成要素に
限って計算される論理回路モデル２を用意し、テストプ
ログラムを用いて論理回路モデル２により試験対象範囲
以外の機械語命令を実行し、論理回路モデル１での実行
を指示する機械語命令を検出したならば、制御を移して
論理回路モデル１で試験対象機械語命令を実行し、論理
回路モデル１での実行停止を指示する機械語命令を検出
したならば論理回路モデル２に制御を移し、テスト結果
を判定する機械語命令を実行するというものである。

〔発明が解決しようとする問題点〕 上記従来技術によれば、機械命令の組合せで構成したテ
ストプログラムを用いて高速に論理回路シミュレーショ
ンを実現できるが、試験対象論理が演算器とマイクロプ
ログラムのみで構成される場合、論理回路モデルＬでは
命令の読み出し、命令のデコード、アドレス計算、計算
データの読み出し、及び演算結果のデータの格納ができ
ない。

従ってテストプログラムによる論理回路シミュレーショ
ンが適用できない。

本発明の目的は、機械語命令の組合せで構成したテスト
プログラムを用いて論理回路シミュレーションを実行す
る場合、試験対象論理が演算器とマイクロプログラムの
みで構成されている論理回路に対し機械語で構成されて
いるテストプログラムで論理回路をシミュレーションす
る方法を提供することにある。

〔問題点を解決するための手段〕

本発明は、論理回路シミュレーション速度は遅いが、論
理回路動作経過が詳細に計算される基本論理素子を用い
た論理回路モデル１と、論理回路シミュレーション実行
速度は早いが、論理回路動作経過が機械語命令により操
作可能な論理回路構成要素に限って計算される論理回路
モデル２とを用いると共に、テストプログラムの機械語
命令が、外部から予め与えられるテスト対象機械語命令
を論理回路モデル２が認識したならば、テスト対象機械
語命令のデコード、アドレス計算、演算データの読み出
しを行い、演算データを用いて演算の実行を論理回路モ
デル１で行うようにしたことである。

〔作　用〕

論理回路シミュレーションの目的は、デジタル論理装置
を製造する前に汎用目的コンピュータ上しこ論理回路モ
デルを構築し、これが正しく動作するか否か確認するこ
とにある。論理回路モデルを動作させるには、製造され
たデジタル論理装置を動作させる方法と同様に行うこと
が確実であり有効である。すなわち、デジタル論理装置
を動作させる機械語命令の組合せで構成したテストプロ
グラムを用いて論理回路モデルを動作させることが行わ
れる。

テストプログラムは、デジタル論理装置自身のメモリ上
で実行され、デジタル論理装置自身の機能がプログラム
を構成する機械語命令の組合せにより自動的に確認され
る。すなわち、テストプログラムは１機能を確認するた
めに、装置が所望の状態に導く機械語命令群と、確認す
べき機能を動作させる機械語命令群と１期待通り機能が
動作したか否か判定する機械命令群とからなる手続きで
構成される。各機械命令群を、それぞれ初期設定部、テ
スト実行部、結果判定部と呼ぶ。

本発明では、論理回路モデル２がテスト対象機械語命令
を認識したならば、命令のデコード、アドレス計算、演
算データの読み出しを行い、論理回路モデル２の論理回
路構成要素の信号値が論理回路モデル１の対応する基本
論理素子の信号値として用いられ、命令コード、演算デ
ータを用いて演算実行を論理回路モデル１で実行する。

命令コード、演算データを用いて演算を実行したのち、
今度は鶴本論理素子の信号値が対応する論理回路モデル
２の論理回路構成要素の信号値として設定され、演算デ
ータの結果の格納を行い結果判定部の機械語命令が実行
される。

これにより、試験対象論理が演算器とマイクロプログラ
ムに限定されている場合でも、論理回路モデル１で動作
できない命令の読み出し、アドレス計算、データの読み
出し演算結果の格納等の機能を論理回路モデル２で実現
し、演算実行部のみ論理回路モデル１で実行できる。

〔実施例〕

以下、本発明の一実施例について図面により詳細に説明
する。

第１図は本発明で用いられる論理回路モデルの概略構成
を示している。第１図において、１は論理回路モデル１
，２は論理回路モデル２，３は擬似レジスタ、４は擬似
メモリであり、これらは汎用目的コンピュータ上に構築
される。擬似レジスタ３は論理回路モデル１および論理
回路モデル２に共有されて、いずれからも参照・更新さ
れる。

擬似メモリには機械語命令のテストプログラムが格納さ
れ、論理回路モデル２からのみ参照・更新される。

論理回路モデル１は、ＡＮＤゲート・ＯＲゲートなどの
基本論理素子を用いて構成されるが、擬似レジスタ３に
ついては、第２図の６のようなｎビットレジスタ素子が
用いられる。なお、５はゲートである。このレジスタは
、端子Ｃの信号が０から１に変化した時、端子り。、Ｄ
ｌ、・・・Ｄ　ｎ−ｔの信号の値がレジスタに取込まれ
、保持されると同時に出力端子Ｑ。、Ｑｏ、・・・Ｑ　
ｎ−１の接続先の素子の入力素子に伝えられる。出力端
子の接続先の素子をシンク素子と呼ぶ。

汎用目的コンピュータの主記憶装置上に、第２図のレジ
スタがどのように格納されるかを第３図に示す。第３図
の７は素子の接続関係を示す素子接続表、８は該当レジ
スタの入出力端子の値を格納している素子信号値衣であ
る。素子接続表７は素子の種類、信号が入力端子から出
力端子に伝わるのに費す時間を示す素子ディレィ、入力
信号値と出力信号値を格納する素子信号値衣８のアドレ
ス、各出力端子に対応するシンク素子の素子接続表のア
ドレスを保持している。

第１図の論理回路モデル１も、素子の接続関係が素子接
続表７で、素子の状態が素子信号値衣８で各々表現され
る。なお、擬似メモリ４についても、素子接続表７と素
子信号値衣８とによって全く同様に表現される。メモリ
の語数１語当りのビット数は、素子の種類により判別さ
れる。

第４図は、擬似メモリ４上に格納されるテストプログラ
ム、第５図は論理回路モデル２識別素子の表現例である
。機械語命令は２進数で表現されて擬似メモリ４に貯え
られる。この時、テスト実行部の機械語命令の認識につ
いて、本実施例では論理回路モデル２にテスト機械語命
令を本論理回路シミュレーションを実行する時に予め与
えることにより、テスト実行部を判別できるようにしで
ある。論理回路モデル２で機械語命令を実行し。

予め与えられたテスト対象機械命令と一致したならば、
論理回路モデル２で、命令のデコード、アドレス計算、
演算データの読み出しを行った結果得られた命令コード
と演算データを擬似レジスタ３へ設定し、論理回路モデ
ル１へ渡し、論理回路モデル２における論理回路シミュ
レーションの終了を指示する。論理回路モデル１で擬似
レジスタ３にある演算データを用いて命令コードに該当
する演算の実行が終了すると、第５図に示す論理回路モ
デル２識別素子への信号変化が生じたのと同様の効果を
生ずる。この手順について、第６図。

第７図および第８図を用いて説明する。

第６図の１１はタイムループと呼んで、論理シミュレー
ションにおける時刻管理を行うための機構である。すな
わち、タイムループの各スロットは、論理シミュレーシ
ョン上での経過時間単位に相当し、出力端子の信号変化
がいつシンク索子に伝搬するかをタイムループに接続さ
れたイベントレコードによって表現する。具体的な論理
シミュレーション手順を第７図に示す。論理シミュレー
ション上での経過時間を示す時間が時刻Ｔの時、タイム
ループ上の時刻Ｔに対応するスロットにつながっている
イベントレコード１２を取出しくステップ１０１）、取
出されイベントレコードの素子アドレスの素子が第５図
の論理回路モデル２識別素子１０を示していないときは
（ステップ１０２）、示された素子アドレスの素子に信
号値を伝え、出力信号値を計算し、前の信号値と異なる
時は、シンク素子に伝えるべき信号値と第３図の素子接
続表７から求めたシンク素子アドレスをイベントレコー
ドに格納し、素子ディレィＤを現在時刻Ｔに加えた時刻
Ｔに対応するタイムループのスロットにつなげる（ステ
ップ０３〜１０５）、時刻Ｔのタイムループにつながる
イベントについて同様の処理を繰り返し、終了時刻がく
ると該論理シミュレーションを終了する（ステップ１０
６゜１０７）。

一方、取出されたイベントレコードの素子アドレスの素
子が第５図の論理回路モデル２識別素子１０を示すとき
は、第８図に示される論理回路モデル２のプログラムが
実行される。このプログラムでは、プログラムカウンタ
用擬似レジスタに示されるアドレスを用いて擬似メモリ
４から命令を取り出し、その命令コードに従って命令処
理サブサーチンを実行し、論理回路モデル１での実行が
指定されないかぎり、プログラムカウンタ用擬似レジス
タの更新を行って同様の処理を繰り返す（ステップ２０
１〜２０４）。また、擬似メモリ４から取り出した機械
語命令が論理回路モデル１での実行を指定した命令の時
、論理回路モデル２で命令コードと演算データを論理回
路モデル１用に設定し、論理回路モデル１に制御を渡す
（ステップ２０５，２０６）、論理回路モデル１によっ
て実行された結果は擬似レジスタ３を介して擬似メモリ
４へ格納される（ステップ２ｏ７）。論理回路モデル２
による論理シミュレーションを終了すると、内容が更新
された演算データが入っている擬似レジスタ３のシンク
素子を素子ディレィ０でタイムループに接続する（ステ
ップ１０９）。

以上の手順によって、あらかじめ設定した時刻に到達す
る事で論理シミュレーションが論理回路モデル１と論理
回路モデル２を用いて進められる。

なお、論理回路モデル２識別素子をイベントレコードに
登録することは、テスト対象命令の実行終了を監視する
ことによって行う。

〔発明の効果〕

以上のべたごとく、本発明によれば、テストプログラム
を直接論理回路シミュレーションに用いる場合、試験対
象範囲を限定するための改造を加えることなく試験対象
語命令を外部から与えられることにより、詳細な論理回
路シミュレーション結果を計算したい機械語命令群の演
算器とマイクロプログラムについてのみ、ＡＮＤゲート
あるいはＯＲゲートなどの基本論理素子で構築された論
理回路モデル１を用いて論理回路シミュレーションを行
い、詳細な論理回路シミュレーションを行うための論理
回路を所望の状態に導く機械語命令群と試験対象語命令
の命令デコード、アドレス計算、演算データ読み出し、
及び演算結果データを格納することにより１期待通りの
結果が得られたか確認するための機械語命令群は、機械
語命令によってのみ鳳作されるレジスタ、メモリに限っ
て計算される論理回路モデル２を用いて高速に論理回路
シミュレーションすることができる。しだがって、試験
対象論理が演算器とマイクロプログラムに限定されてい
ても論理回路シミュレーションへ信頼性の高いテストデ
ータの提供が可能である。

【図面の簡単な説明】

第１図は本発明で用いる論理回路モデルの構成図、第２
図は論理回路モデル１におけるレジスタ構成図、第３図
は汎用目的コンピュータ上での素子表現図、第４図は本
発明によるテストプログラムの構成図、第５図は論理回
路モデル２識別素子の表現図、第６図は論理シミュレー
ションの時間管理機構概念図、第７図は論理シミュレー
ション手順を示す流れ図、第８図は論理回路モデル２の
論理回路シミュレーション手順を示す流れ図である。 １・・論理モデル回路１．２・・・論理モデル回路２．
３・・・擬似レジスタ、　４・・・擬似メモリ、５・・
・基本論理素子、　６・・・擬似レジスタ、７・・・素
子接続表、　８・・・素子信号値表。 ９・・・テストプログラム、　　１ｏ・・・論理回路モ
デル２ｒａ、別素子、　　１１・・・タイムループ。 １２・・・イベントレコード、　　１３・・・テスト対
象機械語命令。 □Ｉ 代理人弁理士　　鈴　木　　　誠−１，りメ□−−ｒ 第１図 第３図 第４図 第５図 第６図 第７図 第８図

Claims (1)

【特許請求の範囲】
1. （１）汎用目的コンピュータ上に、ＡＮＤゲートあるい
   はＯＲゲートなどの基本論理素子で実現される論理回路
   装置と等価な論理回路モデルを形成し、機械語命令を組
   合せて構成されたテストプログラムを前記論理回路モデ
   ルに与えて論理回路動作を行わせる論理回路シミュレー
   ション方法において、上記論理回路モデルとして、一つ
   は論理回路を構成するＡＮＤゲートあるいはＯＲゲート
   、マイクロプログラムなどの基本論理素子すべての出力
   信号値が与えられたプログラムの各機械語命令の実行に
   より変化する経過を逐一計算する論理回路モデル１と、
   他の一つは論理回路のレジスタ、メモリなどの各機械語
   命令で操作可能な論理回路構成要素に限って機械語命令
   の実行により変化する経過を計算する論理回路モデル２
   を用意し、テストプログラムの初期設定と結果判定の機
   械語命令実行を論理回路モデル２で行い、外部から予め
   与えられているテスト対象機械語命令を論理回路モデル
   ２が認識したなら該テスト対象機械語命令の命令のデコ
   ード、アドレス計算、演算データの読み出しを行い、命
   令コードと演算用のデータを用いて演算の実行を論理回
   路モデル１で行うことを特徴とする論理回路シミュレー
   ション方法。