JPS63268253A - 絶縁層分離基板およびその製法 - Google Patents

絶縁層分離基板およびその製法

Info

Publication number
JPS63268253A
JPS63268253A JP10232087A JP10232087A JPS63268253A JP S63268253 A JPS63268253 A JP S63268253A JP 10232087 A JP10232087 A JP 10232087A JP 10232087 A JP10232087 A JP 10232087A JP S63268253 A JPS63268253 A JP S63268253A
Authority
JP
Japan
Prior art keywords
single crystal
semiconductor single
insulating layer
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10232087A
Other languages
English (en)
Inventor
Kazushi Kataoka
万士 片岡
Yoshishige Hayashi
林 良茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP10232087A priority Critical patent/JPS63268253A/ja
Publication of JPS63268253A publication Critical patent/JPS63268253A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は絶縁層分離基板およびその製法に関する。
〔背景技術〕
半導体素子の製造においては、酸化膜などの絶縁層(誘
電体層)により電気的に絶縁された島状領域を有する絶
縁層分離基板(DI基板)を作り、その島状領域に素子
を形成することが行われている。この島状領域は、単結
晶シリコンなど半導体結晶からなり、絶縁層を介してポ
リシリコンなどの支持体層で支持されている。
この絶縁層分離基板はつぎのようにして作成されている
第2図(alにみるように、分離のための溝を形成する
個所以外を覆うマスク(SiO□膜)2′が表面に施さ
れた半導体単結晶ウェハ素材11′をエツチングし、第
2図山)にみるように、分離のための溝3′を形成した
半導体単結晶ウェハ1′を得る。溝3′を形成したのち
、第2図fclにみるように、表面全体を絶縁層(Si
C2)5′で覆う。ついで、絶縁層5′の上にポリシリ
コンからなる支持体層6′を形成した後、ウェハ1′の
裏面1′a側から溝3′の底部が露出するまで研磨すれ
ば、第2図(e)にみるように、絶縁層5′で電気的に
分離された半導体単結晶島状領域10″・・・10″が
複数個形成された絶縁層分離基板が得られる。
ところで、この絶縁層分離基板では、島状領域10“に
おける単結晶領域の厚みLが、すべての島状領域10“
・・・10“で同じになっていた。そのため、異なる島
状領域10″、10”に形成される半導体素子の種類が
違う場合、素子の種類にかかわらず同じ厚みの半導体単
結晶領域を用いなければならない。つまり、その素子に
最適な厚みの半導体単結晶領域を用いることができない
ので、十分な特性を有する半導体素子を形成するのが困
難であるという問題があった。
〔発明の目的〕
この発明は、前記の事情に鑑み、異なる島状領域に形成
される半導体素子の種類が違う場合でも、十分な特性を
有する半導体素子を形成することができる絶縁層分離基
板およびその製法を提供することを目的とする。
〔発明の開示〕
前記目的を達成するため、第1の発明は、支持体層上に
絶縁層で電気的に分離された半導体単結晶島状領域が複
数設けられている絶縁層分離基板において、前記半導体
単結晶島状領域として、厚みの異なる複数種類の領域が
設けられていることを特徴とする絶縁層分離基板を要旨
とし、第2の発明は、分離のための溝で区画された複数
の領域を備え表面全体が絶縁層で覆われている半導体重
    ゛結晶ウェハを用い、前記絶縁層で電気的に分
離された半導体単結晶島状領域が複数設けられている絶
縁層分離基板を得るにあたり、前記半導体単結晶ウェハ
としては、厚みの異なる複数種類の区画領域の設けられ
ているものを用いることを特徴とする絶縁層分離基板の
製法を要旨とする。
以下、この発明にかかる絶縁層分離基板およびその製法
を、その−例をあられす図面を参照しながら詳しく説明
する。
第1図(81は、第1の発明にかかる絶縁層分離基板の
一実施例をあられす。
この絶縁層分離基板は、絶縁層(誘電体層)5で電気的
に分離された半導体単結晶島状領域10.10′を備え
ている。島状領域10.10′は支持体層6の上に形成
されている。島状領域10における半導体単結晶領域の
厚みlが島状領域10′における半導体単結晶領域の厚
みβ′よりも厚くなっている。つまり、この絶縁層分離
基板では、半導体単結晶島状領域として、厚みの異なる
複数種類の領域が設けられているのである。
島状領域10の半導体単結晶領域は、底側の不純物高濃
度層(N+層)lbと表面側の不純物低濃度層(N一層
)Iaの2層で構成されている。
一方、島状領域10′の半導体単結晶領域は、不純物低
濃度層(N一層)laのみで構成されている。絶縁層5
は、例えば、S i Oz膜で形成されているが、これ
に限らない。支持体層6は、例えば、ポリシリコンで形
成されているが、これに限らない。
このように、この絶縁層分離基板では、半導体単結晶島
状領域として、厚みの異なる複数種類の領域が設けられ
ている。そのため、例えば、異なる島状領域に形成され
る半導体素子の種類が違う場合でも、それぞれの素子に
適した厚みの半導体単結晶島状領域を備えた絶縁層分離
基板を用いて、十分な特性を有する半導体素子を、各島
状領域へ形成することができる。そして、特性が向上す
るだけでなく、例えば、厚みの薄い島状領域へ形成すれ
ばよい半導体素子の形成工程で、例えば、島状領域表面
から底に達する不純物領域の形成を行う場合、従来のよ
うに、半導体単結晶領域の厚みが選択できず、より厚い
島状領域に不純物領域の形成を行わなければならないと
したら、拡散処理時間が必要以上に長くなる。しかし、
これが、厚みの薄い島状領域が選択でき、ここに不純物
領域の形成を行う場合、不純物の拡散処理時間が短くて
すむ。つまり、半導体素子形成時間の短縮が図れる。
この発明にかかる絶縁層分離基板は上記の実施例に限ら
ない。例えば、島状領域10′も、島状領域10と同様
複数の層で構成されていてもよい。層の構成も、N“層
とN一層の組み合わせに限らず、N層とP層、P層層と
P一層という組み合わせでもよい。もちろんこれらの層
が上下逆に積層されていてもよい。また、層の数も2層
に限らず、3層あるいはそれ以上であってもよい。また
、島状領域における半導体単結晶領域の厚みの種類も2
種類に限らず、3種類、あるいはそれ以上あってもよい
。半導体単結晶がシリコン単結晶以外の単結晶であって
もよい。
続いて、第2の発明にかかる絶縁層分離基板の製法の一
例による基板の製造についての説明をする。
まず、第1図(a)にみるように、平板状の半導体単結
晶ウェハ素材11の表面にマスク2を施す。
この半導体単結晶ウェハ素材11は、不純物低濃度層(
N一層jl aの上に不純物高濃度層(N”層)lbを
エピタキシャル成長させた2層構成となっており、(1
00)面Aを表面とする。マスク2は、分離のための溝
が形成される未マスク領域3を除いた部分を覆っており
、異なる複数種類のマスク厚みを有する。つまり、マス
ク2aの個所は熱酸化によるSin7層21とこの上に
積層されたCVDによるSin、層22からなり、マス
ク2bの個所はCVDによるSi02層22のみからな
る。
マスク2が施された半導体単結晶ウェハ素材11に対し
て、例えば、KOH液を用いて異方性ウェットエツチン
グを施す。まず、未マスク領域3がエツチングされ、第
1図(blにみるように、溝が形成されてゆく。SiO
□層22も、ウェハ素材11よりはエツチングレートが
低いが、同時にエツチングされてゆき、ついには完全に
除去される。そうするとSiO□層22のみが施されて
いた個所では、表面の(100)面Aがエツチング液に
さらされることになり、不純物高濃度層1bがエツチン
グされる。エツチング液にさらされた不純物高濃度層1
bが除去されるところまでエツチングを行い、第1図(
C1にみるように、(111)面Bがあられれている■
状の溝4で区画された複数の領域1g・・・Ig’・・
・が形成された半導体単結晶ウェハ1が得られる。つい
で、第1図(dlにみるように、このウェハ1表面全体
を絶縁層(熱酸化によるSiO□層)5で覆う。ウェハ
1における区画された領域1gでの半導体単結晶領域の
厚みは、領域1g’での半導体単結晶領域の厚みよりも
薄くなっており、厚みの異なる複数種類の領域がウェハ
1に設けられているのである。つまり、分離のための溝
で区画された複数の領域を備え、表面全体が絶縁層で覆
われ、かつ厚みの異なる複数種類の区画領域の設けられ
ている半導体単結晶ウェハ1が得られるのである。
つぎに、このウェハ1上に、第1図(dlに一点鎖線で
示すように、ポリシリコンからなる支持体層6を形成し
た後、ウェハ1の裏面1a′から溝4の底が露出するま
で研磨する。そうすると、第1図telにみるように、
前に詳しく説明した半導体単結晶島状領域として厚みの
異なる複数種類の領域が設けられている絶縁層分離基板
が完成する。このようにして前述した利点を存する絶縁
層分離基板を得ることができるのである。また、格別に
特殊な工程を必要とするわけでもないので製造が容易で
ある。
なお、前記の実施例では、半導体単結晶ウェハ素材11
が、不純物低濃度層(N一層)laの上に不純物高濃度
層(N”層)Ibをエピタキシャル成長させた2層構成
となっていたので、完成した絶縁層分離基板の島状領域
10を2層構成のものとすることができた。しかしなが
ら、半導体単結晶ウェハ素材は単一の層構成でもよいし
、3層以上の層構成でもよい。もちろんN層とP層とか
らなる層構成でもよい。複数の層構成の半導体単結晶ウ
ェハ素材を用いれば、領域内の単結晶層が複数の層構成
となっている島状領域を備えた絶縁層分離基板を得るこ
とが可能となる。
第2の発明にがかる絶縁層分離基板の製法は前記実施例
に限らない。エツチングもウェットエンチングに限らな
い。マスクの厚みを3種類以上にしておくと、マスク厚
みの薄い個所はど半導体単結晶ウェハ素材表面から深い
位置までエツチングされる。したがって、マスク厚みを
3種類以上にして、ウェハにおける区画された領域での
半導体単結晶領域の厚みの種類をマスク厚みの種類の数
だけ作ることができる。この場合、最終的に得られる絶
縁層分離基板では、半導体単結晶島状領域における厚み
の種類数を、マスク厚みの種類数と同じにすることがで
きる。
〔発明の効果〕
第1の発明にかかる絶縁層分離基板および第2の発明に
かかる製法で得られた絶縁層分離基板は、半導体単結晶
島状領域が複数設けられている構成において、前記半導
体単結晶島状領域として、厚みの異なる複数種類の領域
が設けられている。
そのため、異なる島状領域に形成される半導体素子の種
類が違う場合でも、十分な特性を有する半導体素子を形
成できる。また、半導体素子形成にあたっても、より適
切な製造条件とすることが可能となる。
【図面の簡単な説明】 第1図(a)〜(e)は、第2の発明にかかる製法の一
例により絶縁層分離基板を製造する様子を工程順にあら
れしており、図(a)〜図(dlは製造途中のウェハ素
材とウェハの断面図、図(e)は完成した絶縁層分離基
板の断面図である。第2図(al〜(elは、従来製法
により絶縁層分離基板を製造する様子を工程順にあられ
しており、図(81〜図(d)は製造途中のウェハ素材
とウェハの断面図、図(e)は完成した絶縁層分離基板
の断面図である。 1・・・半導体単結晶ウェハ  1g、Ig’・・・溝
で区画された複数の領域  2・・・マスク  4・・
・溝  5・・・絶縁層  6・・・支持体層  10
.10′・・・半導体単結晶島状領域  11・・・半
導体重結晶ウェハ素材

Claims (3)

    【特許請求の範囲】
  1. (1)支持体層上に絶縁層で電気的に分離された半導体
    単結晶島状領域が複数設けられている絶縁層分離基板に
    おいて、前記半導体単結晶島状領域として、厚みの異な
    る複数種類の領域が設けられていることを特徴とする絶
    縁層分離基板。
  2. (2)分離のための溝で区画された複数の領域を備え表
    面全体が絶縁層で覆われている半導体単結晶ウェハを用
    い、前記絶縁層で電気的に分離された半導体単結晶島状
    領域が複数設けられている絶縁層分離基板を得るにあた
    り、前記半導体単結晶ウェハとしては、厚みの異なる複
    数種類の区画領域の設けられているものを用いることを
    特徴とする絶縁層分離基板の製法。
  3. (3)半導体単結晶ウェハは、分離のための溝を形成す
    るエッチング工程において、異なる複数種類の厚み個所
    を有するマスクを表面に施した平板状半導体単結晶ウェ
    ハ素材を、マスク厚みが薄く形成された個所ではウェハ
    素材内まで達するように前記エッチングを施すことによ
    り厚みの異なる複数種類の区画領域を形成する特許請求
    の範囲第2項記載の絶縁層分離基板の製法。
JP10232087A 1987-04-24 1987-04-24 絶縁層分離基板およびその製法 Pending JPS63268253A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10232087A JPS63268253A (ja) 1987-04-24 1987-04-24 絶縁層分離基板およびその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10232087A JPS63268253A (ja) 1987-04-24 1987-04-24 絶縁層分離基板およびその製法

Publications (1)

Publication Number Publication Date
JPS63268253A true JPS63268253A (ja) 1988-11-04

Family

ID=14324275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10232087A Pending JPS63268253A (ja) 1987-04-24 1987-04-24 絶縁層分離基板およびその製法

Country Status (1)

Country Link
JP (1) JPS63268253A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6288334A (ja) * 1985-10-15 1987-04-22 Nec Corp 誘電体絶縁分離基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6288334A (ja) * 1985-10-15 1987-04-22 Nec Corp 誘電体絶縁分離基板の製造方法

Similar Documents

Publication Publication Date Title
JPH09246506A (ja) Soi基板の製造方法
JPS63246841A (ja) シリコン結晶体の誘電体分離法
JPS63268253A (ja) 絶縁層分離基板およびその製法
JPS6244415B2 (ja)
JPS6258541B2 (ja)
JPS61191042A (ja) 半導体集積回路の製造方法
JPH02205339A (ja) 半導体装置の製造方法
JPS5939044A (ja) 絶縁分離集積回路用基板の製造方法
KR100511900B1 (ko) 에스오아이 기판의 제조방법
JPS6244411B2 (ja)
JPS5849027B2 (ja) 半導体集積回路装置の製法
JPS6226837A (ja) 半導体装置の製造方法
JPS5846171B2 (ja) 半導体装置の製造方法
JPS6244412B2 (ja)
JPS63213932A (ja) 相補形誘電体分離基板の製造方法
JPS63197365A (ja) 半導体装置の製造方法
JPH0382138A (ja) 半導体装置の製造方法
JPH0330356A (ja) 絶縁層分離基板の製造方法
JPS6298639A (ja) 誘電体分離基板の製造方法
JP2000164892A (ja) 半導体装置及びその製造方法
JPS6244417B2 (ja)
JPS6288334A (ja) 誘電体絶縁分離基板の製造方法
JPS6244413B2 (ja)
JPS63318137A (ja) 絶縁層分離基板の製法
JPS6226181B2 (ja)