JPS6326877Y2

JPS6326877Y2 -

Info

Publication number: JPS6326877Y2
Application number: JP1981102760U
Authority: JP
Priority date: 1981-07-13
Filing date: 1981-07-13
Publication date: 1988-07-20
Also published as: JPS5810497U

Description

【考案の詳細な説明】この考案は、音量レベル等楽音制御データの設
定値が変更された場合該データによつて制御され
た楽音の音量を一時的に減衰させるようにした電
子楽器の楽音制御装置に関する。

一般に電子楽器においては各種音色に対応して
音量設定操作子を具えており、この操作子の設定
状態に応じて楽音発生回路を制御することにより
各操作子に対応する音色を夫々所望の音量で混合
した楽音信号を形成するようにしている。従来の
電子楽器においては、この操作子の設定レベルが
大きく変更された場合、この変更に即応して楽音
信号の音量が急激に変化し、クリツク等の不快な
雑音が生じてしまうという問題があつた。また、
各種音色等に対応する楽音制御データを予じめ記
憶しておき、スイツチ操作にもとづいてこれらの
データを読み出して楽音制御を行なうプリセツト
機能を具える電子楽器も従来から知られている
が、演奏中にこのプリセツト機能を切換えた場合
にも設定レベルの大きな変動が生じることがあ
り、上述と同様の問題が生じる。

一方、音色プリセツトスイツチの切換えに伴う
クリツクを除去するために、音色プリセツトスイ
ツチが切換えられたことを検出し、これに基づき
楽音信号のミユーテイングを行うことが知られて
いる（特開昭52−120819号）。しかし、これでは、
音色プリセツトスイツチが切り換えられればいつ
でもミユーテイングが行われてしまうので、好ま
しくなかつた。

すなわち、音色等楽音制御要素の種類によつて
は、特にミユーテイングを行う必要のないものも
あるにもかかわらず、スイツチが切り換えられれ
ばいつでもミユーテイングが行われてしまうの
は、あまり好ましくない。一般的に、本来なら
ば、音がとぎれてしまうミユーテイング機能は、
楽音の音色、音量等の変化が不自然でない限り行
わないほうが望ましいともいえる。

この考案は上述の点に鑑みてなされたもので、
音量レベル等楽音制御データの設定値が変更され
た場合該データによつて制御された楽音の音量を
一時的に減衰させることにより、設定値の変更に
伴なうクリツク等の雑音を除去するようにした電
子楽器の楽音制御装置において、ミユーテイング
を必要とする特定種類の楽音制御データが変更さ
れたときのみ楽音信号のミユーテイングを行うよ
うにしようとするものである。

以下添付図面を参照してこの考案の一実施例を
詳細に説明しよう。

第１図において、コントロールパネル１０は音
色、音量、効果等を選択設定するための各種の楽
音制御用操作子を含む部分である。プリセツトパ
ネル１１はコントロールパネル１０の各操作子の
状態を予じめ設定した状態に自動的に設定するた
めのスイツチを含む部分である。制御回路１２は
コントロールパネル１０における各操作子の選択
設定状態の読み出し及びプリセツトパネル１１を
使用したプリセツト動作（プリセツトデータの書
込み及び読み出し）を制御するものである。キー
スイツチ回路１３は鍵盤の各鍵に対応するキース
イツチを含み、押圧鍵を表わす情報を楽音発生部
１４に与える。複音楽器の場合、楽音発生部１４
は同時最大発音数に相当するチヤンネルを有し、
押圧鍵をいずれかのチヤンネルに割当てて発音さ
せる。楽音発生部１４は押圧鍵に対応する音高の
楽音信号を制御回路１２から与えられる楽音制御
信号に応じた音色、音量、効果等を付与して発生
する。楽音発生部１４から出力された楽音信号は
サウンドシステム１５に与えられる。

第２図には制御回路１２とプリセツトパネル１
１の詳細例が示されており、コントロールパネル
１０における各操作子ユニツト１０Ａ…，１０Ｂ
…の詳細は省略されている。コントロールパネル
１０における操作子には大別して２つのタイプが
ある。１つは、１つのスイツチにより音色あるい
は効果等の選択を行なうもの（これをＡ型操作子
ということにする）、もう１つは複数のスイツチ
により音色、音量、効果等の段階的選択設定を行
なうもの（これをＢ型操作子ということにする）、
である。コントロールパネル１０にはＡ型及びＢ
型の操作子が複数配列されている。

第３図はコントロールパネル１０におけるＢ型
操作子ユニツトの一例を示す図である。ここに示
された操作子はフルート16フイート系音色
（FLUTE16′）の音量レベルを０から７までの８
段階で選択設定するための音色選択操作子であ
る。この操作子は、レベル０乃至７に対応する自
己復帰型押釦スイツチPS０乃至PS７をたて長に
配列して成り、その押釦PB０乃至PB７の内部に
夫々発光素子（例えば発光ダイオード）Ｌ０乃至
Ｌ７を収納してある。各押釦スイツチPS０乃至
PS７の出力はプライオリテイエンコーダ１６に
与えられる。プライオリテイエンコーダ１６は押
圧された押釦スイツチ（PS０乃至PS７のうち１
つ）を示す３ビツトの２進信号をエンコードする
もので、複数の押釦スイツチが同時に押圧された
場合はそのうち１つを優先選択してエンコードす
る。エンコーダ１６の出力はセレクタ１７の
「０」入力に与えられる。セレクタ１７の制御入
力に与えられるロード信号LA（またはLB）は通
常は“０”であり、この選択制御入力信号が
“０”のとき「０」入力に与えられているエンコ
ーダ１６からの信号を選択する。また、プライオ
リテイエンコーダ１６は押釦スイツチPS０乃至
PS７が押圧されたときイベント信号EVTを出力
する。このイベント信号EVTはオア回路１９を
介してレジスタ１８のロード制御入力(L)に与えら
れる。レジスタ１８は、ロード制御入力(L)に信号
“１”が与えられたとき、セレクタ１７から与え
られるコード信号を取り込む。従つて、押釦スイ
ツチ（PS０乃至PS７のうちいずれか１つ）が押
圧されたとき、この押圧された押釦スイツチを示
すコード信号がレジスタ１８に記憶される。

レジスタ１８の出力はデコーダ２０に入力さ
れ、「０」乃至「７」のデコード出力のいずれか
が“１”となる。デコーダ２０の出力はオア回路
２１乃至２８を介して各押釦PB０乃至PB７に対
応する発光素子Ｌ０乃至Ｌ７に印加される。デコ
ーダ２０における「０」乃至「７」の出力はレジ
スタ１８に記憶されているコード信号に対応する
押釦スイツチのレベルに対応している。「０」乃
至「７」のうち１つのレベルを示すデコーダ２０
の出力によつてそのレベル以下のずべての発光素
子（Ｌ０乃至Ｌ７のうちいずれか１乃至複数）が
点灯されるようにオア回路２１乃至２８とデコー
ダ２０とが接続されている。

例えば押釦スイツチPS４が押圧されると、こ
のスイツチPS４に対応する２進コード信号
“100”がレジスタ１８に記憶され、デコーダ２０
の出力「４」が“１”となる。これによりレベル
４以下の発光素子Ｌ０乃至Ｌ４に対応するオア回
路２１乃至２５に夫々“１”が入力され、これら
の発光素子Ｌ０乃至Ｌ４がすべて点灯される。こ
のように、選択されたレベル４のみならずそれ以
下のレベルに対応する発光素子Ｌ０乃至Ｌ４をす
べて点灯することにより棒グラフ状にレベル表示
を行なうことができ、レベル設定量が判別し易く
なるという利点がある。

第４図はコントロールパネル１０におけるＢ型
操作子ユニツトの別の例を示す図である。各段階
０乃至７に対応する表示器ケースDC０乃至DC７
の内部に発光素子Ｌ８乃至Ｌ１５が夫々収納され
ている。アツプ用押釦PB８は設定量（音量レベ
ルあるいはリズムテンポあるいはサステイン時間
等）を増大するとき押圧するものであり、ダウン
用押釦PB９は設定量を減少するとき押圧するも
のである。各押釦PB８，PB９に対応して２段階
のスイツチPS８１，PS８２，PS９１，PS９２
が夫々設けられている。スイツチPS８１，PS９
１は浅い押圧タツチで導通し、スイツチPS８２，
PS９２は深い押圧タツチで導通する。押釦PB８
またはPB９を浅いタツチで押圧したときはスイ
ツチPS８１，PS９１のオン出力“１”がアンド
回路２９，３０を介してアンド回路３１，３２に
与えられ、低周波クロツクパルスLFOを1/2分周
器３３で1/2分周した低速低周波クロツクパルス
LFO′が選択される。押釦PB８またはPB９を深
いタツチで押圧したときはスイツチPS８２，PS
９２のオン出力“１”がアンド回路３４，３５に
与えられ、低周波クロツクパルスLFOが選択さ
れる。このとき、インバータ３６，３７の出力
“０”によりアンド回路２９，３０が動作不能と
なり、第１スイツチPS８１，PS９１の出力は禁
止される。アツプ用押釦PB８の操作にもとづい
て選択された高速または低速の低周波クロツクパ
ルスLFO，LFO′は、アンド回路３１または３４
からオア回路３８及びアンド回路４０を介してプ
ログラマブルアツプダウンカウンタ４２のアツプ
カウント入力（Ｕ）に与えられる。ダウン用押釦
PB９の操作にもとづいて選択されたクロツクパ
ルスLFO，LFO′はオア回路３９及びアンド回路
４１を介してカウンタ４２のダウンカウント入力
(D)に与えられる。

アツプカウント中にカウンタ４２の内容が最大
値（オール“１”）になると、ナンド回路４３の
出力が“０”となり、アンド回路４０が動作不能
となつてアツプカウントが禁止される。ダウンカ
ウント中にカウンタ４２の内容が最小値（オール
“０”）になると、オア回路４４の出力が“０”と
なり、アンド回路４１が動作不能となつてダウン
カウントが禁止される。

カウンタ４２の出力のうち上位３ビツトはデコ
ーダ４５に入力され、「０」乃至「７」のうちい
ずれか１つのデコード出力が“１”となる。デコ
ーダ４５の各出力は第３図のデコーダ２０と同様
にオア回路４６乃至５３を介して自己及び自己よ
り下位の段階に対応するすべての発光素子（Ｌ８
乃至Ｌ１５のうち１乃至複数）に印加される。例
えばデコーダ４５の出力が「３」のときは発光素
子Ｌ８乃至Ｌ１１が点灯される。

設定量を素速く増大するときはアツプ用押釦
PB８を深く押圧する。すると、アンド回路３４
を介して高速の低周波クロツクパルスLFOが選
択され、このクロツクパルスLFOのレートでカ
ウンタ４２が素速くアツプカウントされる。この
カウンタ４２の増数に伴ない発光素子Ｌ８乃至Ｌ
１５が上位の段階に向けて順次点灯していくの
で、所望の段階まで点灯したとき押釦PB８から
指を離せばよい。押釦PB８を浅く押圧したとき
は低速の低周波クロツクパルスLFO′が選択され
るので、カウンタ４２の増数レートは遅い。従つ
て設定量を僅かだけ増大するときは押釦PB８を
浅く押圧するのがよい。これとは反対に、設定量
を素速く減少させるときはダウン用押釦PB９を
深く押圧し、ゆつくり減少させるときは押釦PB
９を浅く押圧する。カウンタ４２の減数に伴ない
発光素子Ｌ８乃至Ｌ１５が下位に向けて順次消灯
していくので、所望の段階まで消灯したとき押釦
PB９から指を離せばよい。

尚、第３図及び第４図共、設定量が棒グラフ状
に点灯表示されるようになつているが、設定量に
対応する単一の発光素子のみを点灯する場合はデ
コーダ２０及び４５の各出力「０」乃至「７」を
各々に対応する単一の発光素子のみに印加するよ
うにすればよい。棒グラフ状の表示が好ましいも
のは各音色毎の音量レベル、自動リズム音の音量
レベル、リズムのテンポ、サステイン時間長、等
であり、単一点灯が好ましいものは上鍵盤音と下
鍵盤音の音量バランス、鍵盤音とリズム音の音量
バランス等である。

第５図はコントロールパネル１０におけるＡ型
操作子ユニツトの一例を示す図である。Ａ型操作
子は１個の押釦スイツチPS１０から成り、その
押釦PB１０の内部に発光素子Ｌ１６が収納され
ている。押釦スイツチPS１０が押圧されると、
ワンシヨツト回路５４から１パルスが出力され、
アンド回路５５及び５６に供給される。Ｒ−Ｓフ
リツプフロツプ５７の出力（Ｑ）がアンド回路５
５に加えられると共にインバータ５８で反転され
てアンド回路５６に加えられている。アンド回路
５５の出力はオア回路５９を介してフリツプフロ
ツプ５７のリセツト入力（Ｒ）に加わり、アンド
回路５６の出力はオア回路６０を介してフリツプ
フロツプ５７のセツト入力（Ｓ）に加わる。フリ
ツプフロツプ５７の出力（Ｑ）は発光素子Ｌ１６
に印加される。従つて自己復帰型の押釦スイツチ
PS１０を押圧する毎にフリツプフロツプ５７の
状態が反転し、発光素子Ｌ１６が点灯または消灯
される。

第２図において、コントロールパネル１０にお
ける複数のＡ型操作子ユニツト１０Ａ…及びＢ型
操作子ユニツト１０Ｂ…の出力は、縦続接続され
た並列入力直列出力型（これをPISOで示す）シ
フトレジスタ６１ａ乃至６１ｎによつて１ビツト
の直列データSDに変換されて制御回路１２に供
給される。また、制御回路１２からはコントロー
ルパネル１０の各操作子を所定の状態に設定する
ための直列データSSDが与えられるようになつて
おり、この直列データSSDは縦続接続された直列
入力並列出力型（これをSIPOで示す）シフトレ
ジスタ６２ａ乃至６２ｎによつて並列データに変
換されて各操作子ユニツト１０Ａ…，１０Ｂ…に
入力される。また、SIPOシフトレジスタ６２ａ
乃至６２ｎの出力を所定のタイミングで各操作子
ユニツト１０Ａ…，１０Ｂ…に取り込むためのロ
ード信号LAまたはLBが制御回路１２からコント
ロールパネル１０に与えられる。

第３図に示すようなＢ型操作子ユニツトにおい
ては、この操作子ユニツトに対応するSIPOシフ
トレジスタ（６２ａ乃至６２ｎのうちいずれか１
つ）から出力される並列コード信号はセレクタ１
７の「１」入力に与えられ、ロード信号LA（また
はLB）はセレクタ１７の制御入力及びオア回路
１９を介してレジスタ１８のロード制御入力(L)に
与えられる。従つて、ロード信号LA（またはLB）
が“１”のとき、この操作子ユニツトに対応する
SIPOシフトレジスタ（６２ａ乃至６２ｎのうち
１つ）から与えられるコード信号がセレクタ１７
の「１」入力を介してレジスタ１８に取り込まれ
る。また、第４図に示すようなＢ型操作子ユニツ
トにおいては、このユニツトに対応するSIPOシ
フトレジスタ（６２ａ乃至６２ｎのうちいずれか
１つ）から出力される並列コード信号はプログラ
マブルアツプダウンカウンタ４２のプリセツトデ
ータ入力PDIに与えられ、ロード信号LA（または
LB）は該カウンタ４２のプリセツト可能入力PE
に与えられる。従つて、ロード信号LA（または
LB）が“１”のとき、このユニツトに対応する
SIPOシフトレジスタ（６２ａ乃至６２ｎのうち
１つ）から与えられるコード信号がカウンタ４２
にプリセツトされる。

第５図に示すようなＡ型操作子ユニツトにおい
ては、このユニツトに対応するSIPOシフトレジ
スタ（６２ａ乃至６２ｎのうち１つ）の出力信号
はアンド回路６３に与えられると共にインバータ
６４で反転されてアンド回路６５に与えられる。
またロード信号LA（またはLB）はアンド回路６
３及び６５に与えられる。アンド回路６３の出力
はオア回路６０を介してフリツプフロツプ５７の
セツト入力（Ｓ）に与えられ、アンド回路６５の
出力はオア回路５９を介してリセツト入力（Ｒ）
に与えられる。従つて、ロード信号LA（または
LB）が“１”のとき、このユニツトに対応する
SIPOシフトレジスタ（６２ａ乃至６２ｎのうち
１つ）の出力信号が“１”ならばフリツプフロツ
プ５７は強制的にセツトされ、“０”ならば強制
的にリセツトされる。

第３図に示すようなＢ型操作子ユニツトにおい
てはレジスタ１８の出力が該ユニツトに対応する
PISOシフトレジスタ（６１ａ乃至６１ｎのうち
１つ）に入力される。また、第４図に示すような
Ｂ型操作子ユニツトにおいてはカウンタ４２の出
力が該ユニツトに対応するPISOシフトレジスタ
（６１ａ乃至６１ｎのうち１つ）に入力される。
第５図に示すようなＡ型操作子ユニツトにおいて
はフリツプフロツプ５７の出力が該ユニツトに対
応するPISOシフトレジスタ（６１ａ乃至６１ｎ
のうち１つ）に入力される。

Ａ型操作子ユニツトに対応するシフトレジスタ
６１ａ乃至６１ｎ，６２ａ乃至６２ｎは夫々１ス
テージしかシフトステージを持たず、Ｂ型操作子
ユニツトに対応するシフトレジスタ６１ａ乃至６
１ｎ，６２ａ乃至６２ｎは各ユニツトのレジスタ
１８あるいはカウンタ４２のビツト数と同数のス
テージ数をもつことはいうまでもない。この実施
例では、コントロールパネル１０における全操作
子の出力データの合計ビツト数は64ビツトであ
り、従つて、PISOシフトレジスタ６１ａ乃至６
１ｎ及びSIPOシフトレジスタ６２ａ乃至６２ｎ
の合計ステージ数は夫々64ステージである。各シ
フトレジスタ６１ａ乃至６１ｎ及び６２ａ乃至６
２ｎはシステムクロツクパルスφに従つてシフト
制御される。タイミング信号発生器６６はシステ
ムクロツクパルスφにもとづいて各種のタイミン
グ信号を発生するためのもので、そのうちのタイ
ミング信号SY６３はPISOシフトレジスタ６１ａ
乃至６１ｎへの並列データ取り込みタイミングを
制御する。このタイミング信号SY６３はシステ
ムクロツクパルスφの１周期分のパルス幅をも
ち、パルスφが64パルス発生する毎に１パルスの
割合で繰返し発生する。

各PISOシフトレジスタ６１ａ乃至６１ｎのロ
ード制御入力にはタイミング信号SY６３が与え
られており、この信号SY６３が“１”となつた
とき、コントロールパネル１０の各操作子ユニツ
トから出力されている各種楽音制御データが各レ
ジスタ６１ａ乃至６１ｎに並列的に取り込まれ
る。取り込まれたデータはシフトレジスタ６１ａ
乃至６１ｎ内を順次シフトされていき、最後のシ
フトレジスタ６１ｎの最後ステージから直列デー
タSDとして出力される。信号SY６３の発生時か
らクロツクパルスφの64パルス分の時間が経過す
ると、64ステージから成るPISOシフトレジスタ
６１ａ乃至６１ｎにおける全データの直列シフト
出力が完了する。このときタイミング信号SY６
３が再び発生し、各レジスタ６１ａ乃至６１ｎに
並列データが新たに取り込まれる。こうして、合
計64ビツトの各種楽音制御データが直列化されて
繰返し出力される。

直列化された楽音制御データSDは楽音発生部
１４に与えられると共に、制御回路１２内の
SIPOシフトレジスタ６７に入力される。この
SIPOシフトレジスタ６７はシステムクロツクパ
ルスφによつてシフト制御される64ステージ／１
ビツトのシフトレジスタであり、64ビツトの直列
楽音制御データSDを並列データに変換して各ス
テージから出力する。また、シフトレジスタ６７
の最終ステージの出力は排他オア回路６８に入力
される。この回路６８の他の入力には直列楽音制
御データSDが加えられており、両入力には64ビ
ツト分の時間遅れがある。従つて、64ビツトの楽
音制御データのうち同じデータ（ビツト）の現在
の状態（SD）とその直前の状態とが排他オア回
路６８で順次比較されることになる。両者が一致
するとき（つまりデータが変化していないとき）
排他オア回路６８の出力は“０”であり、不一致
のとき（つまりデータが変化したとき）“１”で
ある。この排他オア回路６８の出力はイベント信
号EVNTとして楽音発生部１４に与えられる。

SIPOシフトレジスタ６７から並列的に出力さ
れる64ビツトのデータはプリセツトRAM（ラン
ダムアクセスメモリの略、以下同じ）６９及びキ
ヤンセルRAM７０のデータ入力端子に夫々与え
られる。プリセツトRAM６９は１ワードが64ビ
ツトから成る楽音制御データを４ワード分記憶し
得る容量を有し、キヤンセルRAM７０は１ワー
ド分記憶し得る容量を有する。RAM６９におけ
る各ワードの記憶エリアはプリセツトパネル１１
の４つのプリセツトスイツチＰ１，Ｐ２，Ｐ３，
Ｐ４に夫々対応しており、これらのスイツチＰ１
乃至Ｐ４によつてアドレス指定される。演奏者の
好みに応じて自由に設定されたコントロールパネ
ル１０の各操作子の状態をRAM６９に書き込み
（プリセツトし）、かつ読み出すために、プリセツ
トスイツチＰ１乃至Ｐ４が設けられている。

プリセツトROM（リードオンリーメモリの略、
以下同じ）７１はコントロールパネル１０の各操
作子の状態を表わすデータを３ワード分予じめ記
憶したもので、プリセツトパネル１１の３つのプ
リセツトスイツチＰ５，Ｐ６，Ｐ７によつて各ワ
ードの記憶エリアがアドレス指定される。記憶回
路７２は磁気カードMCに記憶されているコント
ロールパネル１０の各操作子の状態を示す１ワー
ド分のデータを読み取つて記憶するための回路で
ある。

RAM６９，７０、ROM７１、及び記憶回路
７２のいずれかから読み出された１ワード分の楽
音制御データ（プリセツトデータ）はPISOシフ
トレジスタ７３に並列入力される。このシフトレ
ジスタ７３はシステムクロツクパルスφによつて
シフト制御される64ステージ／１ビツトのレジス
タであり、タイミング信号SY６３のパルス発生
タイミングで１ワード分（64ビツト）の並列デー
タを各ステージにロードする。シフトレジスタ７
３に取り込まれた１ワード分の楽音制御データ
（プリセツトデータ）はクロツクパルスφに従つ
て最終ステージから順次出力され、直列のプリセ
ツトデータSSDとしてSIPOシフトレジスタ６２
ａ乃至６２ｎの最初のステージに直列入力され
る。そして、前述の通り、ロード信号LA（または
LB）にもとづいて各操作子ユニツト１０Ａ…，
１０Ｂ…のレジスタ１８あるいはカウンタ４２あ
るいはフリツプフロツプ５７等に夫々記憶され
る。従つて、プリセツトモードが選択された場合
はそのプリセツトデータの状態が各操作子ユニツ
ト１０Ａ…，１０Ｂ…で夫々表示される。尚、後
述のように、ロード信号LA，LBはタイミング信
号SY６３に同期して発生される。従つて、前回
のタイミング信号SY６３の発生時にPISOシフト
レジスタ７３に取り込まれた64ビツトのデータが
そつくりそのままSIPOシフトレジスタ６２ａ乃
至６２ｎに転送されたとき信号LA，LBが発生
し、これらレジスタ６２ａ乃至６２ｎの内容が各
操作子ユニツト１０Ａ…，１０Ｂ…に取り込まれ
る。

プリセツトパネル１１におけるキヤンセルスイ
ツチCSW及びプリセツトスイツチＰ１乃至Ｐ７
の出力と、磁気カードMCが挿入されたときに発
生される磁気カード読み取り終了信号MCRとが
優先回路７４に入力されている。優先回路７４は
入力信号のうち“１”となつている信号を１つだ
け選択して出力するもので、複数の入力信号が
“１”のときは所定の優先順位に従つて１つの信
号“１”を選択する。変化検出回路７５は優先回
路７４の各出力信号が“０”から“１”または
“１”から“０”に変化したことを検出するため
のもので、変化を検出したときイベント信号Ｐ・
EVNTを出力する（“１”にする）。また、優先
回路７４を経由したキヤンセルスイツチCSWの
出力信号はRAM７０の読み出し可能端子（RE）
に与えられると共にキヤンセルリクエスト信号
CREQとしてオア回路７６に与えられる。優先回
路７４を経由したプリセツトスイツチＰ１乃至Ｐ
４の出力信号はRAM６９のアドレス入力及び読
み出し可能端子（ADRS・RE）に与えられると
共に、オア回路７７でまとめられてエニーRAM
リクエスト信号AREQとしてオア回路７６に与
えられる。優先回路７４を経由したプリセツトス
イツチＰ５乃至Ｐ７の出力信号はROM７１のア
ドレス入力及び読み出し可能端子（ADRS・RE）
に与えられると共に、オア回路７８でまとめられ
てエニーROMリクエスト信号OREQとしてオア
回路７６に与えられる。優先回路７４を経由した
磁気カード読み取り終了信号MCRは記憶回路７
２の読み出し可能端子（RE）に与えられると共
に磁気カードリクエスト信号MREQとしてオア
回路７６に与えられる。

プリセツトパネル１１に設けられたメモリスイ
ツチMSWはRAM６９に書込み命令を与えるた
めのものである。このスイツチMSWの出力信号
MEMはアンド回路７９に与えられる。アンド回
路７９の他の入力にはタイミング信号SY６３と
エニイRAMリクエスト信号AREQが加えられて
おり、その出力はRAM６９の書込み可能端子
（WE）に与えられる。RAM６９は書込み可能端
子（WE）に“１”が与えられたとき、アドレス
入力（ADRS）によつて指定されたエリアに
SIPOシフトレジスタ６７から出力された64ビツ
ト分のデータを書込む。信号SY６３のパルス発
生タイミングにおいては、該信号SY６３の前回
の発生タイミングにおいてコントロールパネル１
０からPISOシフトレジスタ６１ａ乃至６１ｎに
取り込まれた64ビツトのデータがすべてSIPOシ
フトレジスタ６７に転送されてきている。従つ
て、この信号SY６３のタイミングでRAM６９
の書込みを制御することにより、コントロールパ
ネル１０の全操作子の状態を示す64ビツトのデー
タをすべて書込むことができる。また、RAM６
９では、書込み可能端子（WE）に与えられる信
号が“０”のとき、アドレス入力及び読み出し可
能端子（ADRS・RE）に与えられる信号によつ
て指定されたエリアから１ワード（64ビツト）分
のデータを読み出す。

RAM６９に対する書込みは次のようにして行
なう。演奏者は、まず、コントロールパネル１０
の各操作子を所望の状態に手動設定する。すなわ
ち、第３図乃至第５図に示すような各操作子ユニ
ツト１０Ａ…，１０Ｂ…の押釦PB０，PB１…を
望み通りに押圧し、記憶回路（レジスタ１８、カ
ウンタ４２、フリツプフロツプ５７等）に所望の
状態を示すデータを夫々記憶させる。こうして手
動設定した各操作子の状態は各々に対応する発光
素子Ｌ０，Ｌ１…によつて可視表示され、演奏者
によつて確認される。各操作子の状態を示すデー
タは各ユニツト１０Ａ…，１０Ｂ…内の記憶回路
１８，４２，５７からPISOシフトレジスタ６１
ａ乃至６１ｎを介してSIPOシフトレジスタ６７
に絶えず送り込まれる。

コントロールパネル１０の全操作子を所望の状
態に設定し終えた後、RAM６９の所望のエリア
を指示するプリセツトスイツチ（Ｐ１乃至Ｐ４の
うち１つ）を押圧すると同時にメモリスイツチ
MSWを押圧する。すると、タイミング信号SY
６３のタイミングでアンド回路７９の条件が成立
し、押圧されたプリセツトスイツチＰ１乃至Ｐ４
に対応するRAM６９のエリアにレジスタ６７の
データすなわちコントロールパネル１０の設定状
態を示すデータが書き込まれる。

以上の操作を、コントロールパネル１０の設定
状態を変えて、各プリセツトスイツチＰ１乃至Ｐ
４につき、夫々行なう。こうして、RAM６９の
全エリアに演奏者の望みの楽音制御データの組合
せが４組（４ワード）記憶される。

RAM６９あるいはROM７１を読み出す場合
は、プリセツトスイツチＰ１乃至Ｐ７のいずれか
１つを単独で押圧する。これにより、RAM６９
あるいはROM７１の対応するエリアから64ビツ
ト分のデータが読み出され、タイミング信号SY
６３のタイミングでPISOシフトレジスタ７３に
ロードされる。

例えば、RAM６９を読み出すためのスイツチ
Ｐ１乃至Ｐ４が押圧されると、RAM６９からデ
ータが読み出されると共に、第６図に示すように
エニーRAMリクエスト信号AREQが“１”とな
る。また、イベント信号Ｐ・EVNTが第６図に
示すように発生する。このイベント信号Ｐ・
EVNTはアンド回路８０に与えられる。アンド
回路８０の他の入力には信号AREQの“１”が
オア回路７６を介して加えられる。従つて、アン
ド回路８０の出力信号Ｓ１はプリセツトスイツチ
Ｐ１乃至Ｐ４が新たに押圧されたとき、イベント
信号Ｐ・EVNTに対応して“１”となる。アン
ド回路８０の出力信号Ｓ１はＲ−Ｓフリツプフロ
ツプ８１のセツト入力（Ｓ）に加わる。このフリ
ツプフロツプ８１のリセツト入力（Ｒ）にはタイ
ミング信号SY６３が加わる。従つて、フリツプ
フロツプ８１の出力信号Ｑ１は第６図に示すよう
に信号Ｓ１の立下りから信号SY６３の立下りま
で“１”となる。アンド回路８２には信号Ｑ１と
SY６３とが入力されており、その出力信号Ｓ２
は第６図に示すように発生する。すなわち、プリ
セツトスイツチＰ１乃至Ｐ４が押圧されたときか
ら数えて最初のタイミング信号SY６３（第６図
参照）が発生するときに同期して信号Ｓ２が
“１”となる。丁度このとき、RAM６９から読
み出されたデータがPISOレジスタ７３にロード
される。

信号Ｓ２はセツト優先型のＲ−Ｓフリツプフロ
ツプ８３のセツト入力（Ｓ）に与えられる。この
フリツプフロツプ８３のリセツト入力（Ｒ）には
タイミング信号SY６３が加えられる。従つて、
このフリツプフロツプ８３の出力信号Ｑ２は第６
図に示すように信号Ｓ２の立下りから次の信号
SY６３の立下りまでの64タイムスロツト（１タ
イムスロツトはクロツクパルスφの１周期）の間
“１”となる。この出力信号Ｑ２とタイミング信
号SY６３がアンド回路８４に入力されており、
第６図に示すように該アンド回路８４からロード
信号LAが発生される。すなわち、RAM６９か
ら新たに読み出されたデータがPISOレジスタ７
３に取り込まれたときから64タイムスロツト分の
時間が経過したときロード信号LAが発生する。
従つて、スイツチＰ１乃至Ｐ４によつて選択され
た64ビツト分のプリセツトデータがSIPOレジス
タ６２ａ乃至６２ｎに確実に転送されたときロー
ド信号LAが発生し、夫々に対議する所定の操作
子ユニツト１０Ａ…，１０Ｂ…にこれらのデータ
が取り込まれる。尚、操作子ユニツト１０Ａ…，
１０Ｂにはロード信号LA及びLBのいずれか一方
が入力されるようになつているが、通常は信号
LBはLAと全く同一の信号であると考えてよい。
すなわち、信号LBを出力するアンド回路８５は、
通常はインバータ８６の出力信号“１”によつて
動作可能となつており、他の入力に加わる信号
LAに対応して信号LBが発生するようになつてい
る。信号LAとLBの違いについては後述する。

スイツチＰ５乃至Ｐ７あるいはCSW押圧操作
にもとづいてあるいは磁気カードMCの挿入にも
とづいてROM７１あるいはRAM７０あるいは
記憶回路７２を読み出す場合も上述と同様に、読
み出したデータがPISOレジスタ７３に取り込ま
れたときから64タイムスロツト後に１発のロード
信号LAが発生し、これらのデータが所定の各操
作子ユニツト１０Ａ…，１０Ｂ…に夫々取り込ま
れる。すなわち、前述と同様に、スイツチ出力あ
るいは信号MCRの変化時にイベント信号Ｐ・
EVNTが発生し、かつこれらのスイツチ出力あ
るいは信号MCRに対応してリクエスト信号
CREQ，OREQ，MREQが発生することにより
アンド回路８０の条件が成立し、これにもとづき
ロード信号LAが発生される。

尚、ROM７１に対応する３つのプリセツトス
イツチＰ５乃至Ｐ７のうち、Ｐ５及びＰ６は楽音
を望ましい状態で発生させるためのプリセツトデ
ータを夫々選択するものであるが、Ｐ７はコント
ロールパネル１０の状態を初期状態にリセツトす
るためのデータを選択するためのものである。す
なわち、このスイツチＰ７を押圧すると、各操作
子の設定レベルを０に、音量バランスを中点に、
各効果をオフ状態に、夫々設定するデータが
ROM７１から読み出され、これにもとづきコン
トロールパネル１０の各操作子が初期状態に設定
される。従つて各操作子の初期設定がワンタツチ
で行なえる。

キヤンセルRAM７０は、RAM６９，７０、
ROM７１、あるいは記憶回路７２から読み出さ
れたプリセツトデータをコントロールパネル１０
に書き込む直前に該コントロールパネル１０で設
定されていた状態を記憶するためのものである。
このRAM７０の書込み可能端子（WE）にはア
ンド回路８４から出力されたロード信号LAが与
えられる。このロード信号LAにもとづいてコン
トロールパネル１０にプリセツトデータを書き込
むとき、その直前までコントロールパネル１０で
設定されていた状態を示すデータはSIPOレジス
タ６７に記憶されている。従つて、ロード信号
LAが発生すると、その直前のコントロールパネ
ル１０の設定状態を示すデータがRAM７０に書
込まれる。

このキヤンセルRAM７０は、コントロールパ
ネル１０に記憶したプリセツトデータをキヤンセ
ルして、該パネル１０の状態を該プリセツトデー
タを記憶する直前の状態に戻すために利用され
る。例えば、演奏前にプリセツトRAM６９（あ
るいは磁気カードMC）に書き込むべきデータを
コントロールパネル１０において選択設定する場
合、あるいは演奏中にプリセツトモードから手動
モードに戻す場合にこのRAM７０が有効に利用
される。RAM６９に書き込むべきデータを形成
する（望みの音作り）のための典型的な手順を説
明すると次の通りである。

まずリセツト用のスイツチＰ７を押圧してコン
トロール１０の状態をリセツトする。次に、コン
トロールパネル１０の各操作子を望みの状態に
夫々手動設定する。手動によつて設定した各操作
子の状態を示すデータは直列データSDとして出
力され、SIPOレジスタ６７に入力される。手動
設定した状態はコントロールパネル１０の各発光
素子Ｌ０，Ｌ１…の点灯表示によつて目視確認で
きる。また、このデータSDは楽音発生部１４に
も与えられるので、適当な鍵を押圧して楽音を発
音させることにより、手動設定した楽音制御内容
を耳で確認することもできる。次に、ROM７１
に記憶されている固定のプリセツトデータあるい
はRAM６９に既に記憶されているプリセツトデ
ータと上記手動設定データとを比較するために、
所望のプリセツトスイツチＰ１乃至Ｐ６を押圧す
る。これにより、RAM６９あるいはROM７１
から１組のプリセツトデータが読み出されて
PISOレジスタ７３にロードされる。その64タイ
ムスロツト後にロード信号LAが発生され、PISO
レジスタ７３からSIPOレジスタ６２ａ乃至６２
ｎに移つたプリセツトデータがコントロールパネ
ル１０に書き込まれると同時に、SIPOレジスタ
６７の手動設定データがRAM７０に記憶され
る。プリセツトデータの内容はコントロールパネ
ル１０の点灯表示によつて目視確認できると共に
実際に楽音を発音させて耳で確認することもでき
る。こうして、先の手動設定内容とプリセツト内
容とを比較した後、キヤンセルスイツチCSWを
押圧する。そうすると、キヤンセルRAM７０か
ら先の手動設定内容が読み出されてPISOレジス
タ７３にロードされると共に、信号Ｐ・EVNT
とOREQにもとづいてロード信号LAが発生し、
PISOレジスタ７３からSIPOレジスタ６２ａ乃至
６２ｎに転送された先の手動設定データがコント
ロールパネル１０に記憶される。こうして、コン
トロールパネル１０のプリセツトデータがキヤン
セルされ、該パネル１０の状態はそのプリセツト
データを記憶する直前の手動設定状態に復帰す
る。演奏者は、先のプリセツト内容との比較にも
とづきコントロールパネル１０の手動設定内容を
適宜手直しする。こうして、コントロールパネル
１０における手動設定状態を最終的に確定した
ら、メモリスイツチMSWと所望のプリセツトス
イツチＰ１乃至Ｐ４を同時に押圧してその状態を
プリセツトRAM６９に記憶する。

また、演奏中にプリセツトモードによる演奏を
挿入する場合は、プリセツトスイツチＰ１乃至Ｐ
６等が操作される直前のコントロールパネル１０
の状態がRAM７０に記憶されるので、その後キ
ヤンセルスイツチCSWを押圧することによりプ
リセツトモードが挿入される直前の状態にコント
ロールパネル１０の状態を復帰させることがで
き、便利である。

プリセツトパネル１１に設けられた書込みスイ
ツチWSWは磁気カードMCにデータを書込むた
めのものである。記憶回路８７は、コントロール
パネル１０における設定状態を示す直列データ
SDを受入れ、それらをタイミング信号SY６３の
タイミングで並列データに変換して記憶するもの
である。この記憶回路８７のイネーブル入力(E)に
は書込みスイツチWSWの出力が与えられてい
る。８８は磁気カード挿入検知回路であり、磁気
カードMCが挿入されたときこれを検知してモー
タ回路８９を駆動し、カードMCをヘツドWH，
RHまで引き込みその後返却する。挿入検知回路
８８の出力は記憶回路８７の読み出し可能端子
（RE）及び記憶回路７２の書込み可能端子
（WE）にも与えられる。記憶回路８７は書込み
スイツチWSWの押圧後磁気カードMCが挿入さ
れたことを条件に記憶データ（すなわちコントロ
ールパネル１０の現在の設定状態を示すデータ）
を読み出して書込みヘツドWHに与える。こうし
て、磁気カードMCにコントロールパネル１０の
状態を書込む（プリセツトする）ことができる。

磁気カードMCの記憶内容をコントロールパネ
ル１０にセツトする場合は、該カードMCを単独
で挿入する。読み取りヘツドRHで読み取つた磁
気カードMCの記憶内容は記憶回路７２に記憶さ
れる。この読み取りが終了したとき記憶回路７２
から読み取り終了信号MCRが出力され、優先回
路７４を経由して該回路７２の読み出し可能端子
（RE）に与えられる。同時にイベント信号Ｐ・
EVNTとカードリクエスト信号MREQが発生し、
これにもとづきロード信号LAが発生する。従つ
て、記憶回路７２に記憶された磁気カードMCの
記憶データが該回路７２から読み出され、PISO
レジスタ７３、SIPOレジスタ６２ａ乃至６２ｎ
を介してコントロールパネル１０に記憶される。

プリセツトパネル１１に設けられた禁止スイツ
チDSWは、RAM６９，７０、ROM７１あるい
は記憶回路７２から読み出されたプリセツトデー
タをコントロールパネル１０に書込む場合に、予
じめ定めた一部の操作子ユニツトにおいてデータ
の変更を禁止するためのスイツチである。このス
イツチDSWの出力は1/2分周動作を行なうＴフリ
ツプフロツプ９０に入力される。このフリツプフ
ロツプ９０の状態はスイツチDSWが押圧される
毎に“１”または“０”に反転する。この出力が
発光素子Ｌ１７に与えられると共にインバータ８
６で反転されてアンド回路８５に入力される。通
常はＴフリツプフロツプ９０の出力を“０”に設
定しておく。その場合、インバータ８６の出力は
“１”であり、アンド回路８５が動作可能となる。
従つて、ロード信号LBはLAと同様に発生し、ロ
ード信号LAの発生時にコントロールパネル１０
の全操作子ユニツトの内容がプリセツトデータに
よつて書替えられる。このとき、禁止スイツチ
DSWに付属する発光素子Ｌ１７は消灯しており、
一部データの書替えが禁止されていないことを示
す。

一部データの書替えを禁止する場合は、発光素
子Ｌ１７の消灯時に禁止スイツチDSWを押圧す
る。するとＴフリツプフロツプ９０が“１”に変
わり、発光素子Ｌ１７が点灯すると共にインバー
タ８６の出力が“０”となり、アンド回路８５が
動作不能となる。この状態では、ロード信号LA
が発生しても（“１”となつても）、ロード信号
LBは発生せず、常に“０”となつている。従つ
て、RAM６９，７０、ROM７１あるいは記憶
回路７２から読み出したプリセツトデータをロー
ド信号LAの発生タイミングでコントロールパネ
ル１０に書込む場合、このロード信号LAの代わ
りにロード信号LBが与えられている操作子ユニ
ツトにはプリセツトデータが書込まれず、これら
の一部操作子ユニツトではそれまでの設定状態を
保持し続ける。書替え禁止状態を解除するには、
発光素子Ｌ１７が点灯しているとき禁止スイツチ
DSWを押圧すればよい。

禁止スイツチDSWによる書替え禁止制御の対
象となる楽音制御フアクターは、適宜に選定して
よいが、例えば、自動リズム部（リズム種類及び
テンポ等）のように一連の楽曲において一般にそ
の内容が変化しないものなどが適している。この
ような書替え禁止制御によつて、所望のプリセツ
トデータの手動設定操作時あるいは演奏時におけ
る操作が楽になると共に、プリセツトデータのバ
リエーシヨンを容易に作成することができるよう
になり、事実上、プリセツトデータの種類を豊富
にすることができる。

以上のように、コントロールパネル１０の各操
作子の設定状態を表示する発表素子Ｌ０，Ｌ１…
は各操作子ユニツト内の記憶回路（レジスタ１
８、カウンタ４２、フリツプフロツプ５７等）の
出力にもとづいて点灯されるようになつており、
かつこれらの記憶回路には手動設定されたデータ
及びプリセツトデータが記憶されるようになつて
いるため、各プリセツトデータの内容を各々に対
応する操作子ユニツトにて可視表示することがで
き、プリセツト内容の確認が容易に行なえるよう
になる。

各操作子ユニツト内の記憶回路１８，４２，５
７に記憶されたプリセツトによるあるいは手動設
定による各種楽音制御データは、前述の通り、直
列データSDに変換されて楽音発生部１４に与え
られる。楽音発生部１４には、排他オア回路６８
から出力されるイベント信号EVNT及びタイミ
ング信号SY６３更にはタイミング信号発生器６
６から出力される適宜のタイミング信号SYM等
も与えられる。

第７図に示す楽音発生部１４において、直列化
された64ビツトの楽音制御データSDは64ステー
ジ／１ビツトのSIPOシフトレジスタ９１に入力
される。SIPOシフトレジスタ９１の全ステージ
の出力がレジスタ９２に並列に入力される。一
方、イベント信号EVNTはＲ−Ｓフリツプフロ
ツプ９３のセツト入力（Ｓ）に与えられる。タイ
ミング信号SY６３は該フリツプフロツプ９３及
びフリツプフロツプ９５のリセツト入力（Ｒ）に
与えられると共にアンド回路９４及び９６に夫々
入力される。これらのフリツプフロツプ９３，９
５及びアンド回路９４，９６は第２図のフリツプ
フロツプ８１，８３及びアンド回路８２，８４と
同様に接続されており、同様に動作する。直列デ
ータSDのうちいずれかのビツトが変化したとき
そのタイムスロツトに対応してイベント信号
EVNTが“１”となり、フリツプフロツプ９３
がセツトされる。その次に到来するタイミング信
号SY６３のタイミングでフリツプフロツプ９５
がセツトされ、更にその次の信号SY６３のタイ
ミングでアンド回路９６の出力が“１”となる。
このアンド回路９６の出力はレジスタ９２のロー
ド制御入力(L)に与えられる。従つて、プリセツト
データの取り込みあるいは手動による設定内容の
変更によつてコントロールパネル１０の記憶回路
１８，４２，５７における記憶状態が変化したと
き、その変化後の新しい状態を示すデータが
SIPOレジスタ９１からレジスタ９２に記憶され
る。

レジスタ９２に記憶された64ビツトの楽音制御
データのうち一部分が補間回路９７Ａ，９７Ｂ，
…９７Ｎを介して楽音発生回路９８に与えられ、
残りの部分が楽音発生回路９８に直接入力され
る。補間回路９７Ａ乃至９７Ｎは音量レベル等複
数段階のレベル設定が可能な各種データに対応し
て夫々設けられている。例えば、フルート16フイ
ート系（Ｆ１６′）あるいはフルート８フイート
系（Ｆ８′）等各音色毎の音量レベル設定データ
あるいは音量バランス設定データ等に夫々対応し
て補間回路９７Ａ乃至９７Ｎが設けられる。この
補間回路９７Ａ乃至９７Ｎは音色・音量レベルの
設定内容が変更されたとき変更前のレベルと変更
後のレベルとの間を滑らかに補間して設定レベル
の急激な変化をやわらげ、クリツク音等の不都合
を解消するためのものである。

第８図は補間回路９７Ａ乃至９７Ｎの一例とし
て、変更前のレベルと変更後のレベルとの間を対
数的に補間するようにした例を示すものである。
出力レジスタ９９には最終的に楽音発生回路９８
に与えられるレベルデータ（現在のレベルデー
タ）Ｘ１が記憶されている。レジスタ９２（第７
図）から変更後の新たなレベルデータＸ２が初め
て与えられたときこの出力レジスタ９９のレベル
データＸ１は変更前のレベルを示している。引算
器１００では「Ｘ２−Ｘ１」の引算を実行し、シ
フト回路１０１ではこの差「Ｘ２−Ｘ１」をシフ
トして「X2−X1／2ⁿ」なる微小値に縮小する。加算器１０２はレジスタ９９に記憶されているレベ
ルデータＸ２にシフト回路１０１から出力される
微小値を加算するもので、この加算結果がシステ
ムクロツクパルスφのタイミングでレジスタ９９
に取り込まれる。第９図に示すように、レベルデ
ータが変更された直後は、データＸ１とＸ２の差
が最大であり、シフト回路１０１から加算器１０
２に与えられる微小値は比較的大きな値である。
クロツクパルスφのタイミングでデータＸ１の値
が変化し、シフト回路１０１から与えられた微小
値の分だけＸ２に近づく。Ｘ１とＸ２の差が縮ま
るにつれてシフト回路１０１から加算器１０２に
与えられる微小値は徐々に小さな値となり、Ｘ１
の変化率が落ちる。こうして、レジスタ９９から
出力されるレベルデータＸ１は、変更前のレベル
データと変更後のレベルデータＸ２との間を対数
的に補間するように変化する。最終的にＸ１がＸ
２に等しくなると、引算器１００の出力及びシフ
ト回路１０１の出力は「０」となり、Ｘ２に等し
いレベルデータＸ１が加算器１０２及びレジスタ
９９を循環して記憶保持される。尚、Ｘ２＜Ｘ１
のときは引算器１００の出力は負の値となり、加
算器１０２では事実上の減算が行なわれることは
いうまでもない。

第１０図は補間回路９７Ａ乃至９７Ｎの別の例
として、変更前のレベルと変更後のレベルとの間
を直線的に補間するようにした例を示すものであ
る。楽音発生回路９８にはアツプダウンカウンタ
１０３から出力されるレベルデータＸ１が与えら
れる。比較器１０４はレジスタ９２（第７図）か
ら与えられるレベルデータＸ２とレベルデータＸ
１とを比較し、Ｘ２＜Ｘ１のときすなわちレベル
小の方向に変更されたときアンド回路１０５に
“１”を与え、Ｘ２＞Ｘ１のときすなわちレベル
大の方向に変更されたときアンド回路１０６に
“１”を与える。アンド回路１０５が比較器１０
４から与えられる信号“１”により動作可能とな
ると、低周波クロツクパルスLFOがカウンタ１
０３のダウンカウント入力(D)に与えられ、データ
Ｘ１はＸ２に向つて一定レートで徐々に減少して
いく。また、アンド回路１０６が比較器１０４か
ら与えられる信号“１”により動作可能となる
と、低周波クロツクパルスLFOがアツプカウン
ト入力（Ｕ）に与えられ、データＸ１はＸ２に向
つて一定レートで徐々に増大する。こうしてＸ１
がＸ２に等しくなると、アンド回路１０５及び１
０６は動作不能となり、カウンタ１０３はカウン
ト動作を停止して、Ｘ１＝Ｘ２の状態を保持す
る。第１１図はＸ２＞Ｘ１のときの直線補間例を
示したものである。

尚、補間回路９７Ａ乃至９７Ｎは上記例に限ら
ず適宜の構成を用いてよい。例えば所定の補間関
数を記憶したROM等を設けてこの関数に従つて
補間を行なうようにしてもよい。

楽音発生回路９８は、キースイツチ回路１３
（第１図）から与えられる押圧鍵の情報にもとづ
いて決定される音高の楽音信号を、レジスタ９２
及び補間回路９７Ａ乃至９７Ｎから与えられる楽
音制御データに応じた音高、音色、音量等の制御
を施した状態で、出力する。この楽音発生回路９
８における楽音発生方式は如何なる方式を用いて
もよい。また、自動リズム演奏回路等適宜の効果
回路が楽音発生回路９８に含まれることはいうま
でもない。

楽音発生回路９８に与えられる音量レベルデー
タは補間回路９７Ａ乃至９７Ｎを経由したもので
あるので、コントロールパネル１０におけるレベ
ル設定状態が急激に変化した場合でも、実際の音
量レベルはそれに急追することなく滑らかに変化
する。尚、補間回路９７Ａ乃至９７Ｎを経由させ
るレベルデータの種類は音量レベルに限らず、急
激な変化が好ましくないと思われるものを適宜経
由させるようにするとよい。

楽音発生回路９８がデイジタルの楽音信号を発
生するものである場合は、その出力信号をデイジ
タル−アナログ変換器（DAC）１０７に加えて
アナログの楽音信号に変換する。このアナログ楽
音信号はミユーテイング回路１０８を経由してサ
ウンドシステム１５（第１図）に至る。

ミユーテイング回路１０８は、補間回路９７Ａ
乃至９７Ｎと同様の目的で設けられたもので、コ
ントロールパネル１０の各操作子のうちその設定
レベルが急激に変化したとき楽音に好ましくない
影響を与えるものに関して、その設定レベルが変
更されたとき楽音の音量レベルを一時的に弱める
ためのものである。第２図の排他オア回路６８か
ら出力されるイベント信号EVNTとタイミング
信号発生器６６から出力されるミユートタイミン
グ信号SYMがアンド回路１０９に与えられてお
り、このアンド回路１０９の出力信号が“１”と
なつたときミユーテイング回路１０８がミユーテ
イング動作を開始する。

ミユートタイミング信号SYMは、直列化され
た楽音制御データSDにおける64ビツト分のタイ
ムスロツトのうち、その設定状態が急激に変化し
たとき楽音に好ましくない影響を与えるおそれの
ある操作子（例えば各種音色の音量レベルを設定
するための操作子あるいは音量バランスを設定す
るための操作子など）の設定データが割当てられ
るタイムスロツトに同期して発生する（“１”と
なる）ものである。また、イベント信号EVNT
は前述の通り、64ビツトのデータSDのうちその
値が変化したビツトのタイムスロツトに同期して
発生するものである。従つて、その設定状態が急
激に変化したとき楽音に好ましくない影響を与え
るおそれのある操作子の設定状態が少しでも変化
すると、アンド回路１０９の条件が成立し、ミユ
ーテイング回路１０８のミユーテイング動作が実
行される。

第１２図はミユーテイング回路１０８の一例を
示すもので、アンド回路１０９の出力信号はタイ
マ１１０のリセツト・スタート入力に与えられ
る。上述のようにアンド回路１０９の条件が成立
してその出力が“１”となつたとき、タイマ１１
０が初期状態にリセツトされると共にその計時動
作を開始する。タイマ１１０は計時動作開始時点
から一定時間の間信号“１”を出力する。コンデ
ンサ１１１は常時は充電されており、タイマ１１
０の出力信号“１”によつてFETゲート１１２
が導通したとき抵抗１１３を介してその電荷が放
電される。タイマ１１０の出力信号が“０”に復
帰すると、FETゲート１１２が閉じ、抵抗１１
４を介してコンデンサ１１１が充電される。デイ
ジタル−アナログ変換器１０７から与えられるア
ナログ楽音信号は、FETゲート１１５を介して
サウンドシステム１５に与えられる。このFET
ゲート１１５はコンデンサ１１１の端子電圧に応
じて制御される。従つて、設定状態の急激な変化
が楽音に好ましくない影響を与えるおそれのある
操作子の設定状態が変化したとき、楽音信号はタ
イマ１１０による一定時間の間コンデンサ１１１
の放電波形に従つて滑らかに消音されると共にそ
の後該コンデンサ１１１の充電波形に従つて滑ら
かに増音される。

補間回路９７Ａ乃至９７Ｎが設けられていない
とすると、操作子の設定レベルが急激に変化した
ときクリツク等の悪影響を伴なう楽音信号が楽音
発生回路９８から出力されるが、その間はタイマ
１１０の動作にもとづき該楽音信号がミユーテイ
ング回路１０８において消音または弱音化される
ので、クリツク等の悪影響を伴なう楽音は発音さ
れない。尚、補間回路９７Ａ乃至９７Ｎとミユー
テイング回路１０８は同様の目的を達成するもの
であるため、どちらか一方だけを設けるようにし
てもよい。

尚、補間回路９７Ａ乃至９７Ｎ及びミユーテイ
ング回路１０８の制御対象となる楽音制御データ
は、複数段階のレベル設定が可能なものに限ら
ず、オン・オフの２値選択型のものでもよい。例
えば或る音色をオンまたはオフしたときにクリツ
ク音が出るおそれがある場合などにこれを防止す
ることができる。また、ミユーテイング回路１０
８はプリセツトパネル１１のスイツチが操作され
たときに動作させるようにしてもよい。

尚、複数の系列で楽音を発生する場合は、各系
列毎にミユーテイング回路１０８を設け、設定状
態が変更された操作子に対応する系列のミユーテ
イング回路のみを動作させるようにしてもよい。

以上の実施例において制御回路１２はハードワ
イアードロジツクによつて構成されているが、マ
イクロコンピユータを用いて構成することもでき
るのは勿論である。その一例を第１３図に示す。

第１３図において、符号１０乃至１５は第１図
に示した同一符号の回路装置と同じものを示す。
また、プリセツトデータROM１１６及びRAM
１１７も第２図のROM７１及びRAM６９と同
じ機能を果すもので、磁気カード書込み及び読み
取り部１１８は第２図のヘツドWH，RH、回路
８８，８９の部分に対応する。１１９はCPU（中
央処理部）、１２０はプログラムROM、１２１
はワーキングRAMである。第２図のキヤンセル
RAM７０に相当するものはプリセツトデータ
RAM１１７あるいはワーキングRAM１２１の
一部を用いればよい。１２２乃至１２５はインタ
ーフエイス部である。各装置間のデータは共通バ
ス１２６を介して授受される。

以上の構成から成るマイクロコンピユータ式電
子楽器を用いて、第１図乃至第１２図を参照して
説明したものと同様の制御を行なうことができ
る。すなわち、第１図乃至第１２図を参照して説
明したものと同じ内容の処理を実行させるプログ
ラムをプログラムROM１２０に記憶し、これを
CPU１１９による制御の下で実行させればよい
のである。そのプログラムの概略手順を第１４図
を参照して説明すると、まず、ステツプ１２７で
は磁気カードMCが挿入されたか否かを判断し、
YESの場合はステツプ１２８を実行する。ステ
ツプ１２８ではプリセツトパネル１１の書込みス
イツチWSWが押圧されたか否かを判断する。
YESのときはステツプ１２９に進み、コントロ
ールパネル１０の状態を磁気カードMCに書込
む。NOのときはステツプ１３０に進み、磁気カ
ードMCの記憶データを読み取つてワーキング
RAM（Ｗ・RAM）１２１に一時記憶する。次に
ルーチン１３１に移り、ステツプ１３２乃至１３
５を実行する。

ステツプ１３２ではコントロールパネル１０の
状態をプリセツトデータRAM１１７におけるキ
ヤンセルRAM部（Ｃ・RAM）に書込む。ステ
ツプ１３３ではプリセツトパネル１１の禁止スイ
ツチDSWによつて反転制御されるレジスタDRが
セツト状態であるか否かを判断する。NOのとき
ステツプ１３４へ、YESのとき１３５へ進む。
ステツプ１３４では、ルーチン１３１の直前のス
テツプ１３０（あるいは１３６，１３７，１３
８）でワーキングRAM１２１に一時記憶した64
ビツトのプリセツトデータをすべてコントロール
パネル１０に書込む。ステツプ１３５ではワーキ
ングRAM１２１に一時記憶した64ビツトのプリ
セツトデータのうち所定部分をコントロールパネ
ル１０に書込む。

ステツプ１２７がNOのときはステツプ１３９
に進み、RAM用のプリセツトスイツチＰ１乃至
Ｐ４が押圧されたか否かを検出する。YESであ
ればステツプ１４０に進み、同時にメモリスイツ
チMSWが押圧されたか否かを検出する。ここも
YESならばステツプ１４１に進み、コントロー
ルパネル１０の状態をプリセツトデータRAM１
１７におけるスイツチＰ１乃至Ｐ４によつて選択
されたRAM部に書き込む。ステツプ１４０が
NOのときはステツプ１３６に進み、スイツチＰ
１乃至Ｐ４によつて選択されたRAM１１７の記
憶データを読み出してワーキングRAM１２１に
一時記憶し、その後ルーチン１３１を実行する。

ステツプ１３９がNOのときはステツプ１４２
に進み、ROM用のプリセツトスイツチＰ５乃至
Ｐ７が押圧されたか否かを調べる。YESのとき
はステツプ１３７に進み、NOのときはステツプ
１４３に進む。ステツプ１３７ではスイツチＰ５
乃至Ｐ７によつて選択されたプリセツトデータ
ROM１１６を読み出して、その内容をワーキン
グRAM１２１に一時記憶し、その後ルーチン１
３１を実行する。

ステツプ１４３ではキヤンセルスイツチCSW
が押圧されたか否かを調べ、YESのときはステ
ツプ１３８に進み、キヤンセルRAM部（Ｃ・
RAM）の内容を読み出してワーキングRAM１
２１に一時記憶し、その後ルーチン１３１を実行
する。

ステツプ１４３がNOのときはステツプ１４４
に進み、禁止スイツチDSWが押圧されたか否か
を調べる。YESのときはステツプ１４５に進み、
レジスタDRの状態を反転する。つまり、DRが
セツト状態のときはリセツトし、リセツト状態の
ときはセツトする。

尚、上記各実施例におけるプリセツトデータ記
憶用の書込み及び読み出し可能な記憶装置
（RAM６９，７０，１１７等）は、適宜の手段
を講ずることにより不揮発性とすることができる
のは勿論である。例えば、バツテリーバツクアツ
プ型とする。あるいは既に市販されている各種の
不揮発型RAM素子を用いる、等により電源オフ
時にもプリセツトデータを記憶保持することがで
きる。

以上説明したようにこの考案によれば、ミユー
テイングを必要とする特定種類の楽音制御データ
の設定値が変更された場合、このデータによつて
制御された楽音の音量を一時的に減衰させるよう
にしたので、この楽音中に含まれるクリツク等の
不快な雑音を打消すことができるという優れた効
果を奏すると共に、ミユーテイングを必要としな
い種類の楽音制御データ（そのデータ変更時にお
いて楽音の音色、音量等の変化があまり不自然で
ない種類の楽音制御データ）が変更された場合
は、ミユーテイングを行わず、ミユーテイングに
よる不自然な音のとぎれを防ぐことができるとい
う効果も奏する。

【図面の簡単な説明】

第１図はこの考案を実施した電子楽器の全体構
成を略示するブロツク図、第２図は第１図のプリ
セツトパネル及び制御回路の詳細例を示すブロツ
ク図、第３図は第１図及び第２図に示されたコン
トロールパネルにおけるＢ型操作子ユニツトの一
例を示す回路図、第４図は同じくＢ型操作子ユニ
ツトの別の例を示す回路図、第５図は同じくコン
トロールパネルにおけるＡ型操作子ユニツトの別
の例を示す回路図、第６図は第２図におけるコン
トロールパネルに対してロード信号を与えるため
の回路部分の動作例を示すタイミングチヤート、
第７図はこの考案の一実施例を示す図であつて、
第１図の楽音発生部の内部を示すブロツク図、第
８図は第７図の補間回路の一例を示すブロツク
図、第９図は第８図の補間動作を例示するグラ
フ、第１０図は第７図の補間回路の別の例を示す
ブロツク図、第１１図は第１０図の補間動作を例
示するグラフ、第１２図は第７図のミユーテイン
グ回路の一例を示す回路図、第１３図はこの考案
を実施した別の電子楽器の全体構成を略示するブ
ロツク図、第１４図は第１３図のマイクロコンピ
ユータ部分によつて実行される処理の一例を略示
するフローチヤート、である。１０……コントロールパネル、１０Ａ……Ａ型
操作子ユニツト、１０Ｂ……Ｂ型操作子ユニツ
ト、１１……プリセツトパネル、１２……制御回
路、１４……楽音発生部、６８……楽音制御デー
タの変更を検出する排他オア回路、９８……楽音
発生回路、１０８……ミユーテイング回路、１０
９……変更された楽音制御データが特定のデータ
であるか否かを検出するアンド回路、１１０……
楽音制御データの変更検出にもとづいて一定時間
動作するタイマ、１１１，１１２，１１３，１１
４……滑らかに減衰しその後滑らかに立上る制御
信号を発生するための回路、１１５……音量制御
用のFETゲート。

Claims

【実用新案登録請求の範囲】１楽音を制御するための複数種類の楽音制御デ
ータに関して、これらのデータの値を選択又は
設定する制御データ設定手段と、この制御データ設定手段から与えられる楽音
制御データに応じて制御された楽音を発生する
楽音発生回路と、前記制御データ設定手段から与えられる楽音
制御データの各種類に対応して、ミユーテイン
グを必要とするか否かを示す信号を発生する信
号発生手段と、前記制御データ設定手段から与えられる楽音
制御データが変更されたことを検出する検出手
段と、この検出手段の出力と前記信号発生手段から
発生される信号とに基づき、各楽音制御データ
のうちミユーテイングを必要とする種類の楽音
制御データが変更されたときミユーテイング指
示信号を出力する制御手段と、このミユーテイング指示信号に応じて前記楽
音発生回路で発生する楽音の音量を一時的に減
衰させるミユーテイング手段とを具えることを特徴とする電子楽器の楽音制御
装置。２前記ミユーテイング手段は、前記ミユーテイ
ング指示信号に応じて滑らかに減衰し一定時間
後に滑らかに立上る制御信号を発生する回路
と、この制御信号に応じて楽音の音量を制御す
る回路とを含むものである実用新案登録請求の
範囲第１項記載の電子楽器の楽音制御装置。