JPH052394A - 電子楽器のプリセツト制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 プリセットデータの部分的変更を容易に行な
えるようにし、プリセットデータのバリエーションを豊
富にする。 【構成】 楽音選択設定用の手動操作子の各々に対応し
てデータ保持手段を設け、その選択設定データを夫々保
持できるようにする。また、所望のプリセットデータの
選択がなされたとき、そのプリセットデータによってデ
ータ保持手段の保持内容を更新するようにする。スイッ
チ操作により一部禁止を指示したとき、該プリセットデ
ータのうち所定の一部について前記データ保持手段の保
持内容が更新されることを禁止し、禁止された一部のデ
ータに対応するデータが該プリセット選択前の状態で該
データ保持手段に残されるようにする。所望のプリセッ
ト選択の後に、一部禁止制御を行なって別の所望のプリ
セット選択を行なえば、プリセットデータ同士の組合せ
によるプリセットデータの一部の即座の代替が可能にな
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、プリセットデータに
よって楽音を制御する場合、プリセットデータの部分的
変更を容易に行なえるようにした電子楽器のプリセット
制御装置に関する。

【０００２】

【従来の技術】電子楽器においては各種音色、音量、効
果等を選択設定するための操作子が複数設けられてお
り、各操作子の状態を適宜選択設定することにより所望
の楽音制御が行なわれる。また、演奏中に操作子操作を
行なうのは面倒である等の理由により、各操作子に対応
する楽音制御データの状態をプリセットしておき、これ
らのプリセットデータをスイッチ操作に応じて一括して
読み出して楽音制御に利用するようにしたプリセット装
置も従来から存在する。このようなプリセット装置にお
いては、スイッチ操作によって１組のプリセットデータ
を選択するとそのすべてが楽音制御に利用されるように
なっている。そのため、プリセットデータを部分的に利
用することができず、演奏性能に限界があった。例え
ば、演奏途中で操作子による楽音制御からプリセット装
置による楽音制御に切換える場合、楽音制御データのう
ち一部は操作子による設定状態のままに保持しておき、
その残りだけをプリセットデータによって置き換えたい
ことが応々にしてある。演奏途中に変更したくない楽音
制御ファクタとしては、例えば、自動リズムセクション
（リズム種類やテンポ等）のように曲の途中で一般にそ
の内容が変化しないことが多いものなどである。しかし
ながら、上述のようなプリセット装置はそのような演奏
者の要求を満たすことができなかったため、演奏者はや
むを得ず操作子を手動操作しなければならず、操作が面
倒であった。

【０００３】一方、特開昭５５−７７７９４号公報にお
いては、プリセット選択時において、一部のデータに関
して、操作子出力とプリセット記憶回路出力の選択を行
なうことにより、プリセットデータの一部を手動操作子
の設定データによって代替できるようにしたことが示さ
れている。すなわち、記憶回路に複数組のプリセットデ
ータを記憶し、これをプリセットスイッチの選択に応じ
て読み出すようにしており、１組のプリセットデータに
おける各データに対応するデータは可変抵抗器からなる
操作子によって手動設定することが可能である。プリセ
ット選択を行なった場合、通常は、可変抵抗器からなる
操作子による設定データは全て禁止され、記憶回路から
読み出したプリセットデータが楽音制御のために供給さ
れる。一方、上記操作子をいくつかのグループに分け、
そのグループに対応して選択指令スイッチが設けられて
おり、選択指令スイッチのいずれかが操作されると、そ
れに対応する所定のグループに関して上記操作子による
設定データの出力禁止が解除され、その部分のプリセッ
トデータに代替して操作子設定データが出力されるよう
になっている。

【０００４】

【発明が解決しようとする課題】しかし、上記従来技術
においては、プリセットデータの一部が手動操作子の設
定データによって代替されるだけであったため、手動操
作子の設定を適切に行なわなければならず、面倒な面が
あった。この発明は上述の点に鑑みてなされたもので、
プリセットデータの部分的変更が容易に行なえるように
した電子楽器のプリセット制御装置を提供しようとする
ものである。

【０００５】

【課題を解決するための手段】この発明に係る電子楽器
のプリセット制御装置は、楽音を制御するための各種デ
ータを選択設定するための複数の操作子と、各操作子に
対応して設けられ、該操作子の操作に応じてそのデータ
保持内容が更新され、これにより該操作子の操作に応じ
た選択設定データを保持することが可能なデータ保持手
段と、楽音を制御するための各種データに関するプリセ
ットデータを複数組記憶したプリセットデータ記憶手段
と、前記プリセットデータ記憶手段から所望のプリセッ
トデータを選択して読み出すプリセット選択手段と、前
記プリセットデータの一部を禁止することを指示するた
めに選択的に操作される禁止スイッチ手段と、前記プリ
セット選択手段による選択に応じて前記プリセットデー
タ記憶手段から読み出されたプリセットデータにより前
記データ保持手段のデータ保持内容を更新するものであ
り、その際、前記禁止スイッチ手段により一部禁止が指
示されていれば、前記プリセットデータ記憶手段から読
み出されたプリセットデータのうち所定の一部について
前記データ保持手段のデータ保持内容が更新されること
を禁止し、その結果、禁止された一部のデータに対応す
るデータが該プリセット選択前の状態で該データ保持手
段に残されるようにする制御手段と、前記データ保持手
段の保持データを楽音制御用データとして供給する供給
手段とを具えたものである。

【０００６】

【作用】楽音制御用各種データを選択設定するための複
数の操作子の各々に対応してデータ保持手段が設けられ
ており、該各操作子の操作に応じた選択設定データを該
データ保持手段にて夫々保持することができる。一方、
プリセット選択手段によって所望のプリセットデータの
選択がなされると、プリセットデータ記憶手段から該選
択されたプリセットデータが読み出され、制御手段の制
御により前記データ保持手段のデータ保持内容が該プリ
セットデータによって更新される。その際、上記制御手
段は、禁止スイッチ手段により一部禁止が指示されてい
れば、該プリセットデータのうち所定の一部について前
記データ保持手段のデータ保持内容が更新されることを
禁止し、その結果、禁止された一部のデータに対応する
データが該プリセット選択前の状態で該データ保持手段
に残されるようにする。このデータ保持手段に保持され
たデータが楽音制御用データとして供給される。

【０００７】従って、禁止スイッチ手段により一部禁止
を指示した場合、プリセットデータ選択がなされたと
き、プリセットデータのうち所定の一部を利用禁止する
ことができる。データ保持手段では、禁止されたデータ
に対応するデータとして該プリセット選択前の状態のデ
ータが残されるので、この残されたデータによって、禁
止されたデータの代替がなされる。従って、該所定の一
部については、前記操作子によって選択設定してデータ
保持手段に保持していたデータを、プリセットデータに
代替させることができる。これにより、該プリセットデ
ータの所定の一部が操作子によるそのときの選択設定デ
ータによって即座に代替されるので、手動操作子の所望
の設定データによってプリセットデータの一部を変更す
ることができる。

【０００８】特に、この発明によれば、上記データ保持
手段は、上記操作子の操作のみならず、プリセット選択
操作に応じても更新されるので、例えば、一部禁止制御
を行なわずに所望のプリセット選択を行なった後に、一
部禁止制御を行なって別の所望のプリセット選択を行な
えば、後のプリセットデータの一部を前のプリセットデ
ータの一部によって代替することができ、プリセットデ
ータ同士の組合せによるプリセットデータの一部の即座
の代替が可能になる、という特徴を有する。このように
プリセットデータ同士の部分的入替が可能であることに
より、プリセットデータのバリエーションを拡張するこ
とができ、かつその際のデータ作成処理も、プリセット
データ同士の部分的入替であるために、手動操作子で設
定操作を行なうものに比べて数段容易な操作で行なうこ
とができ、しかも、再現性に富んでいる、という優れた
効果を奏する。

【０００９】以下添付図面を参照してこの発明の一実施
例を詳細に説明しよう。図１において、コントロールパ
ネル１０は音色、音量、効果等を選択設定するための各
種の楽音制御用操作子を含む部分である。プリセットパ
ネル１１はコントロールパネル１０の各操作子の状態を
予じめ設定した状態に自動的に設定するためのスイッチ
を含む部分である。制御回路１２はコントロールパネル
１０における各操作子の選択設定状態の読み出し及びプ
リセットパネル１１を使用したプリセット動作（プリセ
ットデータの書込み及び読み出し）を制御するものであ
る。キースイッチ回路１３は鍵盤の各鍵に対応するキー
スイッチを含み、押圧鍵を表わす情報を楽音発生部１４
に与える。複音楽器の場合、楽音発生部１４は同時最大
発音数に相当するチャンネルを有し、押圧鍵をいずれか
のチャンネルに割当てて発音させる。楽音発生部１４は
押圧鍵に対応する音高の楽音信号を制御回路１２から与
えられる楽音制御信号に応じた音色、音量、効果等を付
与して発生する。楽音発生部１４から出力された楽音信
号はサウンドシステム１５に与えられる。

【００１０】図２には制御回路１２とプリセットパネル
１１の詳細例が示されており、コントロールパネル１０
における各操作子ユニット１０Ａ……，１０Ｂ……の詳
細は省略されている。コントロールパネル１０における
操作子には大別して２つのタイプがある。１つは、１つ
のスイッチにより音色あるいは効果等の選択を行なうも
の（これをＡ型操作子ということにする）、もう１つは
複数のスイッチにより音色、音量、効果等の段階的選択
設定を行なうもの（これをＢ型操作子ということにす
る）、である。コントロールパネル１０にはＡ型及びＢ
型の操作子が複数配列されている。

【００１１】図３はコントロールパネル１０におけるＢ
型操作子ユニットに一例を示す図である。ここに示され
た操作子はフルート１６フィート系音色（ＦＬＵＴＥ１
６´）の音量レベルを０から７までの８段階で選択設定
するための音色選択操作子である。この操作子は、レベ
ル０乃至７に対応する自己復帰型押釦スイッチＰＳ０乃
至ＰＳ７をたて長に配列して成り、その押釦ＰＢ０乃至
ＰＢ７の内部に夫々発光素子（例えば発光ダイオード）
Ｌ０乃至Ｌ７を収納してある。各押釦スイッチＰＳ０乃
至ＰＳ７の出力はプライオリティエンコーダ１６に与え
られる。プライオリティエンコーダ１６は押圧された押
釦スイッチ（ＰＳ０乃至ＰＳ７のうち１つ）を示す３ビ
ットの２進信号をエンコードするもので、複数の押釦ス
イッチが同時に押圧された場合はそのうち１つを優先選
択してエンコードする。エンコーダ１６の出力はセレク
タ１７の「０」入力に与えられる。セレクタ１７の制御
入力に与えられるロード信号ＬＡ（またはＬＢ）は通常
は“０”であり、この選択制御入力信号が“０”のとき
「０」入力に与えられているエンコーダ１６からの信号
を選択する。また、プライオリティエンコーダ１６は押
釦スイッチＰＳ０乃至ＰＳ７が押圧されたときイベント
信号ＥＶＴを出力する。このイベント信号ＥＶＴはオア
回路１９を介してレジスタ１８のロード制御入力Ｌに与
えられる。レジスタ１８は、ロード制御入力Ｌに信号
“１”が与えられたとき、セレクタ１７から与えられる
コード信号を取り込む。従って、押釦スイッチ（ＰＳ０
の乃至ＰＳ７のうちいずれか１つ）が押圧されたとき、
この押圧された押釦スイッチを示すコード信号がレジス
タ１８に記憶される。

【００１２】レジスタ１８の出力はデコーダ２０に入力
され、「０」乃至「７」のデコード出力のいずれかが
“１”となる。デコーダ２０の出力はオア回路２１乃至
２８を介して各押釦ＰＢ０の乃至ＰＢ７に対応する発光
素子Ｌ０乃至Ｌ７に印加される。デコーダ２０における
「０」乃至「７」の出力はレジスタ１８に記憶されてい
るコード信号に対応する押釦スイッチのレベルに対応し
ている。「０」乃至「７」のうち１つのレベルを示すデ
コーダ２０の出力によってそのレベル以下のすべての発
光素子（Ｌ０乃至Ｌ７のうちいずれか１乃至複数）が点
灯されるようにオア回路２１乃至２８とデコーダ２０と
が接続されている。

【００１３】例えば押釦スイッチＰＳ４が押圧される
と、このスイッチＰＳ４に対応する２進コード信号“１
００”がレジスタ１８に記憶され、デコーダ２０の出力
「４」が“１”となる。これによりレベル４以下の発光
素子Ｌ０乃至Ｌ４に対応するオア回路２１乃至２５に夫
々“１”が入力され、これらの発光素子Ｌ０乃至Ｌ４が
すべて点灯される。このように、選択されたレベル４の
みならずそれ以下のレベルに対応する発光素子Ｌ０乃至
Ｌ４をすべて点灯することにより棒グラフ状にレベル表
示を行なうことができ、レベル設定量が判別し易くなる
という利点がある。

【００１４】図４はコントロールパネル１０におけるＢ
型操作子ユニットの別の例を示す図である。各段階０乃
至７に対応する表示器ケースＤＣ０乃至ＤＣ７の内部に
発光素子Ｌ８乃至Ｌ１５が夫々収納されている。アップ
用押釦ＰＢ８は設定量（音量レベルあるいはリズムテン
ポあるいはサステイン時間等）を増大するとき押圧する
ものであり、ダウン用押釦ＰＢ９は設定量を減少すると
き押圧するものである。各押釦ＰＢ８，ＰＢ９に対応し
て２段階のスイッチＰＳ８１，ＰＳ８２，ＰＳ９１，Ｐ
Ｓ９２が夫々設けられている。スイッチＰＳ８１，ＰＳ
９１は浅い押圧タッチで導通し、スイッチＰＳ８２，Ｐ
Ｓ９２は深い押圧タッチで導通する。押釦ＰＢ８または
ＰＢ９を浅いタッチで押圧したときはスイッチＰＳ８
１，ＰＳ９１のオン出力“１”がアンド回路２９，３０
を介してアンド回路３１，３２が与えられ、低周波クロ
ックパルスＬＦＯを１／２分周器３３で１／２分周した
低速低周波クロックパルスＬＦＯ´が選択される。押釦
ＰＢ８又はＰＢ９を深いタッチで押圧したときはスイッ
チＰＳ８２，ＰＳ９２のオン出力“１”がアンド回路３
４，３５に与えられ、低周波クロックパルスＬＦＯが選
択される。このとき、インバータ３６，３７の出力
“０”によりアンド回路２９，３０が動作不能となり、
第１スイッチＰＳ８１，ＰＳ９１の出力は禁止される。
アップ用押釦ＰＢ８の操作にもとづいて選択された高速
または低速の低周波クロックパルスＬＦＯ，ＬＦＯ´
は、アンド回路３１または３４からオア回路３８及びア
ンド回路４０を介してプログラマブルアップダウンカウ
ンタ４２のアップカウント入力Ｕに与えられる。ダウン
用押釦ＰＢ９の操作にもとづいて選択されたクロックパ
ルスＬＦＯ，ＬＦＯ´はオア回路３９及びアンド回路４
１を介してカウンタ４２のダウンカウント入力Ｄに与え
られる。

【００１５】アップカウント中にカウンタ４２の内容が
最大値（オール“１”）になると、ナンド回路４３の出
力が“０”となり、アンド回路４０が動作不能となって
アップカウントが禁止される。ダウンカウント中にカウ
ンタ４２の内容が最小値（オール“０”）になると、オ
ア回路４４の出力が“０”となり、アンド回路４１が動
作不能となってダウンカウントが禁止される。カウンタ
４２の出力のうち上位３ビットはデコーダ４５に入力さ
れ、「０」乃至「７」のうちいずれか１つのデコード出
力が“１”となる。デコーダ４５の各出力は図３のデコ
ーダ２０と同様にオア回路４６乃至５３を介して自己及
び自己より下位の段階に対応するすべての発光素子（Ｌ
８乃至Ｌ１５のうち１乃至複数）に印加される。例えば
デコーダ４５の出力が「３」のときは発光素子Ｌ８乃至
Ｌ１１が点灯される。

【００１６】設定量を素早く増大するときはアップ用押
釦ＰＢ８を深く押圧する。すると、アンド回路３４を介
して高速の低周波クロックパルスＬＦＯが選択され、こ
のクロックパルスＬＦＯのレートでカウンタ４２が素早
くアップカウントされる。このカウンタ４２の増数に伴
ない発光素子Ｌ８乃至Ｌ１５が上位の段階に向けて順次
点灯していくので、所望の段階まで点灯したとき押釦Ｐ
Ｂ８から指を離せばよい。押釦ＰＢ８を浅く押圧したと
きは低速の周波数クロックパルスＬＦＯ´が選択される
ので、カウンタ４２の増数レートは遅い。従って設定量
を僅かだけ増大するときは押釦ＰＢ８を浅く押圧するの
がよい。これとは反対に、設定量を素早く減少させると
きはダウン用押釦ＰＢ９を深く押圧し、ゆっくり減少さ
せるときは押釦ＰＢ９を浅く押圧する。カウンタ４２の
減数に伴ない発光素子Ｌ８乃至Ｌ１５が下位に向けて順
次消灯していくので、所望の段階まで消灯したとき押釦
ＰＢ９から指を離せばよい。

【００１７】尚、図３及び図４共、設定量が棒グラフ状
に点灯表示されるようになっているが、設定量に対応す
る単一の発光素子のみを点灯する場合はデコーダ２０及
び４５の各出力は「０」乃至「７」を各々に対応する単
一の発光素子のみに印加するようにすればよい。棒グラ
フ状の表示が好ましいものは各音色毎の音量レベル、自
動リズム音の音量レベル、リズムのテンポ、サステイン
時間長、等であり、単一点灯が好ましいものは上鍵盤音
と下鍵盤音の音量バランス、鍵盤音とリズム音の音量バ
ランス等である。

【００１８】図５はコントロールパネル１０におけるＡ
型操作子ユニットの一例を示す図である。Ａ型操作子は
１個の押釦スイッチＰＳ１０から成り、その押釦ＰＢ１
０の内部に発光素子Ｌ１６が収納されている。押釦スイ
ッチＰＳ１０が押圧されると、ワンショット回路５４か
ら１パスルが出力され、アンド回路５５及び５６に供給
される。Ｒ−Ｓフリップフロップ５７の出力Ｑがアンド
回路５５に加えられると共にインバータ５８で反転され
てアンド回路５６に加えられている。アンド回路５５の
出力はオア回路５９を介してフリップフロップ５７のリ
セット入力Ｒに加わり、アンド回路５６の出力はオア回
路６０を介してフリップフロップ５７のセット入力Ｓに
加わる。フリップフロップ５７の出力Ｑは発光素子Ｌ１
６に印加される。従って自己復帰型の押釦スイッチＰＳ
１０を押圧する毎にフリップフロップ５７の状態が反転
し、発光素子Ｌ１６が点灯または消灯される。

【００１９】図２において、コントロールパネル１０に
おける複数のＡ型操作子ユニット１０Ａ……及びＢ型操
作子ユニット１０Ｂ……の出力は、縦続接続された並列
入力直列出力型（これをＰＩＳＯで示す）シフトレジス
タ６１ａ乃至６１ｎによって１ビットの直列データＳＤ
に変換されて制御回路１２に供給される。また、制御回
路１２からはコントロールパネル１０の各操作子を所定
の状態に設定するための直列データＳＳＤが与えられる
ようになっており、この直列データＳＳＤは縦続接続さ
れた直列入力並列出力型（これをＳＩＰＯで示す）シフ
トレジスタ６２ａ乃至６２ｎによって並列データに変換
されて各操作子ユニット１０Ａ……，１０Ｂ……に入力
される。また、ＳＩＰＯシフトレジスタ６２ａ乃至６２
ｎの出力を所定のタイミングで各操作子ユニット１０Ａ
……，１０Ｂ……に取り込むためのロード信号ＬＡまた
はＬＢが制御回路１２からコントロールパネル１０に与
えられる。

【００２０】図３に示すようなＢ型操作子ユニットにお
いては、この操作子ユニットに対応するＳＩＰＯシフト
レジスタ（６２ａ乃至６２ｎのうちいずれか１つ）から
出力される並列コード信号はセレクタ１７の「１」入力
に与えられ、ロード信号ＬＡ（またはＬＢ）はセレクタ
１７の制御入力及びオア回路１９を介してレジスタ１８
のロード制御入力Ｌに与えられる。従って、ロード信号
ＬＡ（またはＬＢ）が“１”のとき、この操作子ユニッ
トに対応するＳＩＰＯシフトレジスタ（６２ａ乃至６２
ｎのうち１つ）から与えられるコード信号がセレクタ１
７の「１」入力を介してレジスタ１８に取り込まれる。
また、図４に示すようなＢ型操作子ユニットにおいて
は、このユニットに対応するＳＩＰＯシフトレジスタ
（６２ａ乃至６２ｎのうちいずれか１つ）から出力され
る並列コード信号はプログラマブルアップダウンカウン
タ４２のプリセットデータ入力ＰＤＩに与えられ、ロー
ド信号ＬＡ（またはＬＢ）は該カウンタ４２のプリセッ
ト可能入力ＰＥに与えられる。従って、ロード信号ＬＡ
（またはＬＢ）が“１”のとき、このユニットに対応す
るＳＩＰＯシフトレジスタ（６２ａ乃至６２ｎのうち１
つ）から与えられるコード信号がカウンタ４２にプリセ
ットされる。

【００２１】図５に示すようなＡ型操作子ユニットにお
いては、このユニットに対応するＳＩＰＯシフトレジス
タ（６２ａ乃至６２ｎのうち１つ）の出力信号はアンド
回路６３に与えられると共にインバータ６４に反転され
てアンド回路６５に与えられる。またロード信号ＬＡ
（またはＬＢ）はアンド回路６３及び６５に与えられ
る。アンド回路６３の出力はオア回路６０を介してフリ
ップフロップ５７のセット入力Ｓに与えられる。アンド
回路６５の出力はオア回路５９を介してリセット入力Ｒ
に与えられる。従って、ロード信号ＬＡ（またはＬＢ）
が“１”のとき、このユニットに対応するＳＩＰＯシフ
トレジスタ（６２ａ乃至６２ｎのうち１つ）の出力信号
が“１”ならばフリップフロップ５７は強制的にセット
され、“０”ならば強制的にリセットされる。

【００２２】図３に示すようなＢ型操作子ユニットにお
いてはレジスタ１８の出力が該ユニットに対応するＰＩ
ＳＯシフトレジスタ（６１ａ乃至６１ｎのうち１つ）に
入力される。また、図４に示すようなＢ型操作子ユニッ
トにおいてはカウンタ４２の出力が該ユニットに対応す
るＰＩＳＯシフトレジスタ（６１ａ乃至６１ｎのうち１
つ）入力される。図５に示すようなＡ型操作子ユニット
においてはフリップフロップ５７の出力が該ユニットに
対応するＰＩＳＯシフトレジスタ（６１ａ乃至６１ｎの
うち１つ）に入力される。

【００２３】Ａ型操作子ユニットに対応するシフトレジ
スタ６１ａ乃至６１ｎ，６２ａ乃至６２ｎは夫々１ステ
ージしかシフトステージを持たず、Ｂ型操作子ユニット
に対応するシフトレジスタ６１ａ乃至６１ｎ，６２ａ乃
至６２ｎは各ユニットのレジスタ１８あるいはカウンタ
４２のビット数と同数のステージ数をもつことはいうま
でもない。この実施例では、コントロールパネル１０に
おける全操作子の出力データの合計ビット数は６４ビッ
トであり、従って、ＰＩＳＯシフトレジスタ６１ａ乃至
６１ｎ及びＳＩＰＯシフトレジスタ６２ａ乃至６２ｎの
合計ステージ数は夫々６４ステージである。各シフトレ
ジスタ６１ａ乃至６１ｎ及び６２ａ乃至６２ｎはシステ
ムクロックパルスφに従ってシフト制御される。タイミ
ング信号発生器６６はシステムクロックパルスφにもと
づいて各種のタイミング信号を発生するためのもので、
そのうちのタイミング信号ＳＹ６３はＰＩＰＯシフトレ
ジスタ６１ａ乃至６１ｎへの並列データ取り込みタイミ
ングを制御する。このタイミング信号ＳＹ６３はシステ
ムクロックパルスφの１周期分のパルス幅をもち、パル
スφが６４パルス発生する毎に１パルスの割合で繰返し
発生する。

【００２４】各ＰＩＰＯシフトレジスタ６１ａ乃至６１
ｎのロード制御入力にはタイミング信号ＳＹ６３が与え
られており、この信号ＳＹ６３が“１”となったとき、
コントロールパネル１０の各操作子ユニットから出力さ
れている各種楽音制御データが各レジスタ６１ａ乃至６
１ｎに並列的に取り込まれる。取り込まれたデータはシ
フトレジスタ６１ａ乃至６１ｎ内を順次シフトされてい
き、最後のシフトレジスタ６１ｎの最終ステージから直
列データＳＤとして出力される。信号ＳＹ６３の発生時
からクロックパルスφの６４パルス分の時間が経過する
と、６４ステージから成るＰＩＳＯシフトレジスタ６１
ａ乃至６１ｎにおける全データの直列シフト出力が完了
する。このときタイミング信号ＳＹ６３が再び発生し、
各レジスタ６１ａ乃至６１ｎに並列データが新たに取り
込まれる。こうして、合計６４ビットの各種楽音制御デ
ータが直列化されて繰返し出力される。

【００２５】直列化された楽音制御データＳＤは楽音発
生部１４に与えられると共に、制御回路１２内のＳＩＰ
Ｏシフトレジスタ６７に入力される。このＳＩＰＯシフ
トレジスタ６７はシステムクロックパルスφによってシ
フト制御される６４ステージ／１ビットのシフトレジス
タであり、６４ビットの直列楽音制御データＳＤを並列
データに変換して各ステージから出力する。また、シフ
トレジスタ６７の最終ステージの出力は排他オア回路６
８に入力される。この回路６８の他の入力には直列楽音
制御データＳＤが加えられており、両入力には６４ビッ
ト分の時間遅れがある。従って、６４ビットの楽音制御
データのうち同じデータ（ビット）の現在の状態ＳＤと
その直前の状態とが排他オア回路６８で順次比較される
ことになる。両者が一致するとき（つまりデータが変化
していないとき）排他オア回路６８の出力は“０”であ
り、不一致のとき（つまりデータが変化したとき）
“１”である。この排他オア回路６８にの出力はイベン
ト信号ＥＶＮＴとして楽音発生部１４に与えられる。

【００２６】ＳＩＰＯシフトレジスタ６７から並列的に
出力される６４ビットのデータはプリセットＲＡＭ（ラ
ンダムアクセスメモリの略、以下同じ）６９及びキャン
セルＲＡＭ７０のデータ入力端子に夫々与えられる。プ
リセットＲＡＭ６９は１ワードが６４ビットから成る楽
音制御データを４ワード分記憶し得る容量を有し、キャ
ンセルＲＡＭ７０は１ワード分記憶し得る容量を有す
る。ＲＡＭ６９における各ワードの記憶エリアはプリセ
ットパネル１１の４つのプリセットスイッチＰ１，Ｐ
２，Ｐ３，Ｐ４に夫々対応しており、これらのスイッチ
Ｐ１乃至Ｐ４によってアドレス指定される。演奏者の好
みに応じて自由に設定されたコントロールパネル１０の
各操作子の状態をＲＡＭ６９に書き込み（プリセット
し）、かつ読み出すために、プリセットスイッチＰ１乃
至Ｐ４が設けられている。

【００２７】プリセットＲＯＭ（リードオンリーメモリ
の略、以下同じ）７１はコントロールパネル１０の各操
作子の状態を表わすデータを３ワード分予め記憶したも
ので、プリセットパネル１１の３つのプリセットスイッ
チＰ５，Ｐ６，Ｐ７によって各ワードの記憶エリアがア
ドレス指定される。記憶回路７２は磁気カードＭＣに記
憶されているコントロールパネル１０の各操作子の状態
を示す１ワード分のデータを読み取って記憶するための
回路である。

【００２８】ＲＡＭ６９，７０、ＲＯＭ７１、及び記憶
回路７２のいずれかから読み出された１ワード分の楽音
制御データ（プリセットデータ）はＰＩＳＯシフトレジ
スタ７３に並列入力される。このシフトレジスタ７３は
システムクロックパルスφによってシフト制御される６
４ステージ／１ビットのレジスタであり、タイミング信
号ＳＹ６３のパルス発生タイミングで１ワード分（６４
ビット）の並列データを各ステージにロードする。シフ
トレジスタ７３に取り込まれた１ワード分の楽音制御デ
ータ（プリセットデータ）はクロックパルスφに従って
最終ステージから順次出力され、直列のプリセットデー
タＳＳＤとしてＳＩＰＯシフトレジスタ６２ａ乃至６２
ｎの最初のステージに直列入力される。そして、前述の
通り、ロード信号ＬＡ（またはＬＢ）にもとづいて各操
作子ユニット１０Ａ……，１０Ｂ……のレジスタ１８あ
るいはカウンタ４２あるいはフリップフロップ５７等に
夫々記憶される。従って、プリセットモードが選択され
た場合はそのプリセットデータの状態が各操作子ユニッ
ト１０Ａ……，１０Ｂ……で夫々表示される。尚、後述
のように、ロード信号ＬＡ，ＬＢはタイミング信号ＳＹ
６３に同期して発生される。従って、前回のタイミング
信号ＳＹ６３の発生時にＰＩＳＯシフトレジスタ７３に
取り込まれた６４ビットのデータがそっくりそのままＳ
ＩＰＯシフトレジスタ６２ａ乃至６２ｎに転送されたと
き信号ＬＡ，ＬＢが発生し、これらレジスタ６２ａ乃至
６２ｎの内容が各操作子ユニット１０Ａ……，１０Ｂ…
…に取り込まれる。

【００２９】プリセットパネル１１におけるキャンセル
スイッチＣＳＷ及びプリセットスイッチＰ１乃至Ｐ７の
出力と、磁気カードＭＣが挿入されたときに発生される
磁気カード読み取り終了信号ＭＣＲとが優先回路７４に
入力されている。優先回路７４は入力信号のうち“１”
となっている信号を１つだけ選択して出力するもので、
複数の入力信号が“１”のときは所定の優先順位に従っ
て１つの信号“１”を選択する。変化検出回路７５は優
先回路７４の各出力信号が“０”から“１”または
“１”から“０”に変化したことを検出するためのもの
で、変化を検出したときイベント信号Ｐ・ＥＶＮＴを出
力する（“１”にする）。また、優先回路７４を経由し
たキャンセルスイッチＣＳＷの出力信号はＲＡＭ７０の
読み出し可能端子ＲＥに与えられると共にキャンセルリ
クエスト信号ＣＲＥＱとしてオア回路７６に与えられ
る。優先回路７４を経由したプリセットスイッチＰ１乃
至Ｐ４の出力信号はＲＡＭ６８のアドレス入力及び読み
出し可能端子（ＡＤＲＳ・ＲＥ）に与えられると共に、
オア回路７７でまとめられてエニーＲＡＭリクエスト信
号ＡＲＥＱとしてオア回路７６に与えられる。優先回路
７４を経由したプリセットスイッチＰ５乃至Ｐ７の出力
信号はＰＯＭ７１のアドレス入力及び読み出し可能端子
（ＡＤＲＳ・ＲＥ）に与えられると共に、オア回路７８
でまとめられてエニーＲＯＭリクエスト信号ＯＲＥＱと
してオア回路７６に与えられる。優先回路７４を経由し
た磁気カード読み取り終了信号ＭＣＲは記憶回路７２の
読み出し可能端子ＲＥに与えられると共に磁気カードリ
クエスト信号ＭＲＥＱとしてオア回路７６に与えられ
る。

【００３０】プリセットパネル１１に設けられたメモリ
スイッチＭＳＷはＲＡＭ６９に書込み命令を与えるため
のものである。このスイッチＭＳＷの出力信号ＭＥＭは
アンド回路７９に与えられる。アンド回路７９の他の入
力にはタイミングＳＹ６３とエニイＲＡＭリクエスト信
号ＡＲＥＱが加えられており、その出力はＲＡＭ６９の
書込み可能端子ＷＥに与えられる。ＲＡＭ６９は書込み
可能端子ＷＥに“１”が与えられたとき、アドレス入力
ＡＤＲＳによって指定されたエリアにＳＩＰＯシフトレ
ジスタ６７から出力された６４ビット分のデータを書込
む。信号ＳＹ６３のパルス発生タイミングにおいては、
該信号ＳＹ６３の前回の発生タイミングにおいてコント
ロールパネル１０からＰＩＳＯシフトレジスタ６１ａ乃
至６１ｎは取り込まれた６４ビットのデータがすべてＳ
ＩＰＯシフトレジスタ６７に転送さてれきている。従っ
て、この信号ＳＹ６３のタイミングＲＡＭ６９の書込み
を制御することにより、コントロールパネル１０の全操
作子の状態を示す６４ビットのデータをすべて書込むこ
とができる。また、ＲＡＭ６９では、書込み可能端子Ｗ
Ｅに与えられる信号が“０”のとき、アドレス入力及び
読み出し可能端子（ＡＤＲＳ・ＲＥ）に与えられる信号
によって指定されたエリアから１ワード（６４ビット）
分のデータを読み出す。

【００３１】ＲＡＭ６９に対する書込みは次のようにし
て行なう。演奏者は、まず、コントロールパネル１０の
各操作子を所望の状態に手動設定する。すなわち、図３
乃至図５に示すような各操作子ユニット１０Ａ……，１
０Ｂ……の押釦ＰＢ０，ＰＢ１……を望み通りに押圧
し、記憶回路（レジスタ１８，カウンタ４２，フリップ
フロップ５７等）に所望の状態を示すデータを夫々記憶
させる。こうして手動設定した各操作子の状態は各々に
対応する発光素子Ｌ０，Ｌ１……によって可視表示さ
れ、演奏者によって確認される。各操作子の状態を示す
データは各ユニット１０Ａ……，１０Ｂ……内の記憶回
路１８，４２，５７からＰＩＳＯシフトレジスタ６１ａ
乃至６１ｎを介してＳＩＰＯシフトレジスタ６７に絶え
ず送り込まれる。

【００３２】コントロールパネル１０の各操作子を所望
の状態に設定し終えた後、ＲＡＭ６９の所望のエリアを
指示するプリセットスイッチ（Ｐ１乃至Ｐ４のうち１
つ）を押圧すると同時にメモリスイッチＭＳＷを押圧す
る。すると、タイミング信号ＳＹ６３のタイミングでア
ンド回路７９にの条件が成立し、押圧されたプリセット
スイッチＰ１乃至Ｐ４に対応するＲＡＭ６９のエリアに
レジスタ６７のデータすなわちコントロールパネル１０
の設定状態を示すデータが書き込まれる。以上の操作
を、コントロールパネル１０の設定状態を変えて、各プ
リセットスイッチＰ１乃至Ｐ４につき、夫々行なう。こ
うして、ＲＡＭ６９の全エリアに演奏者の望みの楽音制
御データの組合せが４組（４ワード）記憶される。ＲＡ
Ｍ６９あるいはＲＯＭ７１を読み出す場合は、プリセッ
トスイッチＰ１乃至Ｐ７のいずれか１つを単独で押圧す
る。これにより、ＲＡＭ６９あるいはＲＯＭ７１の対応
するエリアから６４ビット分のデータが読み出され、タ
イミング信号ＳＹ６３のタイミングでＰＩＳＯシフトレ
ジスタ７３にロードされる。

【００３３】例えば、ＲＡＭ６９を読み出すためのスイ
ッチＰ１乃至Ｐ４が押圧されると、ＲＡＭ６９からデー
タが読み出されると共に、図６に示すようにエニーＲＡ
Ｍリクエスト信号ＡＲＥＱが“１”となる。また、イベ
ント信号Ｐ・ＥＶＮＴが図６に示すように発生する。こ
のイベント信号Ｐ・ＥＶＮＴはアンド回路８０に与えら
れる。アンド回路８０の他の入力には信号ＡＲＥＱの
“１”がオア回路７６を介して加えられる。従って、ア
ンド回路８０の出力信号Ｓ１はプリセットスイッチＰ１
乃至Ｐ４が新たに押圧されたとき、イベント信号Ｐ・Ｅ
ＶＮＴに対応して“１”となる。アンド回路８０の出力
信号Ｓ１はＲーＳフリップフロップ８１のセット入力Ｓ
に加わる。このフリップフロップ８１のリセット入力Ｒ
にはタイミング信号ＳＹ６３が加わる。従って、フリッ
プフロップ８１の出力信号Ｑ１は図６に示すように信号
Ｓ１の立下りから信号ＳＹ６３の立下りまで“１”とな
る。アンド回路８２には信号Ｑ１とＳＹ６３とが入力さ
れており、その出力信号Ｓ２は図６に示すように発生す
る。すなわち、プリセットスイッチＰ１乃至Ｐ４が押圧
されたときから教えて最初のタイミング信号ＳＹ６３
（図６参照）が発生するときに同期して信号Ｓ２が
“１”となる。丁度このとき、ＲＡＭ６９から読み出さ
れたデータがＰＩＳＯレジスタ７３にロードされる。

【００３４】信号Ｓ２はセット優先型のＲ−Ｓフリップ
フロップ８３のセット入力Ｓに与えられる。このフリッ
プフロップ８３のリセット入力Ｒにはタイミング信号Ｓ
Ｙ６３が加えられる。従って、このフリップフロップ８
３の出力信号Ｑ２は図６に示すように信号Ｓ２の立下り
から次の信号ＳＹ６３の立下りまでの６４タイムスロッ
ト（１タイムスロットはクロックパルスφの１周期）の
間“１”となる。この出力信号Ｑ２とタイミング信号Ｓ
Ｙ６３がアンド回路８４に入力されており、図６に示す
ように該アンド回路８４からロード信号ＬＡが発生され
る。すなわち、ＲＡＭ６９から新たに読み出されたデー
タがＰＩＳＯレジスタ７３に取り込まれたときから６４
タイムスロット分の時間が経過したときロード信号ＬＡ
が発生する。従って、スイッチＰ１乃至Ｐ４によって選
択された６４ビット分のプリセットデータがＳＩＰＯレ
ジスタ６２ａ乃至６２ｎに確実に転送されたときロード
信号ＬＡが発生し、夫々に対応する所定の操作子ユニッ
ト１０Ａ…，１０Ｂ…にこれらのデータが取り込まれ
る。尚、操作子ユニット１０Ａ…，１０Ｂにはロード信
号ＬＡ及びＬＢのいずれか一方が入力されるようになっ
ているが、通常は信号ＬＢはＬＡと全く同一の信号であ
ると考えてよい。すなわち、信号ＬＢを出力するアンド
回路８５は、通常はインバータ８６の出力信号“１”に
よって動作可能となっており、他の入力に加わる信号Ｌ
Ａに対応して信号ＬＢが発生するようになっている。信
号ＬＡとＬＢの違いについては後述する。

【００３５】スイッチＰ５乃至Ｐ７あるいはＣＳＷの押
圧操作にもとづいてあるいは磁気カードＭＣの挿入にも
とづいてＲＯＭ７１あるいはＲＡＭ７０あるいは記憶回
路７２を読み出す場合も上述と同様に、読み出したデー
タがＰＩＳＯレジスタ７３に取り込まれたときから６４
タイムスロット後に１発のロード信号ＬＡが発生し、こ
れらのデータが所定の各操作子ユニット１０Ａ…，１０
Ｂ…に夫々取り込まれる。すなわち、前述と同様に、ス
イッチ出力あるいは信号ＭＣＲの変化時にイベント信号
Ｐ・ＥＶＮＴが発生し、かつこれらのスイッチ出力ある
いは信号ＭＣＲに対応してリクエスト信号ＣＲＥＱ，Ｏ
ＲＥＱ，ＭＲＥＱが発生することによりアンド回路８０
の条件が成立し、これにもとづきロード信号ＬＡが発生
される。

【００３６】尚、ＲＯＭ７１に対応する３つのプリセッ
トスイッチＰ５乃至Ｐ７のうち、Ｐ５及びＰ６は楽音を
望ましい状態で発生させるためのプリセットデータを夫
々選択するものであるが、Ｐ７はコントロールパネル１
０の状態を初期状態にリセットするためのデータを選択
するためのものである。すなわち、このスイッチＰ７を
押圧すると、各操作子の設定レベルを０に、音量バラン
スを中点に、各効果をオフ状態に、夫々設定するデータ
がＲＯＭ７１から読み出され、これにもとづきコントロ
ールパネル１０の各操作子が初期状態に設定される。従
って各操作子の初期設定がワンタッチで行なえる。

【００３７】キャンセルＲＡＭ７０は、ＲＡＭ６９，７
０、ＲＯＭ７１、あるいは記憶回路７２から読み出され
たプリセットデータをコントロールパネル１０に書き込
む直前に該コントロールパネル１０で設定されていた状
態を記憶するためのものである。このＲＡＭ７０の書込
み可能端子ＷＥにはアンド回路８４から出力されたロー
ド信号ＬＡが与えられる。このロード信号ＬＡにもとづ
いてコントロールパネル１０にプリセットデータを書き
込むとき、その直前までコントロールパネル１０で設定
されていた状態を示すデータはＳＩＰＯレジスタ６７に
記憶されている。従って、ロード信号ＬＡが発生する
と、その直前のコントロールパネル１０の設定状態を示
すデータがＲＡＭ７０に書込まれる。

【００３８】このキャンセルＲＡＭ７０は、コントロー
ルパネル１０に記憶したプリセットデータをキャンセル
して、該パネル１０の状態を該プリセットデータを記憶
する直前の状態に戻すために利用される。例えば、演奏
前にプリセットＲＡＭ６９（あるいは磁気カードＭＣ）
に書き込むべきデータをコントロールパネル１０におい
て選択設定する場合、あるいは演奏中にプリセットモー
ドから手動モードに戻す場合にこのＲＡＭ７０が有効に
利用される。ＲＡＭ６９に書き込むべきデータを形成す
る（望みの音作り）のための典型的な手順を説明すると
次の通りである。

【００３９】まずリセット用のスイッチＰ７を押圧して
コントロールパネル１０の状態をリセットする。次に、
コントロールパネル１０の各操作子を望みの状態に夫々
手動設定する。手動によって設定した各操作子の状態を
示すデータは直列データＳＤとして出力され、ＳＩＰＯ
レジスタ６７に入力される。手動設定した状態はコント
ロールパネル１０の各発光素子Ｌ０，Ｌ１…の点灯表示
によって目視確認できる。また、このデータＳＤは楽音
発生部１４にも与えられるので、適当な鍵を押圧して楽
音を発音させることにより、手動設定した楽音制御内容
を耳で確認することもできる。次に、ＲＯＭ７１に記憶
させている固定のプリセットデータあるいはＲＡＭ６９
に既に記憶されているプリセットデータを上記手動設定
データとを比較するために、所望のプリセットスイッチ
Ｐ１乃至Ｐ６を押圧する。これにより、ＲＡＭ６９ある
いはＲＯＭ７１から１組のプリセットデータが読み出さ
れてＰＩＳＯレジスタ７３にロードされる。その６４タ
イムスロット後にロード信号ＬＡが発生され、ＰＩＳＯ
レジスタ７３からＳＩＰＯレジスタ６２ａ乃至６２ｎに
移ったプリセットデータがコントロールパネル１０に書
き込まれると同時に、ＳＩＰＯレジスタ６７の手動設定
データがＲＡＭ７０に記憶される。プリセットデータの
内容はコントロールパネル１０の点灯表示によって目視
確認できると共に実際に楽音を発音させて耳で確認する
こともできる。こうして、先の手動設定内容とプリセッ
ト内容とを比較した後、キャンセルスイッチＣＳＷを押
圧する。そうすると、キャンセルＲＡＭ７０から先の手
動設定内容が読み出されてＰＩＳＯレジスタ７３にロー
ドされると共に、信号Ｐ・ＥＶＮＴとＣＲＥＱにもとづ
いてロード信号ＬＡが発生し、ＰＩＳＯレジスタ７３か
らＳＩＰＯレジスタ６２ａ乃至６２ｎに転送された先の
手動設定データがコントロールパネル１０に記憶され
る。こうして、コントロールパネル１０のプリセットデ
ータがキャンセルされ、該パネル１０の状態はそのプリ
セットデータを記憶する直前の手動設定状態に復帰す
る。演奏者は、先のプリセット内容との比較にもとづき
コントロールパネル１０の手動設定内容を適宜手直しす
る。こうして、コントロールパネル１０における手動設
定状態を最終的に確定したら、メモリスイッチＭＳＷと
所望のプリセットスイッチＰ１乃至Ｐ４を同時に押圧し
てその状態をプリセットＲＡＭ６９に記憶する。

【００４０】また、演奏中にプリセットモードによる演
奏を挿入する場合は、プリセットスイッチＰ１乃至Ｐ６
等が操作される直前のコントロールパネル１０の状態が
ＲＡＭ７０に記憶されるので、その後キャンセルスイッ
チＣＳＷを押圧することによりプリセットモードが挿入
される直前の状態にコントロールパネル１０の状態を復
帰させることができ、便利である。

【００４１】プリセットパネル１１に設けられた書込み
スイッチＷＳＷは磁気カードＭＣにデータを書込むため
のものである。記憶回路８７は、コントロールパネル１
０における設定状態を示す直列データＳＤを受入れ、そ
れらをタイミング信号ＳＹ６３のタイミングで並列デー
タに変換して記憶するものである。この記憶回路８７の
イネーブル入力Ｅには書込みスイッチＷＳＷの出力が与
えられている。８８は磁気カード挿入検知回路であり、
磁気カードＭＣが挿入されたときこれを検知してモータ
回路８９を駆動し、カードＭＣをヘッドＷＨ，ＲＨまで
引き込みその後返却する。挿入検知回路８８の出力は記
憶回路８７の読み出し可能端子ＲＥ及び記憶回路７２の
書込み可能端子ＷＥにも与えられる。記憶回路８７は書
込みスイッチＷＳＷの押圧後磁気カードＭＣが挿入され
たことを条件に記憶データ（すなわちコントロールパネ
ル１０の現在の設定状態を示すデータ）を読み出して書
込みヘッドＷＨに与える。こうして、磁気カードＭＣに
コントロールパネル１０の状態を書込む（プリセットす
る）ことができる。

【００４２】磁気カードＭＣの記憶内容をコントロール
パネル１０にセットする場合は、該カードＭＣを単独で
挿入する。読み取りヘッドＲＨで読み取った磁気カード
ＭＣの記憶内容は記憶回路７２に記憶される。この読み
取りが終了したとき記憶回路７２から読み取り終了信号
ＭＣＲが出力され、優先回路７４を経由して該回路７２
の読み出し可能端子ＲＥに与えられる。同時にイベント
信号Ｐ・ＥＶＮＴとカードリクエスト信号ＭＲＥＱが発
生し、これにもとづきロード信号ＬＡが発生する。従っ
て、記憶回路７２に記憶された磁気カードＭＣの記憶デ
ータが該回路７２から読み出され、ＰＩＳＯレジスタ７
３、ＳＩＰＯレジスタ６２ａ乃至６２ｎを介してコント
ロールパネル１０に記憶される。

【００４３】プリセットパネル１１に設けられた禁止ス
イッチＤＳＷは、ＲＡＭ６９，７０、ＲＯＭ７１あるい
は記憶回路７２から読み出されたプリセットデータをコ
ントロールパネル１０に書込む場合に、予じめ定めた一
部の操作子ユニットにおいてデータの変更を禁止するた
めのスイッチである。このスイッチＤＳＷの出力は１／
２分周動作を行なうＴフリップフロップ９０に入力され
る。このフリップフロップ９０の状態はスイッチＤＳＷ
が押圧される毎に“１”または“０”に反転する。この
出力が発光素子Ｌ１７に与えられると共にインバータ８
６で反転されてアンド回路８５に入力される。通常はＴ
フリップフロップ９０の出力を“０”に設定しておく。
その場合、インバータ８６の出力は“１”であり、アン
ド回路８５が動作可能となる。従って、ロード信号ＬＢ
はＬＡと同様に発生し、ロード信号ＬＡの発生時にコン
トロールパネル１０の全操作子ユニットの内容がプリセ
ットデータによって書替えられる。このとき、禁止スイ
ッチＤＳＷに付属する発光素子Ｌ１７は消灯しており、
一部データの書替えが禁止されていないことを示す。

【００４４】一部データの書替えを禁止する場合は、発
光素子Ｌ１７の消灯時に禁止スイッチＤＳＷを押圧す
る。するとＴフリップフロップ９０が“１”に変わり、
発光素子Ｌ１７が点灯すると共にインバータ８６の出力
が“０”となり、アンド回路８５が動作不能となる。こ
の状態では、ロード信号ＬＡが発生しても（“１”とな
っても）、ロード信号ＬＢは発生せず、常に“０”とな
っている。従って、ＲＡＭ６９，７０、ＲＯＭ７１ある
いは記憶回路７２から読み出したプリセットデータをロ
ード信号ＬＡの発生タイミングでコントロールパネル１
０に書込む場合、このロード信号ＬＡの代わりにロード
信号ＬＢが与えられている操作子ユニットにはプリセッ
トデータが書込まれず、これらの一部操作子ユニットで
はそれまでの設定状態を保持し続ける。書替え禁止状態
を解除するには、発光素子Ｌ１７が点灯しているとき禁
止スイッチＤＳＷを押圧すればよい。

【００４５】禁止スイッチＤＳＷによる書替え禁止制御
の対象となる楽音制御ファクターは、適宜に選定しても
よいが、例えば、自動リズム部（リズム種類及びテンポ
等）のように一連の楽曲において一般にその内容が変化
しないものなどが適している。このような書替え禁止制
御によって、所望のプリセットデータの手動設定操作時
あるいは演奏時における操作が楽になると共に、プリセ
ットデータのバリエーションを容易に作成することがで
きるようになり、事実上、プリセットデータの種類を豊
富にすることができる。適切な書替え禁止制御により、
プリセットデータ同士の組合せによるプリセットデータ
の一部の即座の代替も可能である。すなわち、まず、書
替え禁止を行なわずに所望のプリセットデータを選択す
ると、ロード信号ＬＡ，ＬＢが共に発生し、コントロー
ルパネル１０の全操作子ユニットの内容がプリセットデ
ータによって書き換えられる。それから、禁止スイッチ
ＤＳＷを操作して書替え禁止状態とし、別の所望のプリ
セットデータを選択すると今度はロード信号ＬＡだけが
発生し、コントロールパネル１０における所定の操作子
ユニットの内容だけが今回のプリセットデータによって
書き換えられ、残りの操作子ユニットでは前回のプリセ
ットデータの内容を保持する。こうして、プリセットデ
ータ同士を組合せることが簡単な操作で行なうことがで
きる。この組み合わせはプリセットデータの組数に応じ
て多数出来るので、プリセットデータのバリエーション
を豊富にすることができる。

【００４６】以上のように、コントロールパネル１０の
各操作子の設定状態を表示する発光素子Ｌ０，Ｌ１……
は各操作子ユニット内の記憶回路（レジスタ１８、カウ
ンタ４２、フリップフロップ５７等）の出力にもとづい
て点灯されるようになっており、かつこれらの記憶回路
には手動設定されたデータ及びプリセットデータが記憶
されるようになっているため、各プリセットデータの内
容を各々に対応する操作子ユニットにて可視表示するこ
とができ、プリセットの内容の確認が容易に行なえるよ
うになる。各操作子ユニット内の記憶回路１８，４２，
５７に記憶されたプリセットによるあるいは手動設定に
よる各種楽音制御データは、前述の通り、直列データＳ
Ｄに変換されて楽音発生部１４に与えられる。楽音発生
部１４には、排他オア回路６８から出力されるイベント
信号ＥＶＮＴ及びタイミング信号ＳＹ６３更にはタイミ
ング信号発生器６６から出力される適宜のタイミング信
号ＳＹＭ等も与えられる。

【００４７】図７に示す楽音発生部１４において、直列
化された６４ビットの楽音制御データＳＤは６４ステー
ジ／１ビットのＳＩＰＯシフトレジスタ９１に入力され
る。ＳＩＰＯシフトレジスタ９１の全ステージの出力が
レジスタ９２に並列に入力される。一方、イベント信号
ＥＶＮＴはＲ−Ｓフリップフロップ９３のセット入力Ｓ
に与えられる。タイミング信号ＳＹ６３は該フリップフ
ロップ９３及びフリップフロップ９５のリセット入力Ｒ
に与えられると共にアンド回路９４及び９６に夫々入力
される。これらのフリップフロップ９３，９５及びアン
ド回路９４，９６は図２のフリップフロップ８１，８３
及びアンド回路８２，８４と同様に接続されており、同
様に動作する。直列データＳＤのうちいずれかのビット
が変化したときそのタイムスロットに対応してイベント
信号ＥＶＮＴが“１”となり、フリップフロップ９３が
セットされる。その次に到来するタイミング信号ＳＹ６
３のタイミングでフリップフロップ９５がセットされ、
更にその次の信号ＳＹ６３のタイミングでアンド回路９
６の出力が“１”となる。このアンド回路９６の出力は
レジスタ９２のロード制御入力Ｌに与えられる。従っ
て、プリセットデータの取り込みあるいは手動による設
定内容の変更によってコントロールパネル１０の記憶回
路１８，４２，５７における記憶状態が変化したとき、
その変化後の新しい状態を示すデータがＳＩＰＯレジス
タ９１からレジスタ９２に記憶される。

【００４８】レジスタ９２に記憶された６４ビットの楽
音制御データのうち一部分が補間回路９７Ａ，９７Ｂ，
…９７Ｎを介して楽音発生回路９８に与えられ、残りの
部分が楽音発生回路９８に直接入力される。補間回路９
７Ａ乃至９７Ｎは音量レベル等複数段階のレベル設定が
可能な各種データに対応して夫々設けられている。例え
ば、フルート１６フィート系Ｆ１６´あるいはフルート
８フィート系Ｆ８´等各音色毎の音量レベル設定データ
あるいは音量バランス設定データ等に夫々対応して補間
回路９７Ａ乃至９７Ｎが設けられる。この補間回路９７
Ａ乃至９７Ｎは、音色・音量レベルの設定内容が変更さ
れたとき変更前のレベルと変更後のレベルとの間を滑ら
かに補間して設定レベルの急激な変化をやわらげ、クリ
ック音等の不都合を解消するためのものである。

【００４９】図８は補間回路９７Ａ乃至９７Ｎの一例と
して、変更前のレベルと変更後のレベルとの間を対数的
に補間するようにした例を示すものである。出力レジス
タ９９には最終的には楽音発生回路９８に与えられるレ
ベルデータ（現在のレベルデータ）Ｘ１が記憶されてい
る。レジスタ９２（図７）から変更後の新たなレベルデ
ータＸ２が初めて与えられたときこの出力レジスタ９９
のレベルデータＸ１は変更前のレベルを示している。引
算器１００では「Ｘ２−Ｘ１」の引算を実行し、シフト
回路１０１ではこの差「Ｘ２−Ｘ１」をシフトして
「（Ｘ２−Ｘ１）／（２のｎ乗）」なる微小値に縮小す
る。加算器１０２はレジスタ９９に記憶されているレベ
ルデータＸ２にシフト回路１０１から出力される微小値
を加算するもので、この加算結果がシステムクロックパ
ルスφのタイミングでレジスタ９９に取り込まれる。図
９に示すように、レベルデータが変更された直後は、デ
ータＸ１とＸ２の差が最大であり、シフト回路１０１か
ら加算器１０２に与えられる微小値は比較的大きな値で
ある。クロックパルスφのタイミングでデータＸ１の値
が変化し、シフト回路１０１から与えられた微小値の分
だけＸ２に近づく。Ｘ１とＸ２の差が縮まるにつれてシ
フト回路１０１から加算器１０２に与えられる微小値は
徐々に小さな値となり、Ｘ１の変化率が落ちる。こうし
て、レジスタ９９から出力されるレベルデータＸ１は、
変更前のレベルデータと変更後のレベルデータＸ２との
間を対数的に補間するように変化する。最終的にＸ１が
Ｘ２に等しくなると、引算器１００の出力及びシフト回
路１０１の出力は「０」となり、Ｘ２に等しいレベルデ
ータＸ１が加算器１０２及びレジスタ９９を循環して記
憶保持される。尚、Ｘ２＜Ｘ１のときは引算器１００の
出力は負の値となり、加算器１０２では事実上の減算が
行なわれることはいうまでもない。

【００５０】図１０は補間回路９７Ａ乃至９７Ｎの別の
例として、変更前のレベルと変更後のレベルとの間を直
線的に補間するようにした例を示すものである。楽音発
生回路９８にはアップダウンカウンタ１０３から出力さ
れるレベルデータＸ１が与えられる。比較器１０４はレ
ジスタ９２（図７）から与えられるレベルデータＸ２と
レベルデータＸ１とを比較し、Ｘ２＜Ｘ１のときすなわ
ちレベル小の方向に変更されたときアンド回路１０５に
“１”を与え、Ｘ２＞Ｘ１のときすなわちレベル大の方
向に変更されたときアンド回路１０６に“１”を与え
る。アンド回路１０５が比較器１０４から与えられる信
号“１”により動作可能となると、低周波クロックパル
スＬＦＯがカウンタ１０３のダウンカウント入力Ｄに与
えられ、データＸ１はＸ２に向って一定レートで徐々に
減少していく。また、アンド回路１０６が比較器１０４
から与えられる信号“１”により動作可能となると、低
周波クロックパルスＬＦＯがアップカウント入力Ｕに与
えられ、データＸ１はＸ２に向って一定レートで徐々に
増大する。こうしてＸ１がＸ２に等しくなると、アンド
回路１０５及び１０６は動作不能となり、カウンタ１０
３はカウント動作を停止して、Ｘ１＝Ｘ２の状態を保持
する。図１１はＸ２＞Ｘ１のときの直線補間例を示した
ものである。尚、補間回路９７Ａ乃至９７Ｎは上記例に
限らず適宜の構成を用いてよい。例えば所定の補間関数
を記憶したＲＯＭ等を設けてこの関数に従って補間を行
なうようにしてもよい。

【００５１】楽音発生回路９８は、キースイッチ回路１
３（図１）から与えられる押圧鍵の情報にもとづいて決
定される音高の楽音信号を、レジスタ９２及び補間回路
９７Ａ乃至９７Ｎから与えられる楽音制御データに応じ
た音高、音色、音量等の制御を施した状態で、出力す
る。この楽音発生回路９８における楽音発生方式は如何
なる方式を用いてもよい。また、自動リズム演奏回路等
適宜の効果回路が楽音発生回路９８に含まれることはい
うまでもない。楽音発生回路９８に与えられる音量レベ
ルデータは９７Ａ乃至９７Ｎを経由したものであるの
で、コントロールパネル１０におけるレベル設定状態が
急激に変化した場合でも、実際の音量レベルはそれに急
追することなく滑らかに変化する。尚、補間回路９７Ａ
乃至９７Ｎを経由させるレベルデータの種類は音量レベ
ルに限らず、急激な変化が好ましくないと思われるもの
を適宜経由させるようにするとよい。

【００５２】楽音発生回路９８がディジタルの楽音信号
を発生するものである場合は、その出力信号をディジタ
ル−アナログ変換器ＤＡＣ１０７に加えてアナログの楽
音信号に変換する。このアナログ楽音信号はミューティ
ング回路１０８を経由してサウンドシステム１５（図
１）に至る。ミューティング回路１０８は、補間回路９
７Ａ乃至９７Ｎと同様の目的で設けられたもので、コン
トロールパネル１０の各操作子のうちその設定レベルが
急激に変化したとき楽音に好ましくない影響を与えるも
のに関して、その設定レベルが変更されたとき楽音の音
量レベルを一時的に弱めるためのものである。図２の排
他オア回路６８から出力されるイベント信号ＥＶＮＴと
タイミング信号発生器６６から出力されるミュートタイ
ミング信号ＳＹＭがアンド回路１０９に与えられてお
り、このアンド回路１０９の出力信号が“１”となった
ときミューティング回路１０８がミューティング動作を
開始する。

【００５３】ミュートタイミング信号ＳＹＭは、直列化
された楽音制御データＳＤにおける６４ビット分のタイ
ムスロットのうち、その設定状態が急激に変化したとき
楽音に好ましくない影響を与えるおそれのある操作子
（例えば各種音色の音量レベルを設定するための操作子
あるいは音量バランスを設定するための操作子など）の
設定データが割当てられるタイムスロットに同期して発
生する（“１”となる）ものである。また、イベント信
号ＥＶＮＴは前述のとおり、６４ビットのデータＳＤの
うちその値が変化したビットのタイムスロットに同期し
て発生するものである。従って、その設定状態が急激に
変化したとき楽音に好ましくない影響を与えるおそれの
ある操作子の設定状態が少しでも変化すると、アンド回
路１０９の条件が成立し、ミューティング回路１０８の
ミューティング動作が実行される。

【００５４】図１２はミューティング回路１０８の一例
を示すもので、アンド回路１０９の出力信号はタイマ１
１０のリセット・スタート入力に与えられる。上述のよ
うにアンド回路１０９の条件が成立してその出力が
“１”となったとき、タイマ１１０が初期状態にリセッ
トされると共にその計時動作を開始する。タイマ１１０
は計時動作開始時点から一定時間の間信号“１”を出力
する。コンデンサ１１１は常時は充電されており、タイ
マ１１０の出力信号“１”によってＦＥＴゲート１１２
が導通したとき抵抗１１３を介してその電荷が放電され
る。タイマ１１０の出力信号が“０”に復帰すると、Ｆ
ＥＴゲート１１２が閉じ、抵抗１１４を介してコンデン
サ１１１が充電される。ディジタル−アナログ変換器１
０７から与えられるアナログ楽音信号は、ＦＥＴゲート
１１５を介してサウンドシステム１５に与えられる。こ
のＦＥＴゲート１１５はコンデンサ１１１の端子電圧に
応じて制御される。従って、設定状態の急激な変化が楽
音に影響を与えるおそれのある操作子の設定状態が変化
したとき、楽音信号はタイマ１１０による一定時間の間
コンデンサ１１１の放電波形に従って滑らかに消音され
ると共にその後該コンデンサ１１１の充電波形に従って
滑らかに増音される。

【００５５】補間回路９７Ａ乃至９７Ｎが設けられてい
ないとすると、操作子の設定レベルが急激に変化したと
きクリニック等の悪影響を伴なう楽音信号が楽音発生回
路９８から出力されるが、その間はタイマ１１０の動作
にもとづき該楽音信号がミューティング回路１０８にお
いて消音又は弱音化されるので、クリック等の悪影響を
伴なう楽音は発音されない。尚、補間回路９７Ａ乃至９
７Ｎとミューティング回路１０８は同様の目的を達成す
るものであるため、どちらか一方だけを設けるようにし
てもよい。

【００５６】尚、補間回路９７Ａ乃至９７Ｎ及びミュー
ティング回路１０８の制御対象となる楽音制御データ
は、複数段階のレベル設定が可能なものに限らず、オン
・オフの２値選択型のものでもよい。例えばある音色を
オンまたはオフしたときにクリック音が出るおそれがあ
る場合などにこれを防止することができる。また、ミュ
ーティング回路１０８はプリセットパネル１１のスイッ
チが操作されたときに動作させるようにしてもよい。
尚、複数の系列で楽音を発生する場合は、各系列毎にミ
ューティング回路１０８を設け、設定状態が変更された
操作子に対応する系列のミューティング回路のみを動作
させるようにしてもよい。

【００５７】以上の実施例において制御回路１２はハー
ドワイアードロジックによって構成されているが、マイ
クロコンピュータを用いて構成することもできるのは勿
論である。その一例を図１３に示す。図１３において、
符号１０乃至１５は図１に示した同一符号の回路装置と
同じものを示す。また、プリセットデータＲＯＭ１１６
及びＲＡＭ１１７も図２のＲＯＭ７１及びＲＡＭ６９と
同じ機能を果すもので、磁気カード書込み及び読み取り
部１１８は図２のヘッドＷＨ，ＲＨ、回路８８，８９の
部分に対応する。１１９はＣＰＵ（中央処理部）、１２
０はプログラムＲＯＭ、１２１はワーキングＲＡＭであ
る。図２のキャンセルＲＡＭ７０に相当するものはプリ
セットデータＲＡＭ１１７あるいはワーキングＲＡＭ１
２１の一部を用いればよい。１２２乃至１２５はインタ
ーフェイス部である。各装置間のデータは共通バス１２
６を介して授受される。

【００５８】以上の構成から成るマイクロコンピュータ
式電子楽器を用いて、図１乃至図１２を参照して説明し
たものと同様の制御を行なうことができる。すなわち、
図１乃至図１２を参照して説明したものと同じ内容の処
理を実行させるプログラムをプログラムＲＯＭ１２０に
記憶し、これをＣＰＵ１９９による制御の下で実行させ
ればよいのである。そのプログラムの概略手順を図１４
を参照して説明すると、まず、ステップ１２７では磁気
カードＭＣが挿入されたか否かを判断し、ＹＥＳの場合
はステップ１２８を実行する。ステップ１２８ではプリ
セットパネル１１の書込みスイッチＷＳＷが押圧された
か否かを判断する。ＹＥＳのときはステップ１２９に進
み、コントロールパネル１０の状態を磁気カードＭＣに
書込む。ＮＯのときはステップ１３０に進み、磁気カー
ドＭＣの記憶データを読み取ってワーキングＲＡＭ（Ｗ
・ＲＡＭ）１２１に一時記憶する。次にルーチン１３１
に移り、ステップ１３２乃至１３５を実行する。

【００５９】ステップ１３２ではコントロールパネル１
０の状態をプリセットデータＲＡＭ１１７におけるキャ
ンセルＲＡＭ部（Ｃ・ＲＡＭ）に書込む。ステップ１３
３ではプリセットパネル１１の禁止スイッチＤＳＷによ
って反転制御されるレジスタＤＲがセット状態であるか
否かを判断する。ＮＯのときステップ１３４へ、ＹＥＳ
のとき１３５へ進む。ステップ１３４では、ルーチン１
３１の直前のステップ１３０（あるいは１３６，１３
７，１３８）でワーキングＲＡＭ１２１に一時記憶した
６４ビットのデータプリセットをすべてコントロールパ
ネル１０に書込む。ステップ１３５ではワーキングＲＡ
Ｍ１２１に一時記憶した６４ビットのプリセットデータ
のうち所定部分をコントロールパネル１０に書込む。

【００６０】ステップ１２７がＮＯのときはステップ１
３９に進み、ＲＡＭ用のプリセットスイッチＰ１乃至Ｐ
４が押圧されたか否かを検出する。ＹＥＳであればステ
ップ１４０に進み、同時にメモリスイッチＭＳＷが押圧
されたか否かを検出する。ここもＹＥＳならばステップ
１４１に進み、コントロールパネル１０の状態をプリセ
ットデータＲＡＭ１１７におけるスイッチＰ１乃至Ｐ４
によって選択されたＲＡＭ部に書込む。ステップ１４０
がＮＯのときはステップ１３６に進み、スイッチＰ１乃
至Ｐ４によって選択されたＲＡＭ１１７の記憶データを
読み出してワーキングＲＡＭ１２１に一時記憶し、その
後ルーチン１３１を実行する。

【００６１】ステップ１３９がＮＯのときはステップ１
４２に進み、ＲＯＭ用のプリセットスイッチＰ５乃至Ｐ
７が押圧されたか否かを調べる。ＹＥＳのときはステッ
プ１３７に進み、ＮＯのときはステップ１４３に進む。
ステップ１３７ではスイッチＰ５乃至Ｐ７によって選択
されたプリセットデータＲＯＭ１１６を読み出して、そ
の内容をワーキングＲＡＭ１２１に一時記憶し、その後
ルーチン１３１を実行する。ステップ１４３ではキャン
セルスイッチＣＳＷが押圧されたか否かを調べ、ＹＥＳ
のときはステップ１３８に進み、ステップＲＡＭ部（Ｃ
・ＲＡＭ）の内容を読み出してワーキングＲＡＭ１２１
に一時記憶し、その後ルーチン１３１を実行する。ステ
ップ１４３がＮＯのときはステップ１４４に進み、禁止
スイッチＤＳＷが押圧されたか否かを調べる。ＹＥＳの
ときはステップ１４５に進み、レジスタＤＲの状態を反
転する。つまり、ＤＲがセット状態のときはリセット
し、リセット状態のときはセットする。

【００６２】尚、上記各実施例におけるプリセットデー
タ記憶用の書込み及び読み出し可能な記憶装置（ＲＡＭ
６９，７０，１１７等）は、適宜の手段を講ずることに
より不揮発性とすることができるのは勿論である。例え
ば、バッテリーバックアップ型とする、あるいは既に市
販されている各種の不揮発型ＲＡＭ素子を用いる、等に
より電源オフ時にもプリセットデータを記憶保持するこ
とができる。尚、プリセットデータの一部利用を禁止制
御する手段としては、押釦式のスイッチＤＳＷとフリッ
プフロップ９０の代わりに切換型スイッチを用いてもよ
い。また、上記実施例では操作子による選択設定データ
及びプリセットデータはディジタル量であるが、これに
限らずアナログ式プリセット装置においてもこの考案を
適用できるのは勿論である。

【００６３】

【発明の効果】以上説明したようにこの発明によれば、
演奏者の望みに応じてプリセットデータの一部を禁止
し、それに代えて操作子の選択設定データを使用するこ
とができるので、プリセット装置を拡張することなくプ
リセットデータのバリエーションを容易に作成すること
ができるようになり、事実上のプリセット演奏機能の拡
張化によって演奏操作がより一層容易になるという効果
を奏する。また、禁止したプリセットデータの一部に代
えて操作子の選択設定データを使用することにより、楽
音制御データの一部の欠落により楽音がおかしくなるあ
るいは音が出なくなる、というような問題は一切生じな
くなる、という効果を奏する。特に、この発明によれ
ば、データ保持手段は、操作子の操作のみならず、プリ
セット選択操作に応じても更新されるので、一部禁止制
御を行なわずに所望のプリセット選択を行なった後に、
一部禁止制御を行なって別の所望のプリセット選択を行
なうように操作するだけで、後のプリセットデータの一
部を前のプリセットデータの一部によって代替すること
ができ、プリセットデータ同士の組合せによるプリセッ
トデータの一部の即座の代替が可能になる、という優れ
た効果を奏する。このようにプリセットデータ同士の部
分的入替が可能であることにより、プリセットデータの
バリエーションをより一層拡張することができ、かつそ
の際のデータ作成処理も、プリセットデータ同士の部分
的入替であるために、手動操作子で設定操作を行なう場
合に比べて数段容易な操作で行なうことができ、しか
も、プリセットデータの所望のバリエーションの再現が
容易であり、再現性に富んでいる、など種々の優れた効
果を奏する。

【図面の簡単な説明】

【図１】この発明を実施した電子楽器の全体構成を略示
するブロック図。

【図２】この発明の一実施例を示すもので、図１のプリ
セットパネル及び制御回路の詳細例を示すブロック図。

【図３】図１及び図２に示されたコントロールパネルに
おけるＢ型操作子ユニットの一例を示す回路図。

【図４】同じくＢ型操作子ユニットの別の例を示す回路
図。

【図５】同じくコントロールパネルにおけるＡ型操作子
ユニットの別の例を示す回路図。

【図６】図２におけるコントロールパネルに対してロー
ド信号を与えるための回路部分の動作例を示すタイミン
グチャート。

【図７】図１の楽音発生部の内部構成例を示すブロック
図。

【図８】図７の補間回路の一例を示すブロック図。

【図９】図８の回路における補間動作を例示するグラ
フ。

【図１０】図７の補間回路の別の例を示すブロック図。

【図１１】図１０の回路における補間動作を例示すグラ
フ。

【図１２】図７のミューティング回路の一例を示す回路
図。

【図１３】この発明を実施した別の電子楽器の全体構成
を略示するブロック図。

【図１４】図１３のマイクロコンピュータ部分によって
実行される処理の一例を略示するフローチャート。

【符号の説明】

１０…コントロールパネル、１０Ａ…Ａ型操作子ユニッ
ト、１０Ｂ…Ｂ型操作子ユニット、１１…プリセットパ
ネル、１２…プリセット動作を制御するための制御回
路、ＤＳＷ…禁止スイッチ、９０…禁止スイッチの操作
に応じて反転するＴフリップフロップ、８５…プリセッ
トデータの一部書込み禁止を制御するためのアンド回
路、１３１，１４４，１４５…プリセットデータの一部
書込み禁止を制御するためのステップ、ＰＳ０乃至ＰＳ
１０…コントロールパネル押釦スイッチ、Ｌ０乃至Ｌ１
６…発光素子、１８，４２，５７…コントロールパネル
の記憶装置であるレジスタ、カウンタ及びフリップフロ
ップ、６９，７０，７１…プリセットデータを記憶する
ＲＡＭ及びＲＯＭ、Ｐ１乃至Ｐ７…プリセットスイッ
チ。

Claims (1)

1. 【特許請求の範囲】 【請求項１】 楽音を制御するための各種データを選択
   設定するための複数の操作子と、各操作子に対応して設
   けられ、該操作子の操作に応じてそのデータ保持内容が
   更新され、これにより該操作子の操作に応じた選択設定
   データを保持することが可能なデータ保持手段と、楽音
   を制御するための各種データに関するプリセットデータ
   を複数組記憶したプリセットデータ記憶手段と、前記プ
   リセットデータ記憶手段から所望のプリセットデータを
   選択して読み出すプリセット選択手段と、前記プリセッ
   トデータの一部を禁止することを指示するために選択的
   に操作される禁止スイッチ手段と、前記プリセット選択
   手段による選択に応じて前記プリセットデータ記憶手段
   から読み出されたプリセットデータにより前記データ保
   持手段のデータ保持内容を更新するものであり、その
   際、前記禁止スイッチ手段により一部禁止が指示されて
   いれば、前記プリセットデータ記憶手段から読み出され
   たプリセットデータのうち所定の一部について前記デー
   タ保持手段のデータ保持内容が更新されることを禁止
   し、その結果、禁止された一部のデータに対応するデー
   タが該プリセット選択前の状態で該データ保持手段に残
   されるようにする制御手段と、前記データ保持手段の保
   持データを楽音制御用データとして供給する供給手段と
   を具える電子楽器のプリセット制御装置。