JPH0571957B2

JPH0571957B2 -

Info

Publication number: JPH0571957B2
Application number: JP63170390A
Authority: JP
Inventors: Akyoshi Ooya; Tomoaki Sekiguchi
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1988-07-08
Filing date: 1988-07-08
Publication date: 1993-10-08
Also published as: JPH01112293A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、手動設定操作とプリセツトデータ
選択操作の両方により楽音制御データの設定を行
うことができる電子楽器の楽音制御装置に関し、
特に、プリセツトデータの選択がなされた後、該
プリセツトデータの選択をキヤンセルし、プリセ
ツトデータ選択直前の設定内容を瞬時に再現し得
るようにしたことに関する。

〔従来の技術〕

特開昭55−140892号公報においては、プリセツ
ト回路で選択したプリセツトデータを楽音制御レ
ジスタに記憶し、この楽音制御レジスタに記憶し
たデータにより発生楽音を制御する場合におい
て、手動操作される楽音制御スイツチの出力によ
り楽音制御レジスタの内容を変更できるようにし
たことが示されている。この構成によれば、プリ
セツトデータをそのまま利用したり、プリセツト
データの一部を手動スイツチ操作により適宜修正
して利用することができるので、実用性に富んで
いる。

〔発明が解決しようとする課題〕

しかし、その反面、一旦プリセツトデータを選
択すると、選択前に設定したデータの状態には簡
単には戻せない、という欠点があつた。すなわ
ち、楽音制御レジスタに記憶する制御データの内
容を手動スイツチ操作により適宜調整して所望の
状態に設定した後、プリセツトデータを選択する
と、楽音制御レジスタの内容がすべてプリセツト
データに変わつてしまい、元の状態に戻したくて
も簡単には戻せなくなる。これは楽音制御スイツ
チとして自己復帰型押しボタンスイツチを使用し
た場合に、特に問題となる。スイツチそれ自体で
は元の設定状態を保持しえないからである。ま
た、仮りに、自己保持型スイツチを用いたとして
も、一旦プリセツトデータを選択した後、スイツ
チ操作によりその内容を修正してしまうと、自己
保持型スイツチであつてもスイツチ状態が変わつ
てしまうので、プリセツトデータ選択前の元の状
態には簡単には戻せない。

この発明は上述の点に鑑みてなされたもので、
プリセツトデータの選択がなされた後、極めて簡
単な操作により、該プリセツトデータ選択直前の
設定内容を瞬時に再現し得るようにした電気楽器
の楽音制御装置を提供しようとするものである。

〔課題を解決するための手段〕

この発明に係る電子楽器の楽音制御装置は、楽
音を制御するための制御データを手動で設定する
ための手動設定手段と、複数の前記制御データを
記憶するものであり、記憶した各制御データの内
容が前記手段設定手段の設定操作に応じて変更さ
れる第１の記憶手段と、複数の前記制御データを
記憶するための第２の記憶手段と、複数の前記制
御データからなるプリセツトデータを記憶したプ
リセツト記憶手段と、前記プリセツト記憶手段に
記憶したプリセツトデータを選択するためのプリ
セツト選択手段と、前記プリセツト選択手段の選
択に応じて前記第１の記憶手段にそれまで記憶し
ていた複数の制御データを前記第２の記憶手段に
転送して記憶させる一方で、該プリセツト選択手
段の選択に応じて前記プリセツト記憶手段からプ
リセツトデータを読み出し、前記第１の記憶手段
に書き込む第１の制御手段と、プリセツトデータ
の選択をキヤンセルするための操作手段と、前記
操作手段によりキヤンセル操作がさなれたとき、
前記第２の記憶手段に記憶している複数の制御デ
ータを前記第１の記憶手段に転送し記憶させるこ
とにより、該第１の記憶手段の記憶内容をプリセ
ツトデータの選択がなされる直前の状態に復帰さ
せる第２の制御手段とを備え、前記第１の記憶手
段に記憶している制御データに基づき楽音を制御
するようにしたものである。

〔作用〕

プリセツト選択手段によりプリセツトデータの
選択がなされると、選択されたプリセツトデータ
がプリセツト記憶手段から読み出され、第１の記
憶手段に記憶される。この第１の記憶手段に記憶
されたデータは、手動設定手段の設定操作に応じ
て適宜変更される。また、この第１の記憶手段に
記憶している制御データに基づき楽音が制御され
る。こうして、望みの状態の制御データを設定
し、第１の記憶手段に記憶する。

この状態で、新たにプリセツトデータの選択が
なされると、第１の制御手段により、第１の記憶
手段にそれまで記憶していた複数の制御データを
第２の記憶手段に転送して記憶させる一方で、該
選択に応じたプリセツトデータをプリセツト記憶
手段から読み出し、第１の記憶手段に書き込む。
こうして、第２の記憶手段においては、プリセツ
トデータの選択がなされる直前の複数の制御デー
タの設定状態が保存される。

一旦選択したプリセツトデータが気にいらず、
プリセツトデータ選択前の設定状態に戻したい場
合は、プリセツトデータの選択をキヤンセルする
ための操作手段を操作する。この操作手段により
キヤンセル操作がなされると、第２の制御手段に
より、前記第２の記憶手段に記憶している複数の
制御データを前記第１の記憶手段に転送し記憶さ
せる。これにより、該第１の記憶手段の記憶内容
をプリセツトデータの選択がなされる直前の状態
に復帰させることができる。

また、一旦プリセツトデータを選択した後、手
動設定手段の設定操作に応じて第１の記憶手段に
記憶する制御データの内容を変更・修正したが、
これが気にいらず、プリセツトデーター選択前の
設定状態に戻したい場合も、同様に、プリセツト
データの選択をキヤンセルするための操作手段を
操作する。これにより、上述同様に、該第１の記
憶手段の記憶内容をプリセツトデータの選択がな
される直前の状態に復帰させることができる。

ここで、仮りに、手動設定手段が自己保持型の
スイツチからなるものであつたとすると、一旦プ
リセツトデータを選択した後、手動設定手段を操
作しない限りプリセツトデータ選択前の設定操作
状態を保持することができるが、一旦該手動設定
手段を操作してしまうとプリセツトデータ選択前
の設定操作状態は保持されなくなる。そのため、
もし、上記キヤンセル用の操作手段、第１の制御
手段により記憶制御される第２の記憶手段、及び
第２の制御手段がなかつたとすると、自己保持型
のスイツチからなる手動設定手段であつても、こ
れを個別に適宜操作してプリセツトデータ選択前
の設定操作状態に戻さねばならない。しかし、こ
の発明では、そのような問題は解決されており、
単に、キヤンセル用の操作手段を操作するだけで
瞬時にプリセツトデータ選択直前の設定内容を再
現することができる。

〔実施例〕

以下添付図面を参照してこの発明の一実施例を
詳細に説明しよう。

第１図において、コントロールパネル１０は音
色、音量、効果等を選択設定するための各種の楽
音制御用操作子を含む部分である。プリセツトパ
ネル１１はコントロールパネル１０の各操作子の
状態を予じめ設定した状態に自動的に設定するた
めのスイツチを含む部分である。制御回路１２は
コントロールパネル１０における各操作子の選択
設定状態の読み出し及びプリセツトパネル１１を
使用したプリセツト動作（プリセツトデータを書
込み及び読み出し）を制御するものである。キー
スイツチ回路１３は鍵盤の各鍵に対応するキース
イツチを含み、押圧鍵を表わす情報を楽音発生部
１４に与える。複音楽器の場合、楽音発生部１４
は同時最大発音数に相当するチヤンネルを有し、
押圧鍵をいずれかのチヤンネルに割当てて発音さ
せる。楽音発生部１４は押圧鍵に対応する音高の
楽音信号を制御回路１２から与えられる楽音制御
信号に応じた音色、音量、効果等を付与して発生
する。楽音発生部１４から出力された楽音信号は
サウンドシステム１５に与えられる。

第２図には制御回路１２とプリセツトパネル１
１の詳細例が示されており、コントロールパネル
１０における各操作子ユニツト１０Ａ…，１０Ｂ
…の詳細は省略されている。コントロールパネル
１０における操作子は大別して２つのタイプがあ
る。１つは、１つのスイツチにより音色あるいは
効果等の選択を行なうもの（これをＡ型操作子と
いうことにする）、もう１つは複数のスイツチに
より音色、音量、効果等の段階的選択設定を行な
うもの（これをＢ型操作子ということにする）、
である。コントロールパネル１０にはＡ型及びＢ
型の操作子が複数配列されている。

第３図はコントロールパネル１０におけるＢ型
操作子ユニツトの一例を示す図である。ここに示
された操作子はフルート16フイート系音色
（FLUTE16′）の音量レベルを０から７までの８
段階で選択選定するための音色選択操作子であ
る。この操作子は、レベル０乃至７に対応する自
己復帰型押釦スイツチPS０乃至PS７をたて長に
配列して成り、その押釦PB０乃至PB７の内部に
夫々発光素子（例えば発光ダイオード）Ｌ０乃至
Ｌ７を収納してある。各押釦スイツチPS０乃至
PS７の出力はプライオリテイエンコーダ１６に
与えられる。プライオリテイエンコーダ１６は押
圧された押釦スイツチ（PS０乃至PS７のうち１
つ）を示す３ビツトの２進信号をエンコードする
もので、複数の押釦スイツチが同時に押圧された
場合はそのうち１つを優先選択してエンコードす
る。エンコーダ１６の出力はセレクタ１７の
「０」入力に与えられる。セレクタ１７の制御入
力に与えられるロード信号LA（またはLB）は通
常は“０”であり、この選択制御入力信号が
“０”のとき「０」入力に与えられているエンコ
ーダ１６からの信号を選択する。また、プライオ
リテイエンコーダ１６は押釦スイツチPS０乃至
PS７が押圧されたときイベント信号EVTを出力
する。このイベント信号EVTはオア回路１９を
介してレジスタ１８のロード制御入力(L)に与えら
れる。レジスタ１８は、ロード制御入力(L)に信号
“１”が与えられたとき、セレクタ１７から与え
られるコード信号を取り込む。従つて、押釦スイ
ツチ（PS０乃至PS７のうちいずれか１つ）が押
圧されたとき、この押圧された押釦スイツチを示
すコード信号がレジスタ１８に記憶される。

レジスタ１８の出力はデコーダ２０に入力さ
れ、「０」乃至「７」のデコーダ出力のいずれか
が“１”となる。デコーダ２０の出力はオア回路
２１乃至２８を介して各押釦PB０乃至PB７に対
応する発行素子Ｌ０乃至Ｌ７に印加される。デコ
ーダ２０における「０」乃至「７」の出力はレジ
スタ１８に記憶されているコード信号に対応する
押釦スイツチのレベルに対応している。「０」乃
至「７」のうち１つのレベルを示すデコーダ２０
の出力によつてそのレベル以下のすべての発光素
子（Ｌ０乃至Ｌ７のうちいずれか１乃至複数）が
点灯されるようにオア回路２１乃至２８とデコー
ダ２０とが接続されている。

例えば押釦スイツチPS４が押圧されると、こ
のスイツチPS４に対応する２進コード信号
“100”がレジスタ１８に記憶され、デコーダ２０
の出力「４」が“１”となる。これによりレベル
４以下の発光素子Ｌ０乃至Ｌ４に対応するオア回
路２１乃至２５夫々“１”が入力され、これらの
発光素子Ｌ０乃至Ｌ４がすべて点灯される。この
ように、選択されたレベル４のみならずそれ以下
のレベルに対応する発光素子Ｌ０乃至Ｌ４をすべ
て点灯することにより棒グラフ状にレベル表示を
行なうことができ、レベル設定量が判別し易くな
るという利点がある。

第４図はコントロールパネル１０におけるＢ型
操作子ユニツトの別の例を示す図である。各段階
０乃至７に対応する表示器ケースDC０乃至DC７
の内部に発光素子Ｌ８乃至Ｌ１５が夫々収納され
ている。アツプ用押釦PB８は設定量（音量レベ
ルあるいはリズムテンポあるいはサステイン時間
等）を増大するとき押圧するものであり、ダウン
用押釦PB９は設定量を減少するとき押圧するも
のである。各押釦PB８，PB９に対応して２段階
のスイツチPS８１，PS８２，PS９１，PS９２
が夫々設けられている。スイツチPS８１，PS９
１は浅い押圧タツチで導通し、スイツチPS８２，
PS９２は深い押圧タツチで導通する。押釦PB８
またはPB９を浅いタツチで押圧したときはスイ
ツチPS８１，PS９１のオン出力“１”がアンド
回路２９，３０を介してアンド回路３１，３２に
与えられ、低周波クロツクパルスLFOを1/2分周
器３３で1/2分周した低速低周波クロツクパルス
LFO′が選択される。押釦PB８またはPB９を深
いタツチで押圧したときはスイツチPS８２，PS
９２のオン出力“１”がアンド回路３４，３５に
与えられ、低周波クロツクパルスLFOが選択さ
れる。このとき、インバータ３６，３７の出力
“０”によりアンド回路２９，３０が動作不能と
なり、第１スイツチPS８１，PS９１の出力は禁
止される。アツプ用押釦PB８の操作にもとづい
て選択された高速または低速の低周波クロツクパ
ルスLFO，LFO′は、アンド回路３１または３４
からオア回路３８及びアンド回路４０を介してプ
ログラマブルアツプダウンカウンタ４２のアツプ
カウント入力(U)に与えられる。ダウン用押釦PB
９の操作にもとづいて選択されたクロツクパルス
LFO，LFO′はオア回路３９及びアンド回路４１
を介してカウンタ４２のダウンカウント入力(D)に
与えられる。

アツプカウント中にカウンタ４２の内容が最大
値（オール“１”）になると、ナンド回路４３の
出力が“０”となり、アンド回路４０が動作不能
となつてアツプカウントが禁止される。ダウンカ
ウント中にカウンタ４２の内容が最小値（オール
“０”）になると、オア回路４４の出力が“０”と
なり、アンド回路４１が動作不能となつてダウン
カウントが禁止される。

カウンタ４２の出力のうち上位３ビツトはデコ
ーダ４５に入力され、「０」乃至「７」のうちい
ずれか１つのデコード出力が“１”となる。デコ
ーダ４５の各出力は第３図のデコーダ２０と同様
にオア回路４６乃至５３を介して自己及び自己よ
り下位の段階に対応するすべての発行素子（Ｌ８
乃至Ｌ１５のうち１乃至複数）に印加される。例
えばデコーダ４５の出力が「３」のときは発光素
子Ｌ８乃至Ｌ１１が点灯される。

設定量を素速く増大するときはアツプ用押釦
PB８を深く押圧する。すると、アンド回路３４
を介して高速の低周波クロツクパルスLFOが選
択され、このクロツクパルスLFOのレートでカ
ウンタ４２が素速くアツプカウントされる。この
カウンタ４２の増数に伴ない発光素子Ｌ８乃至Ｌ
１５が上位の段階に向けて順次点灯していくの
で、所望の段階まで点灯したとき押釦PB８から
指を離せばよい。押釦PB８を浅く押圧したとき
は低速の低周波クロツクパルスLFO′が選択され
るので、カウンタ４２の増数レートは遅い。従つ
て設定量を僅かだけ増大するときは押釦PB８を
浅く押圧するのがよい。これとは反対に、設定量
を素早く減少させるときはダウン用押釦PB９を
深く押圧し、ゆつくり減少させるときは押釦PB
９を浅く押圧する。カウンタ４２の減数に伴い発
光素子Ｌ８乃至Ｌ１５が下位に向けて順次消灯し
ていくので、所望の段階まで消灯したとき押釦
PB９から指を離せばよい。

尚、第３図及び第４図共、設定量が棒グラブ状
に点灯表示されるようになつているが、設定量に
対応する単一の発光素子のみを点灯する場合はデ
コーダ２０及び４５の各出力「０」乃至「７」を
各々に対応する単一の発光素子のみに印加するよ
うにすればよい。棒グラフ状の表示が好ましいも
のは各音色毎の音量レベル、自動リズム音の音量
レベル、リズムのテンポ、サステイン時間長、等
であり、単一点灯が好ましいものは上鍵盤音と下
鍵盤音の音量バランス、鍵盤音とリズム音の音量
バランス等である。

第５図はコントロールパネル１０におけるＡ型
操作子ユニツトの一例を示す図である。Ａ型操作
子は１個の押釦スイツチPS１０から成り、その
押釦PB１０の内部に発光素子Ｌ１６が収納され
ている。押釦スイツチPS１０が押圧されると、
ワンシヨツト回路５４から１パルスが出力され、
アンド回路５５及び５６に供給される。Ｒ−Ｓフ
リツプフロツプ５７の出力(Q)がアンド回路５５に
加えられると共にインバータ５８で反転されてア
ンド回路５６に加えられている。アンド回路５５
の出力はオア回路５９を介してフリツプフロツプ
５７のリセツト入力(R)に加わり、アンド回路５６
の出力はオア回路６０を介してフリツプフロツプ
５７のセツト入力(S)に加わる。フリツプフロツプ
５７の出力(Q)は発光素子Ｌ１６に印加される。従
つて自己復帰型の押釦スイツチPS１０を押圧す
る毎にフリツプフロツプ５７の状態が反転し、発
光素子Ｌ１６が点灯または消灯される。

第２図において、コントロールパネル１０にお
ける複数のＡ型操作子ユニツト１０Ａ…及びＢ型
操作子ユニツト１０Ｂ…の出力は、縦続接続され
た並列入力直列出力型（これをPISOで示す）シ
フトレジスタ６１ａ乃至６１ｎによつて１ピツト
の直列データSDに変換されて制御回路１２に供
給される。また、制御回路１２からはコントロー
ルパネル１０の各操作子を所定の状態に設定する
ための直列データSSDが与えられるようになつて
おり、この直列データSSDは縦続接続された直列
入力並列出力型（これをSIPOで示す）シフトレ
ジスタ６２ａ乃至６２ｎによつて並列データに変
換されて各操作子ユニツト１０Ａ…，１０Ｂ…に
入力される。また、SIPOシフトレジスタ６２ａ
乃至６２ｎの出力を所定のタイミングで各操作子
ユニツト１０Ａ…，１０Ｂ…に取り込むためのロ
ード信号LAまたはLBが制御回路１２からコント
ロールパネル１０に与えられる。

第３図に示すようなＢ型操作子ユニツトにおい
ては、この操作子ユニツトに対応するSIPOシフ
トレジスタ（６２ａ乃至６２ｎのうちいずれか１
つから出力される並列コード信号はセレクタ１７
の「１」入力に与えられ、ロード信号LA（または
LB）はセレクタ１７の制御入力及びオア回路１
９を介してレジスタ１８のロード制御入力(L)に与
えられる。従つて、ロード信号LA（またはLB）
が“１”のとき、この操作子ユニツトに対応する
SIPOシフトレジスタ（６２′ａ乃至６２ｎのうち
１つ）から与えられるコード信号がセレクタ１７
の「１」入力を介してレジスタ１８に取り込まれ
る。また、第４図に示すようなＢ型操作子ユニツ
トにおいては、このユニツトに対応するSIPOシ
フトレジスタ（６２ａ乃至６２ｎのうちいずれか
１つ）から出力される並列コード信号はプログラ
マブルアツプダウンカウンタ４２のプリセツトデ
ータ入力PDIに与えられ、ロード信号LA（または
LB）は該カウンタ４２のプリセツト可能入力PE
に与えられる。従つて、ロード信号LA（または
LB）が“１”のとき、このユニツトに対応する
SIPOシフトレジスタ（６２ａ乃至６２ｎのうち
１つ）から与えられるコード信号がカウンタ４２
にプリセツトされる。

第５図に示すようなＡ型操作子ユニツトにおい
ては、このユニツトに対応するPISOシフトレジ
スタ（６２ａ乃至６２ｎのうち１つ）の出力信号
はアンド回路６３に与えられると共にインバータ
６４で反転されてアンド回路６５に与えられる。
またロード信号LA（またはLB）はアンド回路６
３及び６５に与えらる。アンド回路６３の出力は
オア回路６０を介してフリツプフロツプ５７のセ
ツト入力(S)に与えられ、アンド回路６５の出力は
オア回路５９を介してリセツト入力(R)に与えられ
る。従つて、ロード信号LA（またはLB）が“１”
のとき、このユニツトに対応するSIPOシフトレ
ジスタ（６２ａ乃至６２ｎのうち１つ）の出力信
号が“１”ならばフリツプフロツプ５７は強制的
にセツトされ、“０”ならば強制的にリセツトさ
れる。

第３図に示すようなＢ型操作子ユニツトにおい
てはレジスタ１８の出力が該ユニツトに対応する
PISOシフトレジスタ（６１ａ乃至６１ｎのうち
１つ）に入力される。また、第４図に示すような
Ｂ型操作子ユニツトにおいてはカウンタ４２の出
力が該ユニツトに対応するPISOシフトレジスタ
（６１ａ乃至６１ｎのうち１つ）に入力される。
第５図に示すようなＡ型操作子ユニツトにおいて
はフリツプフロツプ５７の出力が該ユニツトに対
応するPISOシフトレジスタ（６１ａ乃至６１ｎ
のうち１つ）に入力される。

Ａ型操作子ユニツトに対応するシフトレジスタ
６１ａ乃至６１ｎ，６２ａ乃至６２ｎは夫々１ス
テージしかシフトステージを持たず、Ｂ型操作子
ユニツトに対応するシフトレジスタ６１ａ乃至６
１ｎ，６２ａ乃至６２ｎは各ユニツトのレジスタ
１８あるいはカウンタ４２のビツト数と同数のス
テージ数をもつことはいうまでもない。この実施
例では、コントロールパネル１０における全操作
子の出力データの合計ピツト数は64ビツトであ
り、従つて、PISOシフトレジスタ６１ａ乃至６
１ｎ及びPISOシフトレジスタ６２ａ乃至６２ｎ
の合計ステージ数は夫々６４ステージである。各
シフレジスタ６１ａ乃至６１ｎ及び６２ａ乃至６
２ｎはシステムクロツクパルスφに従つてシフト
制御される。タイミング信号発生器６６はシステ
ムクロツクパルスφにもとづいて各種のタイミン
グ信号を発生するためのもので、そのうちのタイ
ミング信号SY６３はPISOシフトレジスタ６１ａ
乃至６１ｎへの並列データ取り込みタイミングを
制御する。このタイミング信号SY６３はシステ
ムクロツクパルスφの１周期分のパルス幅をも
ち、パルスφが64パルス発生する毎に１パルスの
割合で繰返し発生する。

各PISOシフトレジスタ６１ａ乃至６１ｎのロ
ード制御入力にはタイミング信号SY６３が与え
られており、この信号SY６３が“１”となつた
とき、コントロールパネル１０の各操作子ユニツ
トから出力されている各種楽音制御データが各レ
ジスタ６１ａ乃至６１ｎに並列的に取り込まれ
る。取り込まれたデータはシフトレジスタ６１ａ
乃至６１ｎ内を順次シフトされていき、最後のシ
フトレジスタ６１ｎの最終ステージから直列デー
タSDとして出力される。信号SY６３の発生時か
らクロツクパルスφの64パルス分の時間が経過す
ると、64ステージから成るPISOシフトレジスタ
６１ａ乃至６１ｎにおける全データの直列シフト
出力が完了する。このときタイミング信号SY６
３が再び発生し、各レジスタ６１ａ乃至６１ｎに
並列デーアが新たに取り込まれる。こうして、合
計64ビツトの各種楽音制御データが直列化して繰
返し出力される。

直列化された楽音制御データSDは楽音発生部
１４に与えられると共に、制御回路１２内の
SIPOシフトレジスタ６７に入力される。この
SIPOシフトレジスタ６７はシステムクロツクパ
ルスφによつてシフト制御される64ステージ／１
ビツトのシフトレジスタであり、64ビツトの直列
楽音制御データSDの並列データに変換して各ス
テージから出力する。また、シフトレジスタ６７
の最終ステージの出力は排他オア回路６８に入力
される。この回路６８の他の入力には直列楽音制
御データSDが加えられており、両入力には64ビ
ツト分の時間遅れがある。従つて、64ビツトの楽
音制御データのうち同じデータ（ピツト）の現在
の状態（SD）とその直前の状態とが排他オア回
路６８で順次比較されることになる。両者が一致
するとき（つまりデータが変化していないとき）
排他オア回路６８の出力は“０”であり、不一致
のとき（つまりデータが変化したとき）“１”で
ある。この排他オア回路６８の出力はイベント信
号EVNTとして楽音発生部１４に与えられる。

SIPOシフトレジスタ６７から並列的に出力さ
れる64ビツトのデータはプリセツトRAM（ラン
ダムアクセスメモリの略、以下同じ）６９及びキ
ヤセルRAM７０のデータ入力端子に夫々与えら
れる。プリセツトRAM６９は１ワードが64ビツ
トから成る楽音制御データを４ワード分記憶し得
る容量を有し、キヤンセルRAM７０は１ワード
分記憶し得る容量を有する。RAM６９における
各ワードの記憶エリアはプリセツトパネル１１の
４つのプリセツトスイツチＰ１，Ｐ２，Ｐ３，Ｐ
４に夫々対応しており、これらのスイツチＰ１乃
至Ｐ４によつてアドレス指定される。演奏者の好
みに応じて自由に設定されたコントロールパネル
１０の各操作子の状態をRAM６９に書き込み
（プリセツトし）、かつ読み出すために、プリセツ
トスイツチＰ１乃至Ｐ４が設けられている。

プリセツトROM（リードオンリーメモリの略、
以下同じ）７１はコントロールパネル１０の各操
作子の状態を表わすデータを３ワード分予じめ記
憶したもので、プリセツトパネル１１の３つのプ
リセツトスイツチＰ５，Ｐ６，Ｐ７によつて各ワ
ードの記憶エリアがアドレス指定される。記憶回
路７２は磁気カードMCに記憶されているコント
ロールパネル１０の各操作子の状態を示す１ワー
ド分のデータを読み取つて記憶するための回路で
ある。

RAM６９，７０、ROM７１、及び記憶回路
７２のいずれかから読み出された１ワード分の楽
音制御データ（プリセツトデータ）はPISOシフ
トレジスタ７３に並列入力される。このシフトレ
ジスタ７３はシステムクロツクパルスφによつて
シフト制御される64ステージ／１ビツトのレジス
タであり、タイミング信号SY６３のパルス発生
タイミングで１ワード分（64ビツト）の並列デー
タを各ステージにロードする。シフトレジスタ７
３に取り込まれた１ワード分の楽音制御データ
（プリセツトデータ）はクロツクパルスφに従つ
て最終ステージから順次出力され、直列のプリセ
ツトデータSSDとしてSIPOシフトレジスタ６２
ａ乃至６２ｎの最初のステージに直列入力され
る。そして、前述の通り、ロード信号LA（または
LB）にもとづいて各操作子ユニツト１０Ａ…，
１０Ｂ…のレジスタ１８あるいはカウンタ４２あ
るいはフリツプフロツプ５７等に夫々記憶され
る。従つて、プリセツトモードが選択された場合
はそのプリセツトデータの状態が各操作子ユニツ
ト１０Ａ…，１０Ｂ…で夫々表示される。尚、後
述のように、ロード信号LA，LBはタイミング信
号SY６３に同期して発生される。従つて、前回
のタイミング信号SY６３の発生時にPISOシフト
レジスタ７３に取り込まれた64ビツトのデータが
そつくりそのままSIPOシフトレジスタ６２ａ乃
至６２ｎに転送されたとき信号LA，LBが発生
し、これらレジスタ６２ａ乃至６２ｎの内容が各
操作子ユニツト１０Ａ…，１０Ｂ…に取り込まれ
る。

プリセツトパネル１１におけるキヤンセルスイ
ツチCSW及びプリセツトスイツチＰ１乃至Ｐ７
の出力と、磁気カードMCが挿入されたときに発
生される磁気カード読み取り終了信号MCRとが
優先回路７１に入力されている。優先回路７４は
入力信号のうち“１”となつている信号を１つだ
け選択して出力するもので、複数の入力信号が
“１”のときは所定の優先順位に従つて１つの信
号“１”を選択する。変化検出回路７５は優先回
路７４の各出力信号が“０”から“１”または
“１”から“０”に変化したことを検出するため
のもので、変化を検出したときイベント信号Ｐ・
EVNTを出力する（“１”にする）。また、優先
回路７４を経由したキヤンセルスイツチCSWの
出力信号はRAM７０の読み出し可能端子（RE）
に与えられると共にキヤンセルリクエスト信号
CREQとしてオア回路７６に与えられる。優先回
路７４を経由したプリセツトスイツチＰ１乃至Ｐ
４の出力信号はRAM６９のアドレス入力及び読
み出し可能端子（ADRS・RE）に与えられると
共に、オア回路７７でまとめられてエニーRAM
リクエスト信号AREQとしてオア回路７６に与
えられる。優先回路７４を経由したプリセツトス
イツチP5乃至Ｐ７の出力信号はROM７１のアド
レス入力及び読み出し可能端子（ADRS・RE）
に与えられると共に、オア回路７８でまとめられ
てエニーROMリクエスト信号OREQとしてオア
回路７６に与えられる。優先回路７１を経由した
磁気カード読み取り終了信号MCRは記憶回路７
２の読み出し可能端子（RE）に与えられると共
に磁気カードリクエスト信号MREQとしてオア
回路７６に与えられる。

プリセツトパネル１１に設けられたメモリスイ
ツチMSWはRAM６９に書込み命令を与えるた
めのものである。このスイツチMSWの出力信号
MEMはアンド回路７９に与えられる。アンド回
路７９の他の入力にはタイミング信号SY６３と
エニイRAMリクエスト信号AREQが加えられて
おり、その出力はRAM６９の書込み可能端子
（WE）に与えられる。RAM６９は書込み可能端
子（WE）に“１”が与えられたとき、アドレス
入力（ADRS）によつて指定されたエリアに
SIPOシフトレジスタ６７から出力された６４ビ
ツト分のデータを書込む。信号SY６３のパルス
発生タイミングにおいては、該信号SY６３の前
回の発生タイミングにおいてコントロールパネル
１０からPISOシフトレジスタ６１ａ乃至６１ｎ
に取り込まれた64ビツトのデータがすべてSIPO
シフトレジスタ６７に転送されてきている。従つ
て、この信号SY６３のタイミングでRAM６９
の書込みを制御することにより、コントロールパ
ネル１０の全操作子の状態を示す６４ピツトのデ
ータをすべて書込むことができる。また、RAM
６９では、書込み可能端子（WE）に与えられる
信号が“０”のとき、アドレス入力及び読み出し
可能端子（ADRS・RE）に与えられる信号によ
つて指定されたエリアから１ワード（64ビツト）
分のデータを読み出す。

RAM６９に対する書込みは次のようにして行
なう。演奏者は、まず、コントロールパネル１０
の各操作子を所望の状態に手動設定する。すなわ
ち、第３図乃至第５図に示すような各操作子ユニ
ツト１０Ａ…，１０Ｂ…の押釦PB０，PB１…を
望み通りに押圧し、記憶回路（レジスタ１８、カ
ウンタ４２、フリツプフロツプ５７等）に所望の
状態を示すデータを夫々記憶させる。こうして手
動設定した各操作子の状態は各々に対応する発光
素子Ｌ０，Ｌ１…によつて可視表示され、演奏者
によつて確認される。各操作子の状態を示すデー
タは各ユニツト１０Ａ…，１０Ｂ…内の記憶回路
１８，４２，５７からPISOシフトレジスタ６１
ａ乃至６１ｎを介してSIPOシフトレジスタ６７
に絶えず送り込まれる。

コントロールパネル１０の全操作子を所望の状
態に設定し終えた後、RAM６９の所望のエリア
を指示するプリセツトスイツチ（Ｐ１乃至Ｐ４の
うち１つ）を押圧すると同時にメモリスイツチ
MSWを押圧する。すると、タイミング信号SY
６３のタイミングでアンド回路７９の条件が成立
し、押圧されたプリセツトスイツチＰ１乃至Ｐ４
に対応するRAM６９のエリアにレジスタ６７の
データすなわちコントロールパネル１０の設定状
態を示すデータが書き込まれる。

以上の操作を、コントロールパネル１０の設定
状態に変えて、各プリセツトスイツチＰ１乃至Ｐ
４につき、夫々行なう。こうして、RAM６９の
全エリアに演奏者の望みの楽音制御データの組合
せが４組（４ワード）記憶される。

PAM６９あるいはROM７１を読み出す場合
は、ブリセツトスイツチＰ１乃至Ｐ７のいずれか
１つを単独で押圧する。これにより、PAM６９
あるいはROM７１の対応するエリアから64ビツ
ト分のデータが読み出され、タイミング信号SY
６３のタイミングでPISOシフトレジスタ７３に
ロードされる。

例えば、RAM６９を読み出すためのスイツチ
Ｐ１乃至Ｐ４が押圧されると、RAM６９からデ
ータが読み出されると共に、第６図に示すように
エニーRAMリクエスト信号AREQが“１”とな
る。また、イベント信号Ｐ・EVNTが第６図に
示すように発生する。このイベント信号Ｐ・
EVNTはアンド回路８０に与えられる。アンド
回路８０の他の入力には信号AREQの“１”が
オア回路７６を介して加えられる。従つて、アン
ド回路８０の出力信号Ｓ１はプリセツトスイツチ
Ｐ１乃至Ｐ４が新たに押圧されたとき、イベント
信号Ｐ・EVNTに対応して“１”となる。アン
ド回路８０の出力信号Ｓ１はＲ−Ｓフリツプフロ
ツプ８１のセツト入力(S)に加わる。このフリツプ
フロツプ８１のリセツト入力(R)にはタイミング信
号SY６３が加わる。従つて、フリツプフロツプ
８１の出力信号Ｑ１は第６図に示すように信号Ｓ
１の立下りから信号SY６３の立下りまで“１”
となる。アンド回路８２には信号Ｑ１とSY６３
とが入力されており、その出力信号Ｓ２は第６図
に示すように発生する。すなわち、プリセツトス
イツチＰ１乃至Ｐ４が押圧されたときから数えて
最初のタインミグ信号SY６３（第６図参照）が
発生するときに同期して信号Ｓ２が“１”とな
る。丁度このとき、RAM６９から読み出された
データがPISOレジスタ７３にロードされる。

信号Ｓ２はセツト優先型のＲ−Ｓフリツプフロ
ツプ８３のセツト入力(S)に与えられる。このフリ
ツプフロツプ８３のリセツト入力(R)にはタイミン
グ信号SY６３が加えられる。従つて、このフリ
ツプフロツプ８３の出力信号Ｑ２は第６図に示す
ように信号Ｓ２の立下りから次の信号SY６３の
立下りまでの64タイムスロツト（１タイムスロツ
トはクロツクパルスφの１周期）の間“１”とな
る。この出力信号Ｑ２とタイミング信号SY６３
がアンド回路８４に入力されており、第６図に示
すように該アンド回路８４からロード信号LAが
発生される。すなわち、RAM６９から新たに読
み出されたデータがPISOレジスタ７３に取り込
まれたときから64タイムスロツト分の時間が経過
したときロード信号LAが発生する。従つて、ス
イツチＰ１乃至Ｐ４によつて選択された64ビツト
分のプリセツトデータがSIPOレジスタ６２ａ乃
至６２ｎに確実に転送されたときロード信号LA
が発生し、夫々に対応する所定の操作子ユニツト
１０Ａ…，１０Ｂ…にこれからのデータが取り込
まれる。尚、操作子ユニツト１０Ａ…，１０Ｂに
はロード信号LA及びLBのいずれか一方が入力さ
れるようになつているが、通常は信号LBはLAと
全く同一の信号であると考えてよい。すなわち、
信号LBを出力するアンド回路８５は、通常のイ
ンバータ８６の出力信号“１”によつて動作可能
となつており、他の入力に加わる信号LAに対応
して信号LBが発生するようになつている。信号
LAとLBの違いについては後述する。

スイツチＰ５乃至Ｐ７あるいはCSWの押圧操
作にもとづいてあるいは磁気カードMCの挿入に
もとづいてROM７１あるいはRAM７０あるい
は記憶回路７１を読み出す場合も上述と同様に、
読み出したデータがPISOレジスタ７３に取り込
まれたときか64タイムスロツト後に１発のロード
信号LAが発生し、これらのデータが所定の各操
作子ユニツト１０Ａ…，１０Ｂ…に夫々取り込ま
れる。すなわち、前述と同様に、スイツチ出力あ
るいは信号MCRの変化時にイベント信号Ｐ・
EVNTが発生し、かつこれらのスイツチ出力あ
るいは信号MCRに対応してリクエスト信号
CREQ、OREQ、MREQが発生することにより
アンド回路８０の条件が成立し、これにもとづき
ロード信号LAが発生される。

尚、ROM７１に対応する３つのプリセツトス
イツチＰ５乃至Ｐ７のうち、Ｐ５及びＰ６は楽音
を望ましい状態で発生させるためのプリセツトデ
ータを夫々選択するものであるが、Ｐ７はコント
ロールパネル１０の状態を初期状態にリセツトす
るためのデータを選択するためのものである。す
なわち、このスイツチＰ７を押圧すると、各操作
子の設定レベルを０に、音量バランスを中点に、
各効果をオフ状態に、夫々設定するデータROM
７１から読み出され、これにもとづきコントロー
ルパネル１０の各操作子の初期状態に設定され
る。従つて各操作子の初期設定がワンタツチで行
なえる。

キヤンセルRAM７０は、RAM６９，７０、
ROM７１、あるいは記憶回路７２から読み出さ
れたプリセツトデータをコントロールパネル１０
に書き込む直前に該コントロールパネル１０で設
定されていた状態を記憶するためのものである。
このRAM７０の書込み可能端子（WE）にはア
ンド回路８４から出力されたロード信号LAが与
えられる。このロード信号LAにもとづいてコン
トロールパネル１０にプリセツトデータを書き込
むとき、その直前までコントロールパネル１０で
設定されていた状態を示すデータはSIPOレジス
タ６７に記憶されている。従つて、ロード信号
LAが発生すると、その直前のコントロールパネ
ル１０の設定状態を示すデータがRAM７０に書
込まれる。

このキヤンセルRAM７０は、コントロールパ
ネル１０に記憶したプリセツトデータをキヤンセ
ルして、該パネル１０の状態を該プリセツトデー
タを記憶する直前の状態に戻すために利用され
る。例えば、演奏前にプリセツトRAM６９（あ
るいは磁気カードMC）に書き込むべきデータを
コントロールパネル１０において選択設定する場
合、あるいは演奏中にプリセツトモードから手動
モードに戻す場合にこのRAM７０が有効に利用
される。RAM６９に書き込むべきデータを形成
する（望みの音作り）のための典型的な手順を説
明すると次の通りである。

まずリセツト用のスイツチＰ７を押圧してコン
トロールパネル１０の状態をリセツトする。次
に、コントロールパネル１０の各操作子を望みの
状態に夫々手動設定する。手動によつて設定した
各操作子の状態を示すデータは直列データSDと
して出力され、SIPOレジスト６７に入力される。
手動設定した状態はコントロールパネル１０の各
発光素子Ｌ０，Ｌ１…の点灯表示によつて目視確
認できる。また、このデータSDは楽音発生部１
４にも与えらられるので、適当な鍵を押圧して楽
音を発音させることにより、手動設定した楽音制
御内容を耳で確認することもできる。次に、
ROM７１に記憶させている固定のプリセツトデ
ータあるいはRAM６９に既に記憶されているプ
リセツトデータを上記手動設定データとを比較す
るために、所望のプリセツトスイツチＰ１乃至Ｐ
６を押圧する。これにより、RAM６９あるいは
ROM７１から１組のプリセツトデータが読み出
されてPISOレジスタ７３にロードされる。その
64タイムスロツト後にロード信号LAが発生され、
PISOレジスタ７３からSIPOレジスタ６２ａ乃至
６２ｎに移つたプリセツトデータがコントロール
パネル１０に書き込まれると同時に、SIPOレジ
スタ６７の手動設定データがRAM７０に記憶さ
れる。プリセツトデータの内容はコントロールパ
ネル１０の点灯表示によつて目視確認できると共
に実際に楽音を発音させて耳で確認することもで
きる。こうして、先の手動設定内容とプリセツト
内容とを比較した後、キヤンセルスイツチCSW
を押圧する。そうすると、キヤンセルRAM７０
から先の手動設定内容が読み出されてPISOレジ
スタ７３にロードされると共に、信号Ｐ・
EVNTとCREQにもとづいてロード信号LAが発
生し、PISOレジスタ７３からSIPOレジスタ６２
ａ乃至６２ｎに転送された先の手動設定データが
コトロールパネル１０に記憶される。こうして、
コントロールパネル１０のプリセツトデータがキ
ヤンセルされ、該パネル１０の状態はそのプリセ
ツトデータを記憶する直前の手動設定状態に復帰
する。演奏者は先のプリセツト内容との比較にも
とづきコントロールパネル１０の手動設定内容を
適宜手直しする。こうして、コントロールパネル
１０における手動設定状態を最終的に確定した
ら、メモリスイツチMSWと所望のプリセツトス
イツチＰ１乃至Ｐ４を同時に押圧してその状態を
プリセツトRAM６９に記憶する。

また、演奏中にプリセツトモードによる演奏を
挿入する場合は、プリセツトスイツチＰ１乃至Ｐ
６等が操作される直前のコントロールパネル１０
の状態がRAM７０に記憶されるので、その後キ
ヤンセルスイツチCSWを押圧することによりプ
リセツトモードが挿入される直前の状態にコント
ロールパネル１０の状態を復帰させることがで
き、便利である。

プリセツトパネル１１に設けられた書込みスイ
ツチWSWは磁気カードMCにデータを書込むた
めのものである。記憶回路８７は、コントロール
パネル１０における設定状態を示す直列データ
SDを受入れ、それをタインミング信号SY６３の
タイミングで並列データに変換して記憶するもの
である。この記憶回路８７のイネーブル入力(E)に
は書込みスイツチWSWの出力が与えられてい
る。８８′は磁気カード挿入検出回路であり、磁
気カードMCは挿入されたときこれを検知してモ
ータ回路８９を駆動し、カードMCをヘツド
WH，RHまで引き込みその後返却する。挿入検
知回路８８の出力は記憶回路８７の読み出し可能
端子（RE）及び記憶回路７２の書込み可能端子
（WE）にも与えられる。記憶回路８７は書込み
スイツチWSWの押圧後磁気カードMCが挿入さ
れたことを条件に記憶データ（すなわちコントロ
ールパネル１０の現在の設定状態を示すデータ）
を読み出して書込みヘツドWHに与える。こうし
て、磁気カードMCにコントロールパネル１０の
状態を書込む（プリセツトする）ことができる。

磁気カードMCの記憶内容をコントロールパネ
ル１０にセツトする場合は、該カードMCを単独
で挿入する。読み取りヘツドRHで読み取つた磁
気カードMCの記憶内容は記憶回路７２に記憶さ
れる。この読み取りが終了したとき記憶回路７２
から読み取り終了信号MCRが出力され、優先回
路７４を経由して該回路７２の読み出し可能端子
（RE）′に与えられる。同時にイベンド信号Ｐ・
EVNTとカードリクエスト信号MREQが発生し、
これにもとづきロード信号LAが発生する。従つ
て、記憶回路７２に記憶された磁気カードMCの
記憶データが該回路７２から読み出され、PISO
レジスタ７３、SIPOレジスタ６２ａ乃至６２ｎ
を介してコントロールパネル１０に記憶される。

プリセツトパネル１１に設けられた禁止スイツ
チDSWは、RAM６９，７１、ROM７１あるい
は記憶回路７２から読み出されたプリセツトデー
タをコントロールパネル１０に書込む場合に、予
じめ定めた一部の操作子ユニツトにおいてデータ
の変更を禁止するためのスイツチである。このス
イツチDSNWの出力は1/2分周動作を行なうＴフ
リツプフロツプ９０に入力される。このフリツプ
フロツプ９０の状態はスイツチDSWが押圧され
る毎に“１”または“０”に反転する。この出力
が発光素子Ｌ１７に与えられると共にインバータ
８６で反転されてアンド回路８５に入力される。
通常はＴフリツプフロツプ９０の出力を“０”に
設定しておく。その場合、インバータ８６の出力
は“１”であり、アンド回路８５が動作可能とな
る。従つて、ロード信号LBはLAと同様に発生
し、ロード信号LAの発生時にコントロールパネ
ル１０の全操作子ユニツトの内容がプリセツトデ
ータによつえ書替えられる。このとき、禁止スイ
ツチDSWに付属する発光素子Ｌ１７は消灯して
おり、一部データの書替えが禁止されていないこ
とを示す。

一部データの書替えを禁止する場合は、発光素
子Ｌ１７の消灯時に禁止スイツチDSWを押圧す
る。するとＴフリツプフロツプ９０が“１”に変
わり、発光素子Ｌ１７が点灯すると共にインバー
タ８６の出力が“０”となり、アンド回路８５が
動作不能となる。この状態では、ロード信号LA
が発生しても（“１”となつても）、ロード信号
LBは発生せず、常に“０”となつている。従つ
て、RAM６９，７０、ROM７１あるいは記憶
回路７２から読み出したプリセツトデータをロー
ド信号L′Aの発生タインミングでコントロールパ
ネル１０に書込む場合、このロード信号LAの代
わりにロード信号LBが与えられている操作子ユ
ニツトにはプリセツトデータが書込まれず、これ
らの一部操作子ユニツトではそれまでの設定状態
を保持し続ける。書替え禁止状態を解除するに
は、発光素子Ｌ１７が点灯しているとき禁止スイ
ツチDSWを押圧すればよい。

禁止スイツチDSWによる書替禁え止制御の対
象となる楽音制御フアクターは、適宜に選定して
もよいが、例えば、自動リズム部（リズム種類及
びテンポ等）のように一連の楽曲において一般に
その内容が変化しないものなどが適している。こ
のような書替え禁止制御によつて、所望のプリセ
ツトデータの手動設定操作時あるいは演奏時にお
ける操作が楽になると共に、プリセツトデータの
バリエーシヨンを容易に作成することがきるよう
になり、事実上、プリセツトデータの種類を豊富
にすることができる。

以上のように、コントロールパネル１０の各操
作子の設定状態を表示する発光素子Ｌ０，Ｌ１…
は各操作子ユニツト内の記憶回路（レジスタ１
８、カウンタ４２、フリツプフロツプ５７等）の
出力にもとづいて点灯されるようになつており、
かつこれらの記憶回路には手動設定されたデータ
及びプリセツトデータが記憶されるようになつて
いるため、各プリセツトデータの内容を各々に対
応する操作子ユニツトにて可視表示することがで
き、プリセツトの内容の確認が容易に行なえるよ
うになる。

各操作子ユニツト内の記憶回路１８，４２，５
７に記憶されたプリセツトによるあるいは手動設
定による各種楽音制御データは、前述の通り、直
列データSDに変換されて楽音発生部１４に与え
られる。楽音発生部１４には、排他オア回路６８
から出力されるイベント信号EVNT及びタイミ
ング信号SY６３更にはタイミング信号発生器６
６から出力される適宜のタイミング信号SYM等
も与えられる。

第７図に示す楽音発生部１４において、直列化
された64ビツトの楽音制御データSDは64ステー
ジ／１ビツトのSIPOシフトレジスタ９１に入力
される。SIPOシフトレジスタ９１の全ステージ
の出力がレジスタ９２に並列に入力される。一
方、イベント信号EVNTはＲ−Ｓフリツプフロ
ツプ９３のセツト入力(S)に与えられる。タイミン
グ信号SY６３は該フリツプフロツプ９３及びフ
リツプフロツプ９５のリセツト入力(R)に与えられ
ると共にアンド回路９４及び９６に夫々入力され
る。これらのフリツプフロツプ９３，９５及びア
ンド回路９４，９６は第２図のフリツプフロツプ
８１，８３及びアンド回路８２，８４と同様に接
続されており、同様に動作する。直列データSD
のうちいずれかのビツトが変化したときそのタイ
ムスロツトに対応してイベント信号EVNTが
“１”となり、フリツプフロツプ９３がセツトさ
れる。その次に到来するタイミング信号SY６３
のタイミングでフリツプフロツプ９５がセツトさ
れ、更にその次の信号SY６３のタイミングでア
ンド回路９６の出力が“１”となる。このアンド
回路９６の出力はレジスタ９２のロード制御入力
(L)に与えられる。従つて、プリセツトデータの取
り込みあるいは手動による設定内容の変更によつ
てコントロールパネ１０の記憶回路１８，４２，
５７における記憶状態が変化したとき、その変化
後の新しい状態を示すデータがSIPOレジスタ９
１からレジスタ９２に記憶される。

レジスタ９２に記憶された64ビツトの楽音制御
データのうち一部分が補間回路９７Ａ，９７Ｂ，
…９７Ｎを介して楽音発生回路９８に与えられ、
残りの部分が発音発生回路９８に直接入力され
る。補間回路９８Ａ乃至９７Ｎは音量レベル等複
数段階のレベル設定が可能な各種データに対応し
て夫々設けられている。例えば、フルート16フイ
ート系（F16′）あるいはフルート８フイート系
（F8′）等各音色毎の音量レベル設定データあるい
は音量バランス設定データ等に夫々対応して補間
回路９７Ａ乃至９７Ｎが設けられる。この補間回
路９７Ａ乃至９７Ｎは、音色・音量レベルの設定
内容が変更されたとき変更前のレベルと変更後の
レベルとの間を滑らかに補間して設定レベルの急
激な変化をやわらげ、クリツク音等の不都合を解
消するためのものである。

第８図は補間回路９７Ａ乃至９７Ｎの一例とし
て、変更前のレベルと変更後のレベルとの間を対
数的に補間するようにした例を示すものである。
出力レジスタ９９には最終的に楽音発生回路９８
に与えられるレベルデータ（現在のレベルデー
タ）Ｘ１が記憶されている。レジスタ９２（第７
図）から変更後の新たなレベルデータＸ２が初め
て与えられたときこの出力レジスタ９９のレベル
データＸ１は変更前のレベルを示している。引算
器１００では「X2−X1」の引算を実行し、シフ
ト回路１０１ではこの差「X2−X1」をシフトし
て「X2−X1／2ⁿ」なる微小値に縮小する。加算器１０２はレジスタ９９に記憶されているレベルデ
ータＸ２にシフト回路１０１から出力される微小
値を加算するもので、この加算結果がシステムク
ロツクパルスφのタイミングでレジスタ９９に取
り込まれる。第９図に示すように、レベルデータ
が変更された直後は、データＸ１とＸ２の差が最
大であり、シフト回路１０１から加算器１０２に
与えられる微小値は比較的大きな値である。クロ
ツクパルスφのタインミングでデータＸ１の値が
変化し、シフト回路１０１から与えられた微小値
の分だけＸ２に近づく。Ｘ１とＸ２の差が縮まる
につれてシフト回路１０１から加算器１０２に与
えられる微小値は徐々に小さな値となり、Ｘ１の
変化率が落ちる。こうして、レジスタ９９から出
力されるレベルデータＸ１は、変更前のレベルデ
ータと変更後のレベルデータＸ２との間を対数的
に補間するように変化する。最終的にＸ１がＸ２
に等しくなると、引算器１００の出力及びシフト
回路１０１の出力「０」となり、Ｘ２に等しいレ
ベルデータＸ１が加算器１０２及びレジスタ９９
を循環して記憶保持される。尚、Ｘ２＜Ｘ１のと
きは引算器１００の出力は負の値となり、加算器
１０２では事実上の減算が行なわれることはいう
までもない。

第１０図は補間回路９７Ａ乃至９７Ｎの別の例
として、変更前のレベルと変更後のレベルとの間
を直線的に補間するようにした例を示すものであ
る。楽音発生回路９８にはアツプダウンカウンタ
１０３から出力されるレベルデータＸ１が与えら
れる。比較器１０４はレジスタ９２（第７図）か
ら与えられるレベルデータＸ２とレベルデータＸ
１とを比較し、Ｘ２＜Ｘ１のときすなわちレベル
小の方向に変更されたときアンド回路１０５に
“１”を与え、Ｘ２＞Ｘ１のときすなわちレベル
大の方向に変更されたときアンド回路１０６に
“１”を与える。アンド回路１０５が比較的１０
４から与えられる信号“１”により動作可能とな
ると、低周波クロツクパルスLFOがカウンタ１
０３のダウンカウント入力(D)に与えられ、データ
Ｘ１はＸ２に向つて一定レートで徐々に減少して
いく。また、アンド回路１０６が比較器１０４か
ら与えられる信号“１”により動作可能となる
と、低周波クロツクパルスLFOがアツプカウン
ト入力(U)に与えられ、データＸ１はＸ２に向つて
一定レートで徐々に増大する。こうしてＸ１がＸ
２に等しくなると、アンド回路１０５及び１０６
は動作不能となり、カウンタ１０３はカウント動
作を停止して、Ｘ１＝Ｘ２の状態を保持する。第
１１図はＸ２＞Ｘ１のときの直線補間例を示した
ものである。

尚、補間回路９７Ａ乃至９７Ｎは上記例に限ら
ず適宜の構成を用いてよい。例えば所定の補間関
数を記憶したROM等を設けてこの関数に従つて
補間を行なうようにしてもよい。

楽音発生回路９８は、キースイツチ回路１３
（第１図）から与えられる押圧鍵の情報にもとづ
いて決定される音高の楽音信号を、レジスタ９２
及び補間回路９７Ａ乃至９７Ｎから与えられる楽
音制御データに応じた音高、音色、音量等の制御
を施した状態で、出力する。この楽音発生回路９
８における楽音発生方式は如何なる方式を用いて
もよい。また、自動リズム演奏回路等適宜の効果
回路が楽音発生回路９８に含まれることはいうま
でもない。

楽音発生回路９８に与えられる音量レベルデー
タは補間回路９７Ａ乃至９７Ｎを経由したもので
あるので、コントロールパネル１０におけるレベ
ル設定状態が急激に変化した場合でも、実際の音
量レベルはそれに急追することなく滑らかに変化
する。尚、補間回路９７Ａ乃至９７Ｎを経由させ
るレベルデータの種類は音量レベルに限らず、急
激な変化が好ましくないと思われるものを適宜経
由させるようにするとよい。

楽音発生回路９８がデイジタルの楽音信号を発
生するものである場合は、その出力信号をデイジ
タル−アナログ変換器（DAC）１０７に加えて
アナログの楽音信号に変換する。このアナログ楽
音信号はミユーテイング回路１０９を経由してサ
ウンドシステム１５（第１図）に至る。

ミユーテイング回路１０８は、補間回路９７Ａ
乃至９７Ｎと同様の目的で設けられたもので、コ
ントロールパネル１０の各操作子のうちその設定
レベルが急激に変化したとき楽音に好ましくない
影響を与えるものに関して、その設定レベルが変
更されたとき楽音の音量レベルを一時的に弱める
ためのものである。第２図の排他オア回路６８か
ら出力されるイベント信号EVNTとタイミング
信号発生器６６から出力されるミユートタイミン
グ信号SYがアンド回路１０９に与えられており、
このアンド回路１０９の出力信号が“１”となつ
たときミユーテイング回路１０８がミユーテイン
グ動作を開始する。

ミユートタイミング信号SYMは、直列化され
た楽音制御データSDにおける64ビツト分のタイ
ムスロツトのうち、その設定状態が急激に変化し
たとき楽音に好ましくない影響を与えるおそれの
ある操作子（例えば各種音色の音量レベルを設定
するための操作子あるいは音量バランスを設定す
るための操作子など）の設定データが割当てられ
るタイムスロツトに同期して発生する（“１”と
なる）ものである。また、イベント信号EVNT
は前述の通り、64ビツトのデータSDのうちその
値が変化したビツトのタイムロツトに同期して発
生するものである。従つて、その設定状態が急激
に変化したとき楽音に好ましくない影響を与える
おそれのある操作子の設定状態が少しでも変化す
ると、アンド回路１０９の条件が成立し、ミユー
テイング回路１０８のミユーテイング動作が実行
される。

第１２図はミユーテイング回路１０８の一例を
示すもので、アンド回路１０９の出力信号はタイ
マ１１０のリセツト・スタート入力に与えらえ
る。上述のようにアンド回路１０９の条件が成立
してその出力が“１”となつたとき、タイマ１１
０が初期状態にリセツトされると共にその計時動
作を開始する。タイマ１１０は計時動作開始時点
から一定時間の間信号“１”を出力する。コンデ
ンサ１１１は常時は充電されており、タイマ１１
０の出力信号“１”によつFETゲート１１２が
導通したとき抵抗１１３を介してその電荷が放電
される。タイマ１１０の出力信号が“０”に復帰
すると、FETゲート１１２が閉じ、抵抗１１４
を介してコンデンサ１１１が充電される。デイジ
タル−アナログ変換器１０７から与えられるアナ
ログ楽音信号は、FETゲート１１５を介してサ
ウンドシステム１５に与えられる。このFETゲ
ート１１５はコンデンサ１１１の端子電圧に応じ
て制御される。従つて、設定状態の急激な変化が
楽音に好ましくない影響を与えるおそれのある操
作子の設定状態が変化したとき、楽音信号はタイ
マ１１０による一定時間の間コンデンサ１１１の
放電波形に従つて滑らかに消音されると共にその
後該コンデンサ１１１の充電波形に従つて滑らか
に増音される。

補間回路９７Ａ乃至９７Ｎが設けられていない
とすると、操作子の設定レベルが急激に変化した
ときクリツク等の悪影響を伴なう楽音信号が楽音
発生回路９８から出力されるが、その間はタイマ
１１０の動作にもとづき該楽音信号がミユーテイ
ング回路１０８において消音または弱音化される
ので、クリツク等の悪影響を伴なう楽音は発音さ
れない。尚、補間回路９７Ａ乃至９７Ｎとミユー
テイング回路１０８は同様の目的を達成するもの
であるため、どちらか一方だけを設けるようにし
てもよい。

尚、補間回路９７Ａ乃至９７Ｎ及びミユーテイ
ング回路１０８の制御対象となる楽音制御データ
は、複数段階のレベル設定が可能なものに限ら
ず、オン・オフの２値選択型のものでもよい。例
えば或る音色をオンまたはオフしたときにクリツ
ク音が出るおそれがある場合などにこれを防止す
ることができる。また、ミユーテイング回路１０
８はプリセツトパネル１１のスイツチが操作され
たときに動作させるようにしてもよい。

尚、複数の系列で楽音を発生する場合は、各系
列毎にミユーテイング回路１０８を設け、設定状
態が変更された操作子に対応する系列のミユーテ
イング回路のみを動作させるようにしてもよい。

以上の実施例において制御回路１２はハードワ
イアードロジツクによつて構成されているが、マ
イクロコンピユータを用いて構成することもでき
るのは勿論である。その一例を第１３図に示す。

第１３図において、符号１０乃至１５は第１図
に示した同一符号の回路装置と同じものを示す。
また、プリセツトデータROM１１６及びRAM
１１７も第２図のROM７１及びRAM６９と同
じ機能を果すもので、磁気カード書込み及び読み
取り部１１８は第２図のヘツドWH，RH、回路
８８，８９の部分に対応する。１１９はCPU（中
央処理部）、１２０はプログラムROM、１２１
はワーキングRAMである。第２図のキヤンセル
RAM７０に相当するものはプリセツトデータ
RAM１１７あるいはワーキングRAM１２１の
一部を用いればよい。１２２乃至１２５はインタ
ーフエイス部である。各装置間のデータは共通バ
ス１２６を介して授受される。

以上の構成から成るマイクロコンピユータ式電
子楽器を用いて、第１図乃至第１２図を参照して
説明したものと同様の制御を行なうことができ
る。すなわち、第１図乃至第１２図を参照して説
明したものと同じ内容の処理を実行させるプログ
ラムをプログラムROM１２０に記憶し、これを
CPU１１９による制御の下で実行させればよい
のである。そのプログラムの概略手順を第１４図
を参照して説明すると、まず、ステツプ127では
磁気カードMCが挿入されたか否かを判断し、
YESの場合はステツプ128を実行する。ステツプ
128ではプリセツトパネル１１の書込みスイツチ
WSWが押圧されたか否かを判断する。YESのと
きはステツプ129に進み、コントロールパネル１
０の状態を磁気カードMCに書込む。NOのとき
はステツプ130に進み、磁気カードMCの記憶デ
ータを読み取つてワーキングRAM（W.RAM）１
２１に一時記憶する。次にルーチン131に移り、
ステツプ132乃至135を実行する。

ステツプ132ではコントロールパネル１０の状
態をプリセツトデータRAM１１７におけるキヤ
ンセルRAM部（Ｃ・RAM）に書込む。ステツ
プ133ではプリセツトパネル１１の禁止スイツチ
DSWによつて反転制御されるレジスタDRがセツ
ト状態であるか否かを判断する。NOのときステ
ツプ134へ、YESのとき135へ進む。ステツプ134
では、ルーチン131の直前のステツプ130（あるい
は136、137、138）でワーキングRAM１２１に
一時記憶した64ビツトのプリセツトデータをすべ
てコントロールパネル１０に書込む。ステツプ
135ではワーキングRAM１２１に一時記憶した
64ビツトのプリセツトデータのうち所定部分をコ
ントロールパネル１０に書込む。

ステツプ127がNOのときはステツプ139に進
み、RAM用のプリセツトスイツチＰ１乃至Ｐ４
が押圧されたか否かを検出する。YESであれば
ステツプ１４０に進み、同時にメモリスイツチ
MSWが押圧されたか否かを検出する。ここも
YESならばステツプ１４１に進み、コントロー
ルパネル１０の状態をブリセツトデータRAM１
１７におけるスイツチＰ１乃至Ｐ４によつて選択
されたRAM部に書き込む。ステツプ140がNOの
ときはステツプ136に進み、スイツチＰ１乃至Ｐ
４によつて選択されたRAM１１７の記憶データ
を読み出してワーキングRAM１２１に一時記憶
し、その後ルーチン131を実行する。

ステツプ139がNOのときはステツプ142に進
み、ROM用のプリセツトスイツチＰ５乃至Ｐ７
が押圧されたか否かを調べる。YESのときはス
テツプ137に進み、NOのときはステツプ143に進
む。ステツプ137ではスイツチＰ５乃至Ｐ７によ
つて選択されたプリセツトデータROM１１６を
読み出して、その内容をワーキングRAM１２１
に一時記憶し、その後ルーチン131を実行する。

ステツプ143ではキヤンセルスイツチCSWが押
圧されたか否かを調べ、YESのときはステツプ
138に進み、キヤンセルRAM部（Ｃ・RAM）の
内容を読み出してワーキングRAM１２１に一時
記憶し、その後ルーチン131を実行する。

ステツプ143がNOのときはステツプ144に進
み、禁止スイツチDSWが押圧されたか否かを調
べる。YESのときはステツプ145に進み、レジス
タDRの状態を反転する。つまり、DRがセツト
状態のときはリセツトし、リセツト状態のときは
セツトする。

尚、上記各実施例におけるプリセツトデータ記
憶用の書込み及び読み出し可能な記憶装置
（RAM６９，７０，１１７等）は、適宜の手段
を講ずることにより不揮発性とすることができる
のは勿論である。例えば、バツテリーバツクアツ
プ型とする、あるいは既に市販されている各種の
不揮発型RAM素子を用いる、等により電源オフ
時にもプリセツトデータを記憶保持することがで
きる。

〔発明の効果〕

以上説明したようにこの発明によれば、手動設
定装作とプリセツトデータ選択操作の両方により
楽音制御データの設定を行うことができるものに
おいて、プリセツトデータの選択がなされた後、
該プリセツトデータの選択をキヤンセルし、プリ
セツトデータ選択直前の設定内容を瞬時に再現す
ることができる、という効果を奏する。しかも、
プリセツトデータの選択がなされた後に手動設定
操作が更になされて制御データが変更・修正され
たとしても、プリセツトデータ選択直前の設定内
容を瞬時に再現することができる、という優れた
効果を奏する。

【図面の簡単な説明】

第１図はこの発明を実施した電子楽器の全体構
成を略示するブロツク図、第２図は第１図のプリ
セツトパネル及び制御回路の詳細例を示すブロツ
ク図、第３図は第１図及び第２図に示されたコン
トロールパネルにおけるＢ型操作子ユニツトの一
例を示す回路図、第４図は同じくＢ型操作子ユニ
ツトの別の例を示す回路図、第５図は同じくコン
トロールパネルにおけるＡ型操作子ユニツトの別
の例を示す回路図、第６図は第２図におけるコン
トロールパネルに対してロード信号を与えるため
の回路部分の動作例を示すタイミングチヤート、
第７図はこの発明の一実施例を示す図であつて、
第１図の楽音発生部の内部を示すブロツク図、第
８図は第７図の補間回路の一例を示すブロツク
図、第９図は第８図の補間動作を例示するグラ
フ、第１０図は第７図の補間回路の別の例を示す
ブロツク図、第１１図は第１０図の補間動作を例
示するグラフ、第１２図は第７図のミユーテイン
グ回路の一例を示す回路図、第１３図はこの発明
を実施した別の電子楽器の全体構成を略示するブ
ロツク図、第１４図は第１３図のマイクロコンピ
ユータ部分によつて実行される処理の一例を略示
するフローチヤート、である。１０……コントロールパネル、１０Ａ……Ａ型
操作子ユニツト、１０Ｂ……Ｂ型操作子ユニツ
ト、１１……プリセツトパネル、１８，４２，５
７……コントロールパネルの記憶装置であるレジ
スタ、カウンタ及びフリツプフロツプ、６９，７
１……プリセツトデータを記憶するRAM及び
ROM、７０……キヤンセルRAM、Ｐ１乃至Ｐ
７……プリセツトスイツチ、CSW……キヤンセ
ルスイツチ、７５……変化検出回路、PSO乃至
PS１０……コントロールパネルの押釦スイツチ、
Ｌ０乃至Ｌ１６……発光素子。

Claims

【特許請求の範囲】１楽音を制御するための制御データを手動で設
定するための手動設定手段と、複数の前記制御データを記憶するものであり、
記憶した各制御データの内容が前記手動設定手段
の設定操作に応じて変更される第１の記憶手段
と、複数の前記制御データを記憶するための第２の
記憶手段と、複数の前記制御データからなるプリセツトデー
タを記憶したプリセツト記憶手段と、前記プリセツト記憶手段に記憶したプリセツト
データを選択するためのプリセツト選択手段と、前記プリセツト選択手段の選択に応じて前記第
１の記憶手段にそれまで記憶していた複数の制御
データを前記第２の記憶手段に転送して記憶させ
る一方で、該プリセツト選択手段の選択に応じて
前記プリセツト記憶手段からプリセツトデータを
読み出し、前記第１の記憶手段に書き込む第１の
制御手段と、プリセツトデータの選択をキヤンセルするため
の操作手段と、前記操作手段によりキヤンセル操作がなされた
とき、前記第２の記憶手段に記憶している複数の
制御データを前記第１の記憶手段に転送し記憶さ
せることにより、該第１の記憶手段の記憶内容を
プリセツトデータの選択がなされる直前の状態に
復帰させる第２の制御手段とを具え、前記第１の記憶手段に記憶している制御
データに基づき楽音を制御するようにした電子楽
器の楽音制御装置。