JPS63269548A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63269548A JPS63269548A JP10370687A JP10370687A JPS63269548A JP S63269548 A JPS63269548 A JP S63269548A JP 10370687 A JP10370687 A JP 10370687A JP 10370687 A JP10370687 A JP 10370687A JP S63269548 A JPS63269548 A JP S63269548A
- Authority
- JP
- Japan
- Prior art keywords
- oxidizing atmosphere
- semiconductor device
- temperature
- contact hole
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、微細化された半導体ｊｔ置の製造方法に関
するものである。
するものである。
この発明は、層間絶縁膜を加熱処理により、軟化熔融し
平坦化とコンタクトホールのテーパー化を行う、いわゆ
るコンタクトリフロー工程に関するもので、コンタクト
リフロー工程に用いる加熱炉内への半導体基板の導入と
、導入後のりフロー温度に到達するまでの昇温を酸化性
雰囲気を用いて行う事により、−間絶縁膜に含まれる不
純物元−素（例えばボロン、リン、ヒ素など）のコンタ
クトホール底部の半導体領域（例えばソース、ドレイン
、ゲート多結晶シリコン領域など）への侵入を防ぎ、コ
ンタクト抵抗の増加を抑制する事ができる。
平坦化とコンタクトホールのテーパー化を行う、いわゆ
るコンタクトリフロー工程に関するもので、コンタクト
リフロー工程に用いる加熱炉内への半導体基板の導入と
、導入後のりフロー温度に到達するまでの昇温を酸化性
雰囲気を用いて行う事により、−間絶縁膜に含まれる不
純物元−素（例えばボロン、リン、ヒ素など）のコンタ
クトホール底部の半導体領域（例えばソース、ドレイン
、ゲート多結晶シリコン領域など）への侵入を防ぎ、コ
ンタクト抵抗の増加を抑制する事ができる。
従来、コンタクトリフロー工程における加熱炉内への半
導体基板の導入と導入後の昇温は、チ・ノ素などの不活
性ガスを主体とする雰囲気を用いて行われている。第２
図に従来技術により形成されたシリコン半導体装置のコ
ンタクトホール部分の断面図を示す。
導体基板の導入と導入後の昇温は、チ・ノ素などの不活
性ガスを主体とする雰囲気を用いて行われている。第２
図に従来技術により形成されたシリコン半導体装置のコ
ンタクトホール部分の断面図を示す。
しかし、従来の不活性ガスを主体とする雰囲気を用いる
方法では、層間絶縁膜に含まれる不純物元素（例えばボ
ロン、リン、ヒ素など）がコンタクトホール底部の半導
体領域に侵入する事が避けられない為に、侵入する不純
物元素の種類と半導体領域の伝導タイプの関係により、
コンタクト抵抗が増加する場合があるという問題点があ
った。
方法では、層間絶縁膜に含まれる不純物元素（例えばボ
ロン、リン、ヒ素など）がコンタクトホール底部の半導
体領域に侵入する事が避けられない為に、侵入する不純
物元素の種類と半導体領域の伝導タイプの関係により、
コンタクト抵抗が増加する場合があるという問題点があ
った。
上記問題点を解決するためにこの発明は、コンタクトリ
フロー工程に用いる加熱炉内への半導体基板の導入（導
入時の炉内温度は８５０℃以下）と、導入後のリフロー
温度（８５０℃〜１１００℃）に到達するまでの昇温を
酸化性雰囲気（例えば酸素、水蒸気、オゾン、トリクロ
ルエタン、トリクロルエチレンなどを含むガス）を用い
て行った。
フロー工程に用いる加熱炉内への半導体基板の導入（導
入時の炉内温度は８５０℃以下）と、導入後のリフロー
温度（８５０℃〜１１００℃）に到達するまでの昇温を
酸化性雰囲気（例えば酸素、水蒸気、オゾン、トリクロ
ルエタン、トリクロルエチレンなどを含むガス）を用い
て行った。
（作用〕
上記の工程を用いる事により、加熱炉内への導入後から
リフロー温度に到達するまでの間に厚さ５０〜４００人
の酸化膜がコンタクトホール底部に生成する。この酸化
膜がバリアーとなり、層間絶縁膜に含まれる不純物元素
（例えばボロン、リン。
リフロー温度に到達するまでの間に厚さ５０〜４００人
の酸化膜がコンタクトホール底部に生成する。この酸化
膜がバリアーとなり、層間絶縁膜に含まれる不純物元素
（例えばボロン、リン。
ヒ素など）が熱処理中に半導体領域に侵入するのを防ぎ
、コンタクト抵抗の増加を抑制する。
、コンタクト抵抗の増加を抑制する。
以下にこの発明の実施例を図面に基づいて説明する。第
１図は本発明の半導体装置の製造方法の実施例を示す断
面図である。第１図において、眉間絶縁膜１４にコンタ
クトホールを開孔した後、眉間絶縁膜１４の表面形状の
平坦化とコンタクトホールのテーパー化の為のりフロー
熱処理を行う際、加熱炉内への半導体基板の導入を酸化
性雰囲気を用いて温度７００〜８５０℃の比較的低い温
度で行う。
１図は本発明の半導体装置の製造方法の実施例を示す断
面図である。第１図において、眉間絶縁膜１４にコンタ
クトホールを開孔した後、眉間絶縁膜１４の表面形状の
平坦化とコンタクトホールのテーパー化の為のりフロー
熱処理を行う際、加熱炉内への半導体基板の導入を酸化
性雰囲気を用いて温度７００〜８５０℃の比較的低い温
度で行う。
さらにリフロー熱処理温度である８５０℃〜１１００℃
までの昇温も酸化性雰囲気を用いて行う事により、コン
タクトホール底部に厚さ５０〜４００ 人のシリコン酸
化膜１５が生成する。シリコン酸化［９１５がバリアー
となり、層間絶縁膜１４に含まれるボロン、リン、ヒ素
などの不純物元素がリフロー熱処理中にＮ゛又はＰ゛層
１２に侵入するのを防止する。コンタクトリフロー工程
終了後にシリコン酸化膜１５をエツチング除去し、さら
に配線パターンを形成する事により、良好なコンタクト
を形成する事ができる。第１図の層間絶縁膜１４はボロ
ンガラス、リンガラス、ヒ素ガラス又はそれらの複合物
であるボロンリンガラスなどが挙げられる。酸化性雰囲
気としては酸素、水薫気、オゾン、トリクロルエタン、
トリクロルエチレンなどを含む気体が挙げられる。
までの昇温も酸化性雰囲気を用いて行う事により、コン
タクトホール底部に厚さ５０〜４００ 人のシリコン酸
化膜１５が生成する。シリコン酸化［９１５がバリアー
となり、層間絶縁膜１４に含まれるボロン、リン、ヒ素
などの不純物元素がリフロー熱処理中にＮ゛又はＰ゛層
１２に侵入するのを防止する。コンタクトリフロー工程
終了後にシリコン酸化膜１５をエツチング除去し、さら
に配線パターンを形成する事により、良好なコンタクト
を形成する事ができる。第１図の層間絶縁膜１４はボロ
ンガラス、リンガラス、ヒ素ガラス又はそれらの複合物
であるボロンリンガラスなどが挙げられる。酸化性雰囲
気としては酸素、水薫気、オゾン、トリクロルエタン、
トリクロルエチレンなどを含む気体が挙げられる。
以上、詳細に説明した様に、本発明による半導体装置の
製造方法は、コンタクトリフロー工程におけるコンタク
トホール底部への不純物の侵入を防止し、コンタクト抵
抗の増加を抑制する優れた特長を存する。
製造方法は、コンタクトリフロー工程におけるコンタク
トホール底部への不純物の侵入を防止し、コンタクト抵
抗の増加を抑制する優れた特長を存する。
第１図は本発明の半導体装置の製造方法の実施例を示す
コンタクトホール部分の断面図である。 第２図は従来技術により形成された半導体装置のコンタ
クトホール部分の断面図である。 １１・・・半導体シリコン基板 １２・・・Ｎ゛又はＰ゛層 １３・・・シリコン酸化膜 １４・・・層間絶縁膜 １５・・・シリコン酸化膜 以上 出願人 セイコー電子工業株式会社 １５シ″ｊコン内Ｆ乙バ史 ；＋＋千導１本ン゛Ｊコン基４反 本宅日月の千導イ木枝１の製造方ｊ去自芙虻ダ１と示す
コンフ７Ｆホール部分の断面図 第 １ 図 ｙ−−２１ イ美来技跡１１′：よ′１形八゛さ代ｔ（半欅イ木侠１
のコンブフトホールＧＩＳ令の抑面図 第２図
コンタクトホール部分の断面図である。 第２図は従来技術により形成された半導体装置のコンタ
クトホール部分の断面図である。 １１・・・半導体シリコン基板 １２・・・Ｎ゛又はＰ゛層 １３・・・シリコン酸化膜 １４・・・層間絶縁膜 １５・・・シリコン酸化膜 以上 出願人 セイコー電子工業株式会社 １５シ″ｊコン内Ｆ乙バ史 ；＋＋千導１本ン゛Ｊコン基４反 本宅日月の千導イ木枝１の製造方ｊ去自芙虻ダ１と示す
コンフ７Ｆホール部分の断面図 第 １ 図 ｙ−−２１ イ美来技跡１１′：よ′１形八゛さ代ｔ（半欅イ木侠１
のコンブフトホールＧＩＳ令の抑面図 第２図
Claims (6)
- （１）層間絶縁膜を加熱処理により軟化溶融し、表面形
状の平坦化とコンタクトホールのテーパー化を行う、い
わゆるコンタクトリフロー工程を有する半導体装置の製
造方法において、前記コンタクトリフロー工程に用いる
加熱炉内への半導体基板の導入と導入後のリフロー温度
に到達するまでの昇温を酸化性雰囲気を用いて行う事に
より５０〜４００Åの酸化膜を生成する工程を有する半
導体装置の製造方法。 - （２）前記酸化性雰囲気として酸素を含む雰囲気を用い
る事を特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。 - （３）前記酸化性雰囲気として水蒸気を含む雰囲気を用
いる事を特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。 - （４）前記酸化性雰囲気としてオゾンを含む雰囲気を用
いる事を特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。 - （５）前記酸化性雰囲気としてトリクロルエタンを含む
雰囲気を用いる事を特徴とする特許請求の範囲第１項記
載の半導体装置の製造方法。 - （６）前記酸化性雰囲気としてトリクロルエチレンを含
む雰囲気を用いる事を特徴とする特許請求の範囲第１項
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10370687A JPS63269548A (ja) | 1987-04-27 | 1987-04-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10370687A JPS63269548A (ja) | 1987-04-27 | 1987-04-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63269548A true JPS63269548A (ja) | 1988-11-07 |
Family
ID=14361183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10370687A Pending JPS63269548A (ja) | 1987-04-27 | 1987-04-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63269548A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5288662A (en) * | 1992-06-15 | 1994-02-22 | Air Products And Chemicals, Inc. | Low ozone depleting organic chlorides for use during silicon oxidation and furnace tube cleaning |
| US5759869A (en) * | 1991-12-31 | 1998-06-02 | Sgs-Thomson Microelectronics, Inc. | Method to imporve metal step coverage by contact reflow |
| US6630392B2 (en) * | 2001-06-29 | 2003-10-07 | Hynix Semiconductor Inc. | Method for fabricating flash memory device |
-
1987
- 1987-04-27 JP JP10370687A patent/JPS63269548A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5759869A (en) * | 1991-12-31 | 1998-06-02 | Sgs-Thomson Microelectronics, Inc. | Method to imporve metal step coverage by contact reflow |
| US5288662A (en) * | 1992-06-15 | 1994-02-22 | Air Products And Chemicals, Inc. | Low ozone depleting organic chlorides for use during silicon oxidation and furnace tube cleaning |
| US5298075A (en) * | 1992-06-15 | 1994-03-29 | Air Products And Chemicals, Inc. | Furnace tube cleaning process |
| US6630392B2 (en) * | 2001-06-29 | 2003-10-07 | Hynix Semiconductor Inc. | Method for fabricating flash memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03222367A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| US4080618A (en) | Insulated-gate field-effect transistor | |
| JPS63269548A (ja) | 半導体装置の製造方法 | |
| US5138425A (en) | Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements | |
| KR100287266B1 (ko) | 실리콘산화막형성방법및모스트랜지스터의게이트산화막 | |
| JPS5910271A (ja) | 半導体装置 | |
| JPH0227716A (ja) | 半導体装置の製造方法 | |
| JPS61174743A (ja) | 半導体装置の電極配線の製造方法 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| JPH0462974A (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JPS6160580B2 (ja) | ||
| KR910007116B1 (ko) | Mosfet 소자 | |
| KR0180277B1 (ko) | 국소배선의 형성방법 | |
| JPH05121734A (ja) | 半導体装置及びその製造方法 | |
| JPH0329305B2 (ja) | ||
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JPH0510820B2 (ja) | ||
| JPS63299250A (ja) | 半導体装置の製造方法 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JPH0254524A (ja) | 半導体装置の製造方法 | |
| JP3632198B2 (ja) | 半導体装置の製造方法 | |
| JPH04288822A (ja) | 半導体装置の製造方法 | |
| JPS63110748A (ja) | 半導体装置の製造方法 | |
| JPH0629412A (ja) | 層間絶縁膜の平坦化方法 | |
| JPS60239061A (ja) | Ｍｏｓトランジスタの製造方法 |