JPS63272177A - フイ−ルド判別回路 - Google Patents
フイ−ルド判別回路Info
- Publication number
- JPS63272177A JPS63272177A JP10420987A JP10420987A JPS63272177A JP S63272177 A JPS63272177 A JP S63272177A JP 10420987 A JP10420987 A JP 10420987A JP 10420987 A JP10420987 A JP 10420987A JP S63272177 A JPS63272177 A JP S63272177A
- Authority
- JP
- Japan
- Prior art keywords
- field
- output
- signal
- circuit
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ドブトマトリラス方式画像表示装置に好適な
フィールド判別回路に関する。
フィールド判別回路に関する。
ドツトマトリクス方式による画像表示装置において、飛
び越し走査を必要とする信号（ＮＴｓＣ複合映像信号の
ようなテレビジ１ン信号）を表示する場合には、フィー
ルドの奇数・偶数を判別し、それに応じた走査を行なわ
せる必要がある。
び越し走査を必要とする信号（ＮＴｓＣ複合映像信号の
ようなテレビジ１ン信号）を表示する場合には、フィー
ルドの奇数・偶数を判別し、それに応じた走査を行なわ
せる必要がある。
従来のフィールド判別回路としては、特開昭６１−３０
１７７号公報記載のように１等価パルスの数をカウント
し、そのカウント値が偶数か奇数かによりフィールドを
判別する方法が知られている。
１７７号公報記載のように１等価パルスの数をカウント
し、そのカウント値が偶数か奇数かによりフィールドを
判別する方法が知られている。
上記従来技術においては、入力同期信号レベルが十分大
きく、ノイズが少ない理想的な状況においては、十分な
フィールド判別を行なうことができるが、ノイズ等が混
入すると第１フイールド（奇フィールドと第２フイール
ド（偶フィールド）を間違って判定する可能性があった
。
きく、ノイズが少ない理想的な状況においては、十分な
フィールド判別を行なうことができるが、ノイズ等が混
入すると第１フイールド（奇フィールドと第２フイール
ド（偶フィールド）を間違って判定する可能性があった
。
本発明の目的は、ノイズの混入に対して安定に第１フイ
ールドと第２フイールドを判別することができるフィー
ルド判別回路を提供することにある。
ールドと第２フイールドを判別することができるフィー
ルド判別回路を提供することにある。
上記目的は、前記従来技術のフィールド判別回路（本発
明の名称と区別するため以後フィールド検出回路と呼ぶ
ことにする）の後にフィールド検出回路出力がフィール
ド毎に切換わっているかどうかを識別する回路を設け、
切換わっているときはフィールド検出回路出力を切換器
でそのまま選択出力し、又切換っていないときは該切換
器の前フィールドの出力を反転保持した信号を選択出力
する誤り訂正回路を付加することにより達成される。
明の名称と区別するため以後フィールド検出回路と呼ぶ
ことにする）の後にフィールド検出回路出力がフィール
ド毎に切換わっているかどうかを識別する回路を設け、
切換わっているときはフィールド検出回路出力を切換器
でそのまま選択出力し、又切換っていないときは該切換
器の前フィールドの出力を反転保持した信号を選択出力
する誤り訂正回路を付加することにより達成される。
〔作用〕
正常にフィールド検出が行なわれている場合はそのまま
フィールド検出信号をフィールド判別信号として出力し
、又、ノイズ等により時々フィールド検出を誤ったとし
てもフィールド検出回路の出力がフィールド毎に切換わ
らないことを検出すると前フィールドのフィールド判別
信号出力と反対のフィールドを示す信号を出力するので
、誤動作することがない。
フィールド検出信号をフィールド判別信号として出力し
、又、ノイズ等により時々フィールド検出を誤ったとし
てもフィールド検出回路の出力がフィールド毎に切換わ
らないことを検出すると前フィールドのフィールド判別
信号出力と反対のフィールドを示す信号を出力するので
、誤動作することがない。
以下１本発明の実施例を図面を用いて説明する。
第１図は本発明によるフィールド判別回路一実施例を示
すブロック図であって、１はフィールド検出回路、２は
フィールド異同識別回路、３は切換器、４．１１〜１５
．２１〜２２はＤラッチ、２３は排他的論理和回路であ
る。
すブロック図であって、１はフィールド検出回路、２は
フィールド異同識別回路、３は切換器、４．１１〜１５
．２１〜２２はＤラッチ、２３は排他的論理和回路であ
る。
また、第２図、第３図はそれぞれ第１フイールド、第２
フイールドにおける第１図の各部の入出力波形図である
。
フイールドにおける第１図の各部の入出力波形図である
。
以下、第１図の動作を第２図、第６図を参照して説明す
る。
る。
なお、第１フイールド、第２フイールドの各々の判別動
作は同様であるので、主として第２図により第１フイー
ルドの判別動作について説明する。
作は同様であるので、主として第２図により第１フイー
ルドの判別動作について説明する。
第１図において、フィールド検出回路は、５個のＤラッ
チ１１〜１５で構成されている。
チ１１〜１５で構成されている。
複合同期信号をＬＰＦ（ローパスフィルター）を通して
得たｖ８ｙｎ。１（Ｄ）を端子り圧入力し、Ｄラッチ１
１．１２でそれぞれ端子人に加えた信号（Ａ）の立上り
エツジで２度にわたりラッチする。
得たｖ８ｙｎ。１（Ｄ）を端子り圧入力し、Ｄラッチ１
１．１２でそれぞれ端子人に加えた信号（Ａ）の立上り
エツジで２度にわたりラッチする。
端子Ａに加える信号（Ａ）は水平走査周期の１／２の周
期で、水平同期信号内にその立上りエツジが存在するデ
ユーティが５０％の信号で、ある。端子ＥＦはそれぞれ
Ｄラッチ１１．１２の出力端子である。
期で、水平同期信号内にその立上りエツジが存在するデ
ユーティが５０％の信号で、ある。端子ＥＦはそれぞれ
Ｄラッチ１１．１２の出力端子である。
２度ラッチして得た端子Ｆからの出力信号（Ｆ）を今度
はＤラッチ１３．１４でそれぞれ端子ＢＫ加えた信号（
Ｂ）、端子Ｃに加えた信号（Ｃ）でラッチし、端子Ｇ、
Ｈに出力（Ｇ）？ （Ｈ）を得ろ。ここで信号（Ｂ）＊
（Ｃ）は共に水平走査周期と同一周期であり、かつ信号
（Ｂ）は水平同期信号から１／４周期位相の遅れたとこ
ろに立上りエツジを、又信号（Ｃ）は水平同期信号から
１／４周期位相の進んだところに立上りエツジを有する
信号である。
はＤラッチ１３．１４でそれぞれ端子ＢＫ加えた信号（
Ｂ）、端子Ｃに加えた信号（Ｃ）でラッチし、端子Ｇ、
Ｈに出力（Ｇ）？ （Ｈ）を得ろ。ここで信号（Ｂ）＊
（Ｃ）は共に水平走査周期と同一周期であり、かつ信号
（Ｂ）は水平同期信号から１／４周期位相の遅れたとこ
ろに立上りエツジを、又信号（Ｃ）は水平同期信号から
１／４周期位相の進んだところに立上りエツジを有する
信号である。
上記出力信号（Ｇ）、（Ｈ）は垂直同期信号と水平同期
信号の位相関係により位相関係が異なり、第１フイール
ドでは信号（Ｆ）の方が信号（Ｇ）よりも位相が進み（
第２回参照）、第２フイールドでは逆に遅れる（第３図
参照）。従ってＤラッチ１５により信号（Ｇ）で信号（
Ｈ）をラッチすればフィールド毎に異なる極性の信号（
Ｉ）を得ることができる。フィールド検出信号（Ｉ）は
第１フイールドでは第２図に示したようにＩＩ Ｌ ｎ
レベル、第２フイールドでは第６図に示したようにｎ
ＨＩ＋レベルとなる。このフィールド検出回路は。
信号の位相関係により位相関係が異なり、第１フイール
ドでは信号（Ｆ）の方が信号（Ｇ）よりも位相が進み（
第２回参照）、第２フイールドでは逆に遅れる（第３図
参照）。従ってＤラッチ１５により信号（Ｇ）で信号（
Ｈ）をラッチすればフィールド毎に異なる極性の信号（
Ｉ）を得ることができる。フィールド検出信号（Ｉ）は
第１フイールドでは第２図に示したようにＩＩ Ｌ ｎ
レベル、第２フイールドでは第６図に示したようにｎ
ＨＩ＋レベルとなる。このフィールド検出回路は。
カウンターを用いて複合同期信号Ｓｙ、。の垂直同期信
号期間の等価パルスを数える方式に変えても同様な出力
を得ることができる。
号期間の等価パルスを数える方式に変えても同様な出力
を得ることができる。
フィールド異同識別回路２は、フィールド検出回路１の
出力信号（Ｉ）がフィールド毎に反転しているかどうか
を識別する回路である。Ｄラッチ２１，２２によりフィ
ールド検出信号（１）をその極性が切換るべきタイミン
グの前後でそれぞれラッチ１、端子Ｊ、Ｋに信号出力（
Ｊ）、（Ｋ）を得る。この出力（Ｊ）、（Ｋ）を排他的
論理和回路２３で品較し、両者が異なる場合はＩＩＨＷ
レベルの、又同−の場合はＩＩ Ｌ Ｉ＋レベルの出力
りを得る。
出力信号（Ｉ）がフィールド毎に反転しているかどうか
を識別する回路である。Ｄラッチ２１，２２によりフィ
ールド検出信号（１）をその極性が切換るべきタイミン
グの前後でそれぞれラッチ１、端子Ｊ、Ｋに信号出力（
Ｊ）、（Ｋ）を得る。この出力（Ｊ）、（Ｋ）を排他的
論理和回路２３で品較し、両者が異なる場合はＩＩＨＷ
レベルの、又同−の場合はＩＩ Ｌ Ｉ＋レベルの出力
りを得る。
フィールド異同識別回路２の出力（Ｌ）により、この出
力（Ｌ）がＩＩ ＨＩ＋レベルのときは、フィールド検
出回路出力（Ｉ）がフィールド毎に正常に切換わってい
ると判断し％Ｄラッチ２２の出力（Ｋ）をそのまま切換
器３の出力（０）として出力する（第２図、第３図の■
、■の領域）。一方フイールド異同識別回路２の出力（
Ｌ）が１ｌＬｎレベルのとき、切換器３の反転出力（Ｎ
）をＤラッチ４で信号（Ｅ）の立上りエツジに同期して
ラッチした信号（Ｍ）を切換器３の出力（０）として出
力する（第２図、第３図の■の領域）。これは、フィー
ルド検出回路出力（２）がフィールド毎に反転しないた
め、フィールド検出を誤ったと判断し、フィールド判別
信号（Ｆ２）の前フィールドの論理レベルを反転して現
在のフィールドのフィールド判別信号（Ｆ２）として出
力させたものである。切換器３の２出力（０）、（Ｎ）
は各々極性が反対であり、前者は第２フイールドでＩｔ
ＨＩＩレベルとなる第２フィールド判別Ｆ２（第３図
参照）、後者は第１フイールドでＩｆ ＨＩｆレベルと
なる第１フイールド判別信号Ｆ、である（第２図参照）
。
力（Ｌ）がＩＩ ＨＩ＋レベルのときは、フィールド検
出回路出力（Ｉ）がフィールド毎に正常に切換わってい
ると判断し％Ｄラッチ２２の出力（Ｋ）をそのまま切換
器３の出力（０）として出力する（第２図、第３図の■
、■の領域）。一方フイールド異同識別回路２の出力（
Ｌ）が１ｌＬｎレベルのとき、切換器３の反転出力（Ｎ
）をＤラッチ４で信号（Ｅ）の立上りエツジに同期して
ラッチした信号（Ｍ）を切換器３の出力（０）として出
力する（第２図、第３図の■の領域）。これは、フィー
ルド検出回路出力（２）がフィールド毎に反転しないた
め、フィールド検出を誤ったと判断し、フィールド判別
信号（Ｆ２）の前フィールドの論理レベルを反転して現
在のフィールドのフィールド判別信号（Ｆ２）として出
力させたものである。切換器３の２出力（０）、（Ｎ）
は各々極性が反対であり、前者は第２フイールドでＩｔ
ＨＩＩレベルとなる第２フィールド判別Ｆ２（第３図
参照）、後者は第１フイールドでＩｆ ＨＩｆレベルと
なる第１フイールド判別信号Ｆ、である（第２図参照）
。
以上の説明は第１フイールドについても全く同様であり
、第３図に示すように信号（Ｇ）、（Ｈ）の位相関係及
び信号（ＩＬ（、ｒ）＊（１゜（Ｍ）ｓ （Ｎ）、（ｏ
）の極性が異なるのみであるため詳しい説明は省略する
。
、第３図に示すように信号（Ｇ）、（Ｈ）の位相関係及
び信号（ＩＬ（、ｒ）＊（１゜（Ｍ）ｓ （Ｎ）、（ｏ
）の極性が異なるのみであるため詳しい説明は省略する
。
以上説明した実施例によれば、１段目のフィールド検出
回路がノイズ等の影響により誤ったフィールドを示して
も後段に誤り検出、訂正回路が付加されているため、正
しいフィールド判別を行なうことができる。
回路がノイズ等の影響により誤ったフィールドを示して
も後段に誤り検出、訂正回路が付加されているため、正
しいフィールド判別を行なうことができる。
第４図は、第１図の各入力タイミング信号発生回路の例
を示すブロック図であって、５は位相比較器（Ｐ−Ｄ）
、６はローパスフィルター（ＬＰＦ）、７は電圧制御発
振器（Ｖ ＣＯ： Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏ−１
１ｅｄ ０ｓｏｉｌａｔｏｒ） 、８０は１／Ｎ分周器
、８１゜８２は１／２分周期である。同図の回路はＰＬ
Ｌ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ ）回路を構
成し％ ＶＣＯ７の出力を１／４・Ｎ分周した分局器８
２の出力が周波数１位相共に水平同期信号Ｈ，，ユ。に
同期している。
を示すブロック図であって、５は位相比較器（Ｐ−Ｄ）
、６はローパスフィルター（ＬＰＦ）、７は電圧制御発
振器（Ｖ ＣＯ： Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏ−１
１ｅｄ ０ｓｏｉｌａｔｏｒ） 、８０は１／Ｎ分周器
、８１゜８２は１／２分周期である。同図の回路はＰＬ
Ｌ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ ）回路を構
成し％ ＶＣＯ７の出力を１／４・Ｎ分周した分局器８
２の出力が周波数１位相共に水平同期信号Ｈ，，ユ。に
同期している。
分周器８１の出力は、水平同期信号の２倍の周波数を持
つデユーティが５０％の信号で、第１図の端子Ａに加え
る信号であり、この信号をインバータ９１で反転させＤ
ラッチ９２で分周器８２の出力をラッチすることにより
、水平同期信号と同一周波数で位相だけが１／４周期前
後に異なる２つの信号（Ｃ）、（Ｂ）を生成している。
つデユーティが５０％の信号で、第１図の端子Ａに加え
る信号であり、この信号をインバータ９１で反転させＤ
ラッチ９２で分周器８２の出力をラッチすることにより
、水平同期信号と同一周波数で位相だけが１／４周期前
後に異なる２つの信号（Ｃ）、（Ｂ）を生成している。
この第４図のタイミング信号発生回路は、一実施例にす
ぎず、フィールド検出回路１の出力（Ｉ）の立上りエツ
ジ又は立下りエツジがくるべきタイミングの前後でその
出力（Ｉ）をラッチして比較できればどのようなタイミ
ングでもかまわない。
ぎず、フィールド検出回路１の出力（Ｉ）の立上りエツ
ジ又は立下りエツジがくるべきタイミングの前後でその
出力（Ｉ）をラッチして比較できればどのようなタイミ
ングでもかまわない。
以上説明したように１本発明によれば、一度論理回路に
より検出したフィールドを示す信号について再びその正
誤を判断して、誤りを正すため、フィールド判別のノイ
ズ耐性が高く、テレビジョン信号等の入力画像信号のフ
ィールドを安定して確実に判別可能となり、上記従来技
術の欠点を除いて、優れた機能のフィールド判別回路を
提供することができる。
より検出したフィールドを示す信号について再びその正
誤を判断して、誤りを正すため、フィールド判別のノイ
ズ耐性が高く、テレビジョン信号等の入力画像信号のフ
ィールドを安定して確実に判別可能となり、上記従来技
術の欠点を除いて、優れた機能のフィールド判別回路を
提供することができる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例の第１フイールドにおける各入出力信号
波形を示す図、第３図は第１図の実施例の第２フイール
ドにおける各入出力信号波形を示す図、第４図は第１図
の入力タイミング信号発生回路の一実施例を示す図であ
る。 １・・・・・・フィールド検出回路、２・・・・・・フ
ィールド異同識別回路、３・・・・・・切換器、４・・
・・・・Ｄラッチ、５・・・・・・位相比較器、６・・
・・・・四−ハスフィルター、７・・・・・・電圧制御
発振器、８０〜８２・・・・・・分周器。 ９１・・・・・・インバータ、９２・旧・・Ｄラッチ。 ５ｙ＋＋ｃニア蛯伺朗ａ号 ＹｔＹ、ｌｃ凌侵御間号 （Ｏｙ、、Ｆｚ） Ｓ、謙ｉｅ同月４４言３ （ＯＸＦｚ’）
第１図の実施例の第１フイールドにおける各入出力信号
波形を示す図、第３図は第１図の実施例の第２フイール
ドにおける各入出力信号波形を示す図、第４図は第１図
の入力タイミング信号発生回路の一実施例を示す図であ
る。 １・・・・・・フィールド検出回路、２・・・・・・フ
ィールド異同識別回路、３・・・・・・切換器、４・・
・・・・Ｄラッチ、５・・・・・・位相比較器、６・・
・・・・四−ハスフィルター、７・・・・・・電圧制御
発振器、８０〜８２・・・・・・分周器。 ９１・・・・・・インバータ、９２・旧・・Ｄラッチ。 ５ｙ＋＋ｃニア蛯伺朗ａ号 ＹｔＹ、ｌｃ凌侵御間号 （Ｏｙ、、Ｆｚ） Ｓ、謙ｉｅ同月４４言３ （ＯＸＦｚ’）
Claims (1)
- １、水平同期信号及び等価パルスと垂直同期信号の位相
関係から実時間でフィールドを検出するフィールド検出
回路と該フィールド検出回路の出力が前フィールドと現
在のフィールドで異なるかどうかを識別するフィールド
異同識別回路と、該フィールド異同識別回路の出力によ
り上記フィールド検出回路の出力が前フィールドと現在
のフィールドで異なる場合はフィールド判別信号として
該フィールド検出回路の出力を選択し、同一の場合は、
他の信号を選択出力する切換器を有するフィールド判別
回路において、前記切換器の前フィールドの出力を反転
させ現在のフィールドまで保持する保持手段を有し、か
つ前記フィールド検出回路の出力が前フィールドと現在
のフィールドで同一の場合は上記保持手段の出力をフィ
ールド判別信号として前記切換器で選択出力することを
特徴とするフィールド判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10420987A JPS63272177A (ja) | 1987-04-30 | 1987-04-30 | フイ−ルド判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10420987A JPS63272177A (ja) | 1987-04-30 | 1987-04-30 | フイ−ルド判別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63272177A true JPS63272177A (ja) | 1988-11-09 |
Family
ID=14374577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10420987A Pending JPS63272177A (ja) | 1987-04-30 | 1987-04-30 | フイ−ルド判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63272177A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04138775A (ja) * | 1990-09-28 | 1992-05-13 | Sharp Corp | フィールド決定回路 |
| JPH04373263A (ja) * | 1991-06-21 | 1992-12-25 | Fujitsu General Ltd | 画像処理装置のフィールド補償回路 |
| JPH0537809A (ja) * | 1991-07-26 | 1993-02-12 | Pfu Ltd | フイールド判定方式 |
| JPH0556304A (ja) * | 1991-08-27 | 1993-03-05 | Matsushita Electric Works Ltd | 映像信号同期回路 |
-
1987
- 1987-04-30 JP JP10420987A patent/JPS63272177A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04138775A (ja) * | 1990-09-28 | 1992-05-13 | Sharp Corp | フィールド決定回路 |
| JPH04373263A (ja) * | 1991-06-21 | 1992-12-25 | Fujitsu General Ltd | 画像処理装置のフィールド補償回路 |
| JPH0537809A (ja) * | 1991-07-26 | 1993-02-12 | Pfu Ltd | フイールド判定方式 |
| JPH0556304A (ja) * | 1991-08-27 | 1993-03-05 | Matsushita Electric Works Ltd | 映像信号同期回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0461897B1 (en) | A horizontal synchronizing signal separation circuit for a display apparatus | |
| US6137332A (en) | Clock signal generator and data signal generator | |
| US6741291B1 (en) | Synchronous signal detection with noise rejection | |
| US5309236A (en) | Video signal processing circuit of a broadcasting system | |
| GB2056823A (en) | Line scan circuit for crt display | |
| JP2692112B2 (ja) | 映像信号の判別回路 | |
| JPH02309778A (ja) | クロック生成回路 | |
| JP3480573B2 (ja) | ビデオ信号処理装置 | |
| JP2721691B2 (ja) | 水平期間識別装置 | |
| JPH0810947B2 (ja) | ビデオ信号処理装置 | |
| JPH1188720A (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
| KR0185931B1 (ko) | 수직동기신호의 지연조정회로 | |
| JP3876794B2 (ja) | 垂直同期信号処理回路 | |
| JP2574896B2 (ja) | フィールド判別装置 | |
| JPS5930371A (ja) | 同期信号処理回路 | |
| JP3871901B2 (ja) | 映像表示装置 | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| JPH1169263A (ja) | 垂直ブランキング生成回路 | |
| JP3541628B2 (ja) | スーパーインポーズ装置 | |
| JPH04144365A (ja) | フイールド判別回路 | |
| JPH01117592A (ja) | 非標準信号判別回路 | |
| JPH0758978A (ja) | フレームパルス連続性保持回路 | |
| JPH0514831A (ja) | フイールド周波数判別回路 | |
| JPH0211065A (ja) | フィールド判定回路 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 |