JPS63274206A

JPS63274206A - チップ型圧電素子

Info

Publication number: JPS63274206A
Application number: JP62108121A
Authority: JP
Inventors: Toshihiko Kikko; 橘▲高▼　敏彦; Akira Ando; 陽安藤; Yukio Sakabe; 行雄坂部
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1987-04-30
Filing date: 1987-04-30
Publication date: 1988-11-11
Anticipated expiration: 2010-08-23
Also published as: JPH0779221B2; US4876476A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業−にの利用分野］この発明は、発振子、フィルタ、トラップ、ディスクリ
ミネータ、等の厚み縦振動または厚みすべり振動を利用
する、たとえばエネルギ閉込め型の圧電素子に関するも
ので、特に、一体焼結した圧電性セラミックを備える素
子本体を有するチップ型圧電素子に関するものである。

［従来の技術］圧電性セラミックからなる単板を素子本体とし、その両
面に電極を形成した圧電素子において、たとえば１０Ｍ
Ｈｚの共振周波数を得ようとするとき、単板の厚みは２
００μｍ程度となってしまう。

そのため、機械的強度が低く、そのままでは、取扱いが
困難である。これを解決するため、樹脂ディップを施し
たり、パッケージングしたりしているが、これらの場合
には、電極にリード端子を取付けなければならなず、部
品の大きさが増し、また、実装時の高さ等の寸法も大き
くなる。

上述した従来技術の問題点を解決し得るものとして、第
７図に示すような構造のチップ型圧電素子が提案されて
いる（たとえば、特開昭５９−１７２８２１号公報）。

第７図に示した圧電素子は、一体焼結したセラミックか
らなる素子本体ｌを備え、その内部には、たとえば１対
の励振用電極２および３が互いに対向するように設けら
れている。

励振用電極２および３は、それぞれ、素子本体１の外部
に形成された外部電極４および５に電気的に接続された
状態とされる。

素子本体１を構成するセラミックには圧電性が付与され
ていて、外部電極４および５から駆動電圧が印加された
とき、励振用電極２および３間に挾まれた部分が所定の
周波数で振動する。このような振動の漏れを防止するた
め、励振用電極２および３のそれぞれの、振動部分と反
対側には、空洞６および７が形成される。

この第７図に示したチップ型圧電素子によれば、素子本
体１全体に対しては比較的厚みをもたすことができるの
で、機械的強度に関しては十分高いものを得ることがで
きる。また、空洞６および７の存在により、振動が素子
本体１の外表面にまで漏れることが防止されるので、チ
ップの状態のまま、直接、プリント回路基板等へ実装す
ることが可能となる。したがって、部品自体の寸法が小
さいままでの取扱いが可能となるとともに、実装状態に
おける高さ寸法等も小さくすることができる。

［発明が解決しようとする問題点］しかしながら、第７図に示したチップ型圧電素子は、以
下に述べるような致命的な欠点を有している。すなわち
、当該チップ型圧電素子における共振周波数は、対をな
す励振用電極２および３間の距離によって決まるが、こ
のような距離は、素子本体１を得るための焼成段階にお
いて既に決定されてしまう。そのため、一旦、チップ型
圧電素子を得た後において、共振周波数の調整、たとえ
ば微調整を行なうことは、全く不可能である。

そこで、この発明は、一体焼結したセラミックからなる
素子本体を備えるにもかかわらず、後での周波数調整が
可能なチップ型圧電素子を提供しようとするものである
。

［問題点を解決するための手段］この発明は、一体焼結したセラミックからなる素子本体
を備え、少なくとも１対の励振用電極が前記素子本体の
一部を挾んだ状態で対向するように設けられ、前記素子
本体の少なくとも前記一部に圧電性が付与され、それに
よって前記一部が振動部分とされた、チップ型圧電素子
であって、上述した技術的課題を解決するため、この発
明では、次のような構成が採用される。

すなわち、この発明は、前記対をなす励振用電極のうち
、少なくとも一方の励振用電極を前記素子本体内に位置
させるとともに、当該励振用電極の、前記振動部分と反
対側にのみ空洞を形成したことを特徴とするものである
。

［発明の作用および効果］この発明によれば、対をなす励振用電極のうち、一方の
励振用電極にのみ関連して空洞が形成されるにすぎない
。空洞が形成されない側にある励振用電極自身および／
または当該励振用電極の、振動部分と反対側に位置する
薄いセラミックの部分は、振動部分の一部として一体に
振動する。したがって、このような空洞が形成されない
側にある励振用電極および／または素子本体の一部に関
連して、たとえば、研摩または質量負荷を加えることを
行なえば、共振周波数に影響が及ぼされ、したがって、
周波数の調整、たとえば微調整を容易に行なうことがで
きる。

また、この発明に係るチップ型圧電素子は、そのまま、
プリント回路基板等の上に実装することができる。した
がって、実装状態における高さ寸法の低減を図ることが
できるとともに、寸法の小さなチップ型圧電素子を得る
ことができる。

また、第７図の従来技術が、圧電性セラミックの単板を
用いた圧電素子に対して改善した種々の利点は、この発
明に係るチップ型圧電素子においても、そのまま保有す
ることはもちろんである。

なお、空洞が形成されていない側の励振用電極は、表面
からの距離が大きくなると、圧電素子の共振特性が劣化
する。このため、好ましくは、前記対をなす励振用電極
は、素子本体の厚み方向の一方側に片寄せられて位置す
るようにされる。このような構成を採用することにより
、空洞が形成されない側にある励振用電極を、素子本体
の表面またはその近傍に位置させることができ、圧電素
子の共振特性を劣化させることがない。

［実施例コこの発明の第１の実施例が第１図および第２図に示され
ている。

これらの図面に示したチップ型圧電素子は、たとえばＰ
ＺＴ系セラミックを一体焼結して得られた素子本体１１
を備える。素子本体１１の内部に埋込まれた状態で、１
対の励振用電極１２および１３が、素子本体１１の一部
を挾んだ状態で対向するように設けられる。励振用電極
１２および１３は、第２図に点線で示すように、たとえ
ば円形のパターンを有している。なお、第２図において
、対をなす励振用電極１２および１３が互いにずれて図
示されているのは、これら２つの電極１２および１３を
区別して図示するための便宜にすぎず、実際には、電極
１２および１３は、互いに同じ大きさおよび形状であり
、かつ、素子本体１１の厚み方向に見たとき、はぼ一致
した状態で重なり合っている。

励振用電極１２および１３は、それぞれ、細いストリッ
プ状に延びる部分を備える引出部１４および１５を介し
て、素子本体１の端面にまで引出され、ここで、外部電
極１６および１７に電気的に接続される。

励振用電極１２および１３は、第１図から明らかなよう
に、素子本体１１の厚み方向の一方側に片寄せられて位
置している。これら電極１２および１３のうち、素子本
体１１のより内部に位置する電極１２の上方には、空洞
１８が形成される。

この空洞１８は、対をなす励振用電極１２および１３間
に形成される振動部分１９からの振動の漏れを防止する
ように機能する。なお、このような空洞は、一方の励振
用電極にのみ関連して設けられていることに注目すべき
である。

以上述べたようなチップ型圧電素子を得るためには、た
とえば、次のような方法が採用される。

まず素子本体１１を得るため、少なくとも、励振用電極
１２および１３ならびに引出部１４および１５となるべ
き白金等の金属ペーストを所定のパターンで印刷したセ
ラミックグリーンシートならびに空洞１８を与えるべき
カーボンまたは有機物粉末を含むペーストを印刷するか
有機物シートを載せたセラミックグリーンシートを含む
、複数枚のセラミックグリーンシートが用意される。こ
れらを、所定の順序で積層し、その後、圧力を加えて、
セラミックグリーンシート間の密着性を高める。たとえ
ば、ＰＺＴ系セラミックを用いる場合、上述した積層体
は、１２００〜１３００℃の温度で焼成される。この焼
成段階において、空洞１８を得るために積層体内に存在
していた材料は、燃焼等により飛散し、空洞１８が所望
のごとく形成される。このようにして、一体焼結したセ
ラミックからなる素子本体１１が得られる。

次に、素子本体１１の両端部には、たとえば銀等の金属
ペーストが付与され、焼付けられることにより、外部電
極１６および１７が形成される一次に、素子本体１１を
構成するセラミックに対して分極処理が施される。この
分極処理にあたり、たとえば導電性ペイントからなる電
極が素子本体１１の上下主表面上に一時的に形成される
。そして、これら電極を介して、所定の電圧が、所定の
時間、加熱下かつオイル中において印加され、それによ
って素子本体１１の厚み方向に分極処理が施される。分
極処理後には、上述した導電性ペイントからなる分極用
の電極は、溶剤で洗浄するかエツチングすることにより
、除去される。なお、分極用電極を素子本体１１に直接
付与することなく導電性ゴム等の弾力性のある１対の電
極を用い、これら電極間に素子本体１１を挾んで分極処
理を行なってもよい。また、素子本体１１全体が分極処
理されるのではなく、対をなす励振用電極１２および１
３間に挾まれた部分のみに圧電性が付与されていてもよ
い。

このようにして得られたチップ型圧電素子は、所望の共
振周波数を有しているかどうかを確認するため、共振周
波数の測定が行なわれる。このとき、共振周波数が所望
の値より低い場合には、第１図に”２０”で示した領域
等において、素子本体１１の一部表面を除去することが
行なわれる。

この除去部分２０のたとえば深さを選ぶことにより、所
望のごとく共振周波数を上昇させることができる。除去
部分２０の形成は、通常のラップ研摩、サンドブラスト
、ケミカルエツチング、等を適用することができる。

逆に、測定した共振周波数が、所望の値より高い場合に
は、第３図に示すように、素子本体１１の表面」二に、
質量負荷２１を付与すればよい。質量負荷２１としては
、たとえば樹脂等を用いることができ、このような樹脂
等は、たとえば塗布により形成される。

以上述べた実施例では、励振用電極１２および１３が、
ともに、素子本体１１内に埋込まれた状態で存在してい
るため、極めて優れた耐湿性を発揮することになる。

第４図には、この発明の第２の実施例が示されている。

この第２の実施例は、前述した第１図の実施例と機能的
に共通する要素がそのまま含まれているので、第４図に
おいて、対応の要素には、ｍ１図に示した参照番号に添
字“ａｏを付し、それによって、ｆｆ［する説明は省略
する。

この第２の実施例における、第１の実施例と相違する点
は、下側にある励振用電極１３ａおよびそれに連なる引
出部１５ａが、素子本体１１ａの表面に露出しているこ
とである。また、空洞１８ａは、上側の励振用電極１２
ａと接した状態で形成されている。その他の点は、第１
の実施例と実質的に同様である。

第２の実施例において、励振用電極１３ａが素子本体１
１ａから露出して形成されているとき、たとえば、この
励振用電極１３ａの一部を削り取ることによっても周波
数調整を行なうことができる。また、第３図に示したよ
うな質量負荷２１を付与する場合には、励振用電極１３
ａの上に付与することになるが、この場合には、質量負
荷が励振用電極１３ａを保護する機能も果たすことにな
る。

なお、空洞１８ａの形成位置に関しては、第１図に示し
た空洞１８のような形成位置をとる場合に比べて、実質
的な差異は生じない。

この発明の第３の実施例が、第５図および第６図に示さ
れている。この第３の実施例は、エネルギ閉込め型多重
モードフィルタを表わしている。

上述のようにフィルタを構成するチップ型圧電素子は、
一体焼結したセラミックからなる素子本体３１を備え、
その内部には、入力側、出力側およびアース側のそれぞ
れの励振用電極３２．３３および３４が形成される。ア
ース側の励振用電極３４は、入力側および出力側の励振
用電極３２および３３とそれぞれ対向している。入力、
側の励振用電極３２は、引出部３５を介して、素子本体
３１の端面にまで引出され、ここで、入力側の外部電極
３６と電気的に接続される。また、出力側の励振用電極
３３は、引出部３７を介して、素子本体３１のもう一方
の端面にまで引出され、ここで出力側の外部電極３８と
電気的に接続される。また、アース側の励振用電極３４
は、引出部３９を介して、素子本体３１の側面にまで引
出され、ここでアース側の外部電極４０と電気的に接続
される。このフィルタを構成するチップ型圧電素子は、
励振用電極３２および３３のそれぞれと励振用電極３４
との各間に振動部分４１および４２が形成されるが、励
振用電極３２および３３の、振動部分４１および４２と
反対側にのみ空洞４３が形成されている。

この第３の実施例において、周波数調整を行なう場合に
は、アース側の励振用電極３４が位置する側にある素子
本体３１の表面に対して、研摩等　　　　　・を適用す
るか、また、質量負荷を付与することが行なわれる。

以上、この発明を、第１ないし第３の実施例に関連して
説明したが、この発明は、これら実施例として説明され
たチップ型圧電素子のように、厚み縦振動を利用するも
のに限らず、厚みすべり振動を利用するものにも適用す
ることができる。

また、励振用電極のパターンは、図示した円形または長
方形に限らず、その他任意の形状モあっでもよい。

また、この発明は、発振子、フィルタ、トラツブ、ディ
スクリミネータ等の圧電共娠を利用する素子全般に適用
することができる。

【図面の簡単な説明】

第１図は、この発明の第１の実施例を示す断面図であり
、第２図の線１−１に沿う断面を表わしている。第２図
は、第１図のチップ型圧電素子の平面図である。第３図
は、第１図のチップ型圧電素子に質量負荷２１を付与し
た状態を示す断面図である。第４図は、この発明の第２の実施例を示す断面図であり
、第１図に相当する図である。第５図は、この発明の第３の実施例を示す断面図であり
、第６図の線ｖ−■に沿う断面が示されている。第６図
は、第５図のチップ型圧電素子の平面図である。第７図は、従来のチップ型圧電素子の断面図である。図において、１１．ｌｌａ、３１は素子本体、ＩＬ　　
１２ａ、ｉａ、１３ａ、３２．３３＋　　３４は励振用
電極、１８，１８ａ、１３は空洞、１９゜１９ａ、４１
．４２は振動部分である。特許出願人　株式会社村田製作所　　　・　５代理人弁
理士深見久部Ｆ、（’、’、、、、、、、、−，：　、
、１：＋１′＋（ほか２名）、３ｔ

Claims

【特許請求の範囲】

（１）一体焼結したセラミックからなる素子本体を備え
、少なくとも１対の励振用電極が前記素子本体の一部を
挾んだ状態で対向するように設けられ、前記素子本体の
少なくとも前記一部に圧電性が付与され、それによって
前記一部が振動部分とされた、チップ型圧電素子におい
て、前記対をなす励振用電極のうち、少なくとも一方の励振
用電極を前記素子本体内に位置させるとともに、当該励
振用電極の、前記振動部分と反対側にのみ空洞を形成し
たことを特徴とする、チップ型圧電素子。
（２）前記対をなす励振用電極は、前記素子本体の厚み
方向の一方側に片寄せられて位置する、特許請求の範囲
第１項記載のチップ型圧電素子。